JPS632199A - クロツク供給回路 - Google Patents
クロツク供給回路Info
- Publication number
- JPS632199A JPS632199A JP61145395A JP14539586A JPS632199A JP S632199 A JPS632199 A JP S632199A JP 61145395 A JP61145395 A JP 61145395A JP 14539586 A JP14539586 A JP 14539586A JP S632199 A JPS632199 A JP S632199A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- circuit
- signal switching
- switching circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 14
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003708 edge detection Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Shift Register Type Memory (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はクロック供給回路に関し、特にＭＯ８型半導体
回路のダイナミック型シフトレジスタ用クロック供給回
路に関する。
回路のダイナミック型シフトレジスタ用クロック供給回
路に関する。
従来より、ダイナミック型シフトレジスタは第３図に示
すように、スイッチｌＯ及びバッファ６を直列接続し、
バッファの入力部にホールド用コンデンサ９を有した構
成となっており、クロック入力端子５に接続された反転
回路４、駆動用バッファ３．３′からなるクロック供給
回路から供給される２相のクロック信号により偶数段、
奇数段のスイッチを交互に開閉することによりデータ入
力端子７に入力されたデータをシフトして出力端子８に
出力する。
すように、スイッチｌＯ及びバッファ６を直列接続し、
バッファの入力部にホールド用コンデンサ９を有した構
成となっており、クロック入力端子５に接続された反転
回路４、駆動用バッファ３．３′からなるクロック供給
回路から供給される２相のクロック信号により偶数段、
奇数段のスイッチを交互に開閉することによりデータ入
力端子７に入力されたデータをシフトして出力端子８に
出力する。
上述した従来のダイナミック型シフトレジスタ及びクロ
ック供給回路では、スイッチが必らず交互に開閉するた
め、クロック信号が停止すると、シフトレジスタを構成
するバッファの入力部がハイ・インピーダンス状態とな
る箇所が生じるので内部状態がハイレベルでもロウレベ
ルでもない中間状態となってしまう、 通常動作時は常にクロック信号が動作しているため問題
ないが、例えば回路検束時にクロック信号を止める必要
が生じた場合、特にＣＭＯ８回路の場合、シフトレジス
タ内部が中間状態になると、大きな電源電流が流れてし
まう。
ック供給回路では、スイッチが必らず交互に開閉するた
め、クロック信号が停止すると、シフトレジスタを構成
するバッファの入力部がハイ・インピーダンス状態とな
る箇所が生じるので内部状態がハイレベルでもロウレベ
ルでもない中間状態となってしまう、 通常動作時は常にクロック信号が動作しているため問題
ないが、例えば回路検束時にクロック信号を止める必要
が生じた場合、特にＣＭＯ８回路の場合、シフトレジス
タ内部が中間状態になると、大きな電源電流が流れてし
まう。
ＣＭＯ８回路では静止状態での電源電流の検査は内部故
障を発見するための重要な手段の１つであるが、上述し
たような理由により、ダイナミック型シフトレジスタを
含むような回路についてはこのような検査を行なうこと
ができないという欠点がある。
障を発見するための重要な手段の１つであるが、上述し
たような理由により、ダイナミック型シフトレジスタを
含むような回路についてはこのような検査を行なうこと
ができないという欠点がある。
本発明のクロック供給回路は、クロック入力端子が直接
及び反転回路を通して２つの信号切換回路の一方の入力
にそれぞれ接続されると共にクロック動作検出口路の入
力に接続され、クロック動作検出回路の出力が前記２つ
の信号切換回路のコントロール入力に接続され、前記２
つの信号切換回路の他方の入力がそれぞれ電源ラインに
接続され、前記２つの信号切換回路の出力がそれぞれ駆
動用バッファに接続されていることを特徴とする。
及び反転回路を通して２つの信号切換回路の一方の入力
にそれぞれ接続されると共にクロック動作検出口路の入
力に接続され、クロック動作検出回路の出力が前記２つ
の信号切換回路のコントロール入力に接続され、前記２
つの信号切換回路の他方の入力がそれぞれ電源ラインに
接続され、前記２つの信号切換回路の出力がそれぞれ駆
動用バッファに接続されていることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例である。クロック入力端子５
は直接及び反転回路４を通して２つの信号切換回路２．
２′ の−方の入力にそれぞれ接続されると共にクロッ
ク動作検出回路１の入力に接続されている。クロック動
作検出回路１の出力は信号切換回路２，２′ のコント
ロール人力に接続されている。前記信号切換回路２，２
′ の他方の入力は電源ラインに接続され、出力はそれ
ぞれ駆動用バッファ３，３′ を通してダイナミック
型シフトレジスタ１１のクロック端子にそれぞれ奇数段
、偶数段を駆動するように接続される。
は直接及び反転回路４を通して２つの信号切換回路２．
２′ の−方の入力にそれぞれ接続されると共にクロッ
ク動作検出回路１の入力に接続されている。クロック動
作検出回路１の出力は信号切換回路２，２′ のコント
ロール人力に接続されている。前記信号切換回路２，２
′ の他方の入力は電源ラインに接続され、出力はそれ
ぞれ駆動用バッファ３，３′ を通してダイナミック
型シフトレジスタ１１のクロック端子にそれぞれ奇数段
、偶数段を駆動するように接続される。
クロック動作検出回路によりクロック動作を監視し、信
号切換回路によりクロック動作時には正転及び反転クロ
ック信号をそれぞれ駆動用バッファ３，３′に供給し、
停止時には同一レベルの固定信号をそれぞれ駆動用バッ
ファ３，３′ に供給する。従って、クロック動作時は
通常のダイナミック型シフトレジスタとして動作し、停
止時には全スイッチが導通状態となるため、内部バッフ
ァ状態が全てデータ入力端子からの入力により決定され
る。
号切換回路によりクロック動作時には正転及び反転クロ
ック信号をそれぞれ駆動用バッファ３，３′に供給し、
停止時には同一レベルの固定信号をそれぞれ駆動用バッ
ファ３，３′ に供給する。従って、クロック動作時は
通常のダイナミック型シフトレジスタとして動作し、停
止時には全スイッチが導通状態となるため、内部バッフ
ァ状態が全てデータ入力端子からの入力により決定され
る。
第２図は本発明の一実施例のクロック供給回路をＣＭＯ
８で構成したものである。クロック動作検出回路１は、
クロックの立上がりエツジ検出回路１３及び抵抗、コン
デンサーとダイオードとから成るピークホールド回路１
４から構成される。
８で構成したものである。クロック動作検出回路１は、
クロックの立上がりエツジ検出回路１３及び抵抗、コン
デンサーとダイオードとから成るピークホールド回路１
４から構成される。
クロックが動作している場合、エツジ検出回路１３の出
力はクロックが立上がる毎にハイレベルのパルスを発生
するため、ピークホールド回路１４のコンデンサと抵抗
で決まる時定数を通常動作時のクロック周波数に対して
充分に大きくすることにより、その出力は常にハイレベ
ルに保たれる。従ってクロック入力端子５に入るクロッ
ク信号は信号切換回路１４のトランスファーゲートを通
過してクロック供給端子１２．１２’にそれぞれ正転及
び反転信号として出力される。
力はクロックが立上がる毎にハイレベルのパルスを発生
するため、ピークホールド回路１４のコンデンサと抵抗
で決まる時定数を通常動作時のクロック周波数に対して
充分に大きくすることにより、その出力は常にハイレベ
ルに保たれる。従ってクロック入力端子５に入るクロッ
ク信号は信号切換回路１４のトランスファーゲートを通
過してクロック供給端子１２．１２’にそれぞれ正転及
び反転信号として出力される。
これに対してクロック信号の停止時は、ピークホールド
回路１４の出力がロウレベルとなるために、信号切換回
路２，２′ のトランス７アゲートが切換わり、クロッ
ク供給端子１２．１２’は両端子共ロウレベルに固定さ
れる。従ってダイナミック型シフトレジスタを構成する
スイッチがクロック信号のロウレベル時に導通するよう
にしておけば、クロック停止時にはこれらスイッチが全
て導通し、内部状態は初段の入力データのレベルと四−
レベルに固定される。
回路１４の出力がロウレベルとなるために、信号切換回
路２，２′ のトランス７アゲートが切換わり、クロッ
ク供給端子１２．１２’は両端子共ロウレベルに固定さ
れる。従ってダイナミック型シフトレジスタを構成する
スイッチがクロック信号のロウレベル時に導通するよう
にしておけば、クロック停止時にはこれらスイッチが全
て導通し、内部状態は初段の入力データのレベルと四−
レベルに固定される。
以上説明したように、本発明はクロック信号が動作状態
にあるか否かを検出し、クロック信号停止時には出力を
固定とすることにより、クロック信号停止時にダイナミ
ック型シフトレジスタ内の全スイッチを導通状態とする
ことが出来、特に回路検査時、静止状態での電源電流測
定等が可能となり、これによる故障箇所の確認及び不良
品の選別等に有効である。
にあるか否かを検出し、クロック信号停止時には出力を
固定とすることにより、クロック信号停止時にダイナミ
ック型シフトレジスタ内の全スイッチを導通状態とする
ことが出来、特に回路検査時、静止状態での電源電流測
定等が可能となり、これによる故障箇所の確認及び不良
品の選別等に有効である。
第１図は本発明の一実施例のダイナミック型シフトレジ
スタ用クロック供給回路の回路図、第２図は本発明一実
施例のクロック供給回路をＣＭＯＳで構成した回路図、
第３図は従来のダイナミック型シフトレジスタの回路図
である。 １・・・・・・クロック動作検出回路、２，２′ ・
・・・・・信号切換回路、３，３′ ・・・・・・駆動
用バッファ、４・・・・・・反転回路、５・・・・・・
クロック入力端子、６・・・・・・バッファ、７・・・
・・・データ入力端子、８・・・・・・データ出力端子
、９・・・・・・ホールド用コンデンサ、１０・・・・
・・スイッチ、１１・・・・・・ダイナミック型シフト
レジスタ、１２・・・・・・クロック供給端子（奇数段
）、１２’・・・・・・クロック供給端子（偶数段）、
１３・・・・・・エツジ検出回路、１４・・・・・・ピ
ークホールド回路。 ￥Ｊ１図 万２図 ″Ｅ３図
スタ用クロック供給回路の回路図、第２図は本発明一実
施例のクロック供給回路をＣＭＯＳで構成した回路図、
第３図は従来のダイナミック型シフトレジスタの回路図
である。 １・・・・・・クロック動作検出回路、２，２′ ・
・・・・・信号切換回路、３，３′ ・・・・・・駆動
用バッファ、４・・・・・・反転回路、５・・・・・・
クロック入力端子、６・・・・・・バッファ、７・・・
・・・データ入力端子、８・・・・・・データ出力端子
、９・・・・・・ホールド用コンデンサ、１０・・・・
・・スイッチ、１１・・・・・・ダイナミック型シフト
レジスタ、１２・・・・・・クロック供給端子（奇数段
）、１２’・・・・・・クロック供給端子（偶数段）、
１３・・・・・・エツジ検出回路、１４・・・・・・ピ
ークホールド回路。 ￥Ｊ１図 万２図 ″Ｅ３図
Claims (1)
- クロック入力端子が直接及び反転回路を通して２つの
信号切換回路の一方の入力にそれぞれ接続されると共に
クロック動作検出回路の入力に接続され、クロック動作
検出回路の出力が前記２つの信号切換回路のコントロー
ル入力に接続され、前記２つの信号切換回路の他方の入
力がそれぞれ電源ラインに接続され、前記２つの信号切
換回路の出力がそれぞれ駆動用バッファに接続されてい
ることを特徴とするクロック供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145395A JPS632199A (ja) | 1986-06-20 | 1986-06-20 | クロツク供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61145395A JPS632199A (ja) | 1986-06-20 | 1986-06-20 | クロツク供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS632199A true JPS632199A (ja) | 1988-01-07 |
Family
ID=15384270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61145395A Pending JPS632199A (ja) | 1986-06-20 | 1986-06-20 | クロツク供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS632199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275439B1 (en) | 1999-06-28 | 2001-08-14 | Hyundai Electronics Industries Co., Ltd. | Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229530A (ja) * | 1984-04-27 | 1985-11-14 | Mitsubishi Electric Corp | クロツク停止保護回路 |
-
1986
- 1986-06-20 JP JP61145395A patent/JPS632199A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60229530A (ja) * | 1984-04-27 | 1985-11-14 | Mitsubishi Electric Corp | クロツク停止保護回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6275439B1 (en) | 1999-06-28 | 2001-08-14 | Hyundai Electronics Industries Co., Ltd. | Power supply control apparatus for changing power line connection type in response to operation mode in semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5105100A (en) | Easily and quickly testable master-slave flipflop circuit | |
| JPH05273311A (ja) | 論理集積回路 | |
| JPS632199A (ja) | クロツク供給回路 | |
| US5705944A (en) | Method and device for detecting internal resistance voltage drop on a chip | |
| KR100640575B1 (ko) | 디지털 신호를 아날로그 신호로 변환시키는 변환기에서결함이 있는 스위치들을 검출하는 테스트시간을감소시키는 디코더 | |
| JPH0949866A (ja) | 集積回路 | |
| JP2728233B2 (ja) | 半導体論理回路 | |
| JP3465351B2 (ja) | スキャンパステスト用フリップフロップ回路 | |
| JP3235132B2 (ja) | 半導体集積回路 | |
| KR100237755B1 (ko) | 논리회로의 스턱 오픈 고장 검출회로 | |
| JPH10153640A (ja) | 半導体回路 | |
| JPH07134158A (ja) | Ｃｍｏｓ半導体集積回路の出力バッファ回路 | |
| JPH0526981A (ja) | 半導体集積回路のテスト用回路 | |
| JPH04296112A (ja) | レジスタ回路 | |
| JPH09214296A (ja) | 半導体装置のシュミット入力バッファ回路とその検査方法 | |
| JP3116423B2 (ja) | 出力回路の検査回路 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JPH0448277A (ja) | 半導体集積回路 | |
| JPH03181098A (ja) | フリップフロップ回路 | |
| JPH03279882A (ja) | 半導体集積回路 | |
| SU1583887A1 (ru) | Устройство дл функционального контрол больших интегральных микросхем | |
| JPH01192215A (ja) | 半導体集積論理回路 | |
| JPH09257878A (ja) | Ｃｍｏｓｌｓｉ | |
| JPH04295780A (ja) | テスト回路 | |
| JP2003139823A (ja) | 半導体集積回路 |