JPS6321279B2 - - Google Patents

Info

Publication number
JPS6321279B2
JPS6321279B2 JP61023777A JP2377786A JPS6321279B2 JP S6321279 B2 JPS6321279 B2 JP S6321279B2 JP 61023777 A JP61023777 A JP 61023777A JP 2377786 A JP2377786 A JP 2377786A JP S6321279 B2 JPS6321279 B2 JP S6321279B2
Authority
JP
Japan
Prior art keywords
memory
data
data lines
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP61023777A
Other languages
English (en)
Other versions
JPS61180991A (ja
Inventor
Kyoo Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61023777A priority Critical patent/JPS61180991A/ja
Publication of JPS61180991A publication Critical patent/JPS61180991A/ja
Publication of JPS6321279B2 publication Critical patent/JPS6321279B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Static Random-Access Memory (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体メモリに関し、特に、メモリの
周辺回路に関するものである。
〔従来の技術〕
従来の1MOSTセルを用いたメモリでは、特開
昭48−73031に記載されるごとく２本のデータ線
にあらわれた差動の信号を検出するためにプリア
ンプ（通常フリツプフロツプ使用）が使われる。
このプリアンプからみて、上記２本のデータ線に
は常に高低といつた反対の電圧があらわれる。ま
たこの２本のデータ線のいずれかのデータ線にの
み入出力データ信号を与える回路が付加されてい
た。
また、入力側と出力側を別々に設けた例として
特開昭48−26338号公報がある。
〔発明が解決しようとする問題点〕
上記従来技術に示される構成である場合、入出
力手段は１つしかなかつた。
この為に、入力及び出力をいかに制御しても当
該構成から制限される範囲の動作しかできなかつ
た。
本発明は、上記欠点を解決するものであり、従
来のメモリでは不可能であつた動作を可能とする
ものである。
〔問題点を解決する為の手段〕
本発明では、１つの半導体メモリに、２つの入
出力手段を設けることにより、従来のメモリでは
不可能であつた一方の手段によつて、データを出
力している時にも、他の手段によりデータを出力
するという動作を可能とした。
〔実施例〕
本発明では、第２図に示すようにランダムに読
み出し及び書き込みのできる手段YDに加えて、
シフトレジスタSRを設ける。したがつて従来通
り選択された１ビツトに対しては、ランダムに読
み出せたり、書きこめたりできる他に、１本のワ
ード線につながる全ビツトに対して、このSRを
通して書きこめたり読み出せたりといつた並列処
理もできる。すなわち１本のワード線が選択され
た場合に、それにつながる全ビツトからの読み出
し信号がSRにとり入れられて、外部に直列にと
り出され、同時に全ビツトの読み出し信号の中の
１ビツトのみＹデコーダを通して外部にもデータ
としてとり出せる。またSRとＹデコーダの動作
を選択的に行なえば、Ｙデコーダを通した１ビツ
トのデータと、SRを通した多数ビツトのデータ
のいずれかを選択的にとり出すことも可能であ
る。また書きこみも、SRを用いれば、同一ワー
ド線につながる全ビツトに同時に行なうこともで
きるし、従来通りＹデコーダを通してランダムに
１ビツトに対して行なうこともできる。また、ま
たあきらかにこのSRは、１本のワード線がつな
がる全ビツトの検査を同時に行なうための手段に
も使える。
本実施例では、１対のデータ線の夫々に信号入
出力手段を設けることにより、データ線を有効に
用いることができ、更に電気的平衡を保つことが
可能となる。
電気的平衡は、１対のデータ線それぞれに、入
出力手段が接続されることにより得られている。
なお、SRとYDプリアンプからみて同じ側のデ
ータ線に配置することも原理的にはできるが、一
般にYD，SRの占有面積が大なためレイアウト上
得策ではない。また電気的に平衡すべき２本のデ
ータ線（たとえばdo，）の平衡度をくずさな
いためにも、YD，SRは、互いに異なつたデータ
線に配置するのがよい。
〔発明の効果〕
以上のように従来の1MOSTセル方式メモリ
に、入出力手段を２つ設ければ、従来のメモリの
特性を失うことなくデータの処理を並列に行うこ
とができるので高性能のメモリが得られる。
なお以上の説明は1MOSTセルを用いた例であ
るが、一般のメモリにも適用できることは明らか
である。
【図面の簡単な説明】
第１図：従来の1MOSTセルを用いたメモリ、
第２図：本発明のシフトレジスタを付加したメモ
リ。 YD：デコーダ、Wi，Wj：ワード線、Ｍ：セ
ル、PA0〜PA3：プリアンプ、do，：データ
線、Di，Do：それぞれデータ入力、データ出力、
SR：シフトレジスタ。

Claims (1)

  1. 【特許請求の範囲】 １ 複数のワード線と、複数のデータ線と、上記
    ワード線と上記データ線の交点に設けられた複数
    のメモリセルと、上記データ線に接続されたプリ
    アンプと、 上記メモリセルの信号の読み出し及び、書き込
    みを行うことにより入出力動作を行う第１の手段
    と、 上記メモリセルの信号を並列に読み出し順次出
    力すること及び上記メモリセルへの信号を順次読
    み込み並列に書込むことの少なくともいずれかを
    なすことにより、出力若しくは入力動作を行う第
    ２の手段とを有する半導体メモリにおいて、 上記メモリセルは1MOSTセルからなり、か
    つ、上記第１及び第２の手段は互いに独立に動作
    しうることを特徴とする半導体メモリ。
JP61023777A 1986-02-07 1986-02-07 半導体メモリ Granted JPS61180991A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61023777A JPS61180991A (ja) 1986-02-07 1986-02-07 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61023777A JPS61180991A (ja) 1986-02-07 1986-02-07 半導体メモリ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59070847A Division JPS605496A (ja) 1984-04-11 1984-04-11 半導体メモリ

Publications (2)

Publication Number Publication Date
JPS61180991A JPS61180991A (ja) 1986-08-13
JPS6321279B2 true JPS6321279B2 (ja) 1988-05-06

Family

ID=12119765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61023777A Granted JPS61180991A (ja) 1986-02-07 1986-02-07 半導体メモリ

Country Status (1)

Country Link
JP (1) JPS61180991A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220335A (ja) * 1988-05-20 1990-01-23 Beckett Ind Inc マイクロ波加熱材
JPH0676061U (ja) * 1993-03-30 1994-10-25 雪印乳業株式会社 食品容器
CN1065498C (zh) * 1995-06-09 2001-05-09 原弘 保持信息记录载体用的保管夹

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220335A (ja) * 1988-05-20 1990-01-23 Beckett Ind Inc マイクロ波加熱材
JPH0676061U (ja) * 1993-03-30 1994-10-25 雪印乳業株式会社 食品容器
CN1065498C (zh) * 1995-06-09 2001-05-09 原弘 保持信息记录载体用的保管夹

Also Published As

Publication number Publication date
JPS61180991A (ja) 1986-08-13

Similar Documents

Publication Publication Date Title
US6084820A (en) Dual port memory device with vertical shielding
CN1118068C (zh) 寄存器文件读/写单元
JPH0787032B2 (ja) 半導体記憶装置
US4796224A (en) Layout for stable high speed semiconductor memory device
US5519712A (en) Current mode test circuit for SRAM
JPS6321279B2 (ja)
JPS63247992A (ja) 集積メモリ回路
KR100652415B1 (ko) 1 로우 액티베이션 구조 또는 2 로우 액티베이션 구조를선택할 수 있는 반도체 메모리 장치 및 2 로우 액티베이션방법
JPH023163A (ja) 多ポートメモリ
JPS63205890A (ja) 半導体メモリ装置
JPH01307091A (ja) マルチポートメモリ
JPH0582746A (ja) 半導体記憶装置
JPS5827439Y2 (ja) モリの番地選択回路
JPH08273368A (ja) 半導体記憶装置
JP2905394B2 (ja) デュアルポートｒａｍのテスト方法
US4241413A (en) Binary adder with shifting function
JPS605496A (ja) 半導体メモリ
JPH0787035B2 (ja) 半導体記億装置
JP3152767B2 (ja) 半導体記憶装置
JPH0255877B2 (ja)
JPH0713860B2 (ja) 半導体記憶装置
JP3241110B2 (ja) 半導体記憶装置
JP2517126B2 (ja) 半導体記憶装置
JPH0746519B2 (ja) 半導体装置
JP3471565B2 (ja) 半導体記憶装置