JP2699482B2 - データ転送制御装置 - Google Patents
データ転送制御装置Info
- Publication number
- JP2699482B2 JP2699482B2 JP29687988A JP29687988A JP2699482B2 JP 2699482 B2 JP2699482 B2 JP 2699482B2 JP 29687988 A JP29687988 A JP 29687988A JP 29687988 A JP29687988 A JP 29687988A JP 2699482 B2 JP2699482 B2 JP 2699482B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- interface
- local memory
- unit
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に利用する。本発明はデータ転
送制御を行うデータ転送制御装置に関する。
送制御を行うデータ転送制御装置に関する。
本発明はパーシャルライト可能インタフェースからパ
ーシャルライト不可能インタフェースにデータ転送を行
うデータ転送インタフェースにおいて、 送られてきたデータがすべて有効なときにはそのまま
転送し、一部有効なデータのときにはバイト位置を変更
するとともに、マスク情報に基づいてアドレス値を演算
しローカルメモリを指定してデータの書込みおよび読出
を行うことにより、 少ないハードウェア構成で、かつ単純な制御によりデ
ータ転送を行うことができるようにしたものである。
ーシャルライト不可能インタフェースにデータ転送を行
うデータ転送インタフェースにおいて、 送られてきたデータがすべて有効なときにはそのまま
転送し、一部有効なデータのときにはバイト位置を変更
するとともに、マスク情報に基づいてアドレス値を演算
しローカルメモリを指定してデータの書込みおよび読出
を行うことにより、 少ないハードウェア構成で、かつ単純な制御によりデ
ータ転送を行うことができるようにしたものである。
パーシャルライト可能なインタフェースからパーシャ
ルライト不可能なインタフェースへデータ転送を行う場
合には、パーシャルライト可能なインタフェース上のワ
ードの途中より転送されたデータをパーシャルライト不
可能なインタフェースのワードの先頭から転送しなけれ
ばならない。たとえば、パーシャルライト可能なインタ
フェースが２バイトのとき第１ワードの下位バイトより
有効なデータが転送されてくるような場合である。この
とき、パーシャルライト不可能なインタフェースも２バ
イトであるとすると、このインタフェースに送出すると
きは第１ワードの上位より有効なデータを送出しなけれ
ばならない。
ルライト不可能なインタフェースへデータ転送を行う場
合には、パーシャルライト可能なインタフェース上のワ
ードの途中より転送されたデータをパーシャルライト不
可能なインタフェースのワードの先頭から転送しなけれ
ばならない。たとえば、パーシャルライト可能なインタ
フェースが２バイトのとき第１ワードの下位バイトより
有効なデータが転送されてくるような場合である。この
とき、パーシャルライト不可能なインタフェースも２バ
イトであるとすると、このインタフェースに送出すると
きは第１ワードの上位より有効なデータを送出しなけれ
ばならない。
従来は、受信すべきデータを２ワード分データ転送装
置内にあるデータ転送用の二つのレジスタに格納した
後、第一のデータ転送用レジスタの下位１バイトをロー
カルメモリの上位１バイトへ、第二のデータ転送用レジ
スタの上位１バイトのデータをローカルメモリの下位１
バイトへ転送して格納し、さらに、次の１ワード分のデ
ータを第一のデータ転送用レジスタに格納し、続いて第
二のデータ転送用レジスタの下位１バイトをローカルメ
モリの上位１バイトへ第一のデータ転送用レジスタの上
位１バイトをローカルメモリの下位１バイトへ転送して
格納していた。以後２ワードの第一および第二のデータ
転送用レジスタを交互に使用して同様に転送することに
よりローカルメモリへデータを格納し、このデータをパ
ーシャルライト不可能なインタフェースに直接送出して
データ転送を行っていた。
置内にあるデータ転送用の二つのレジスタに格納した
後、第一のデータ転送用レジスタの下位１バイトをロー
カルメモリの上位１バイトへ、第二のデータ転送用レジ
スタの上位１バイトのデータをローカルメモリの下位１
バイトへ転送して格納し、さらに、次の１ワード分のデ
ータを第一のデータ転送用レジスタに格納し、続いて第
二のデータ転送用レジスタの下位１バイトをローカルメ
モリの上位１バイトへ第一のデータ転送用レジスタの上
位１バイトをローカルメモリの下位１バイトへ転送して
格納していた。以後２ワードの第一および第二のデータ
転送用レジスタを交互に使用して同様に転送することに
よりローカルメモリへデータを格納し、このデータをパ
ーシャルライト不可能なインタフェースに直接送出して
データ転送を行っていた。
上述した従来のデータ転送装置では、パーシャルライ
ト可能なインタフェースからパーシャルライト不可能な
インタフェースへデータ転送を行う場合、前者インタフ
ェースの２ワード分のレジスタを持ちシステムメモリか
らのデータをそれらのレジスタに交互に受信することに
よりデータ転送を行っているために、ハードウェアが大
きくなり制御が複雑になる欠点を有していた。
ト可能なインタフェースからパーシャルライト不可能な
インタフェースへデータ転送を行う場合、前者インタフ
ェースの２ワード分のレジスタを持ちシステムメモリか
らのデータをそれらのレジスタに交互に受信することに
よりデータ転送を行っているために、ハードウェアが大
きくなり制御が複雑になる欠点を有していた。
本発明はこのような欠点を除去するもので、少ない回
路構成で、かつ単純な制御によりパーシャルライト可能
なインタフェースからパーシャルライト不可能なインタ
フェースへデータを転送することができる装置を提供す
ることを目的とする。
路構成で、かつ単純な制御によりパーシャルライト可能
なインタフェースからパーシャルライト不可能なインタ
フェースへデータを転送することができる装置を提供す
ることを目的とする。
本発明は、転送元であるパーシャルライト可能な第一
インタフェースと、転送先であるパーシャルライト不可
能な第二インタフェースとに接続され、前記第一インタ
フェースより転送されたデータを一時記憶するローカル
メモリ部と、このローカルメモリ部のアドレスを生成す
るアドレス手段とを備えたデータ転送制御装置におい
て、前記第一インタフェースに入力するマスク状態を記
憶するマスク記憶部を設け、上記ローカルメモリ部は並
列的に同等容量のメモリが配置され、このローカルメモ
リ部に前記マスク記憶部の内容にしたがって前記第一イ
ンタフェースを並列的に配置されたメモリに分配するデ
ータハンドリング部を備え、前記アドレス手段は、マス
ク記憶部の内容にしたがって前記メモリ部に与えるアド
レスを演算する手段を含むことを特徴とする。
インタフェースと、転送先であるパーシャルライト不可
能な第二インタフェースとに接続され、前記第一インタ
フェースより転送されたデータを一時記憶するローカル
メモリ部と、このローカルメモリ部のアドレスを生成す
るアドレス手段とを備えたデータ転送制御装置におい
て、前記第一インタフェースに入力するマスク状態を記
憶するマスク記憶部を設け、上記ローカルメモリ部は並
列的に同等容量のメモリが配置され、このローカルメモ
リ部に前記マスク記憶部の内容にしたがって前記第一イ
ンタフェースを並列的に配置されたメモリに分配するデ
ータハンドリング部を備え、前記アドレス手段は、マス
ク記憶部の内容にしたがって前記メモリ部に与えるアド
レスを演算する手段を含むことを特徴とする。
パーシャルライト可能インタフェースの第一ワードの
上位バイトから上位、下位バイトともに有効なデータと
それを示すマスク情報が送られたとときには、マスク記
憶部がそのマスク情報を記憶して、アドレス演算部がア
ドレス部のアドレスをそのまま送出しローカルメモリ部
にデータを一時書込み、すべてのデータの書込み終了時
にパーシャルライト不可能インタフェースにデータを送
出する。
上位バイトから上位、下位バイトともに有効なデータと
それを示すマスク情報が送られたとときには、マスク記
憶部がそのマスク情報を記憶して、アドレス演算部がア
ドレス部のアドレスをそのまま送出しローカルメモリ部
にデータを一時書込み、すべてのデータの書込み終了時
にパーシャルライト不可能インタフェースにデータを送
出する。
パーシャルライト不可能インタフェースの第１ワード
の下位バイトから下位バイトのみ有効なデータとそれを
示すマスク情報が送られたときには、マスク記憶部がそ
のマスク情報を記憶するとともに、データハンドリング
部が上位バイトと下位バイトを反転させる。このときア
ドレス演算部がアドレス部のデータを演算して送出し、
送られてきたデータを演算により定められたローカルメ
モリ部に一時書込み、すべてのデータの書込みが終了し
たときにパーシャルライト不可能インタフェースにデー
タを送出する。
の下位バイトから下位バイトのみ有効なデータとそれを
示すマスク情報が送られたときには、マスク記憶部がそ
のマスク情報を記憶するとともに、データハンドリング
部が上位バイトと下位バイトを反転させる。このときア
ドレス演算部がアドレス部のデータを演算して送出し、
送られてきたデータを演算により定められたローカルメ
モリ部に一時書込み、すべてのデータの書込みが終了し
たときにパーシャルライト不可能インタフェースにデー
タを送出する。
これにより、少ない回路構成で、かつ単純な制御によ
りパーシャルライト可能なインタフェースからパーシャ
ルライト不可能なインタフェースへデータを転送するこ
とができる。
りパーシャルライト可能なインタフェースからパーシャ
ルライト不可能なインタフェースへデータを転送するこ
とができる。
次に、本発明実施例を図面に基づいて説明する。第１
図は本発明実施例の構成を示すブロック図である。
図は本発明実施例の構成を示すブロック図である。
本発明実施例は、転送元であるパーシャルライト可能
インタフェース２と、転送先であるパーシャルライト不
可能インタフェース３とに接続され、パーシャルライト
可能インタフェース２より転送されたデータを一時記憶
するローカルメモリ部５、６と、このローカルメモリ部
５、６のアドレスを生成するアドレス手段を構成するア
ドレス部７およびアドレス演算部８とを備え、さらに、
本発明の特徴とするところの、パーシャルライト可能イ
ンタフェース２に入力するマスク状態を記憶するマスク
記憶部12を設け、ローカルメモリ部５、６は並列的に同
等容量のメモリが配置され、このローカルメモリ部５、
６にマスク記憶部12の内容にしたがってパーシャルライ
ト可能インタフェースを並列的に配置されたメモリに分
配するデータハンドリング部４を備え、アドレス手段を
構成するアドレス部７およびアドレス演算部８は、マス
ク記憶部12の内容にしたがってローカルメモリ部５、６
に与えるアドレスを演算する手段を含む。
インタフェース２と、転送先であるパーシャルライト不
可能インタフェース３とに接続され、パーシャルライト
可能インタフェース２より転送されたデータを一時記憶
するローカルメモリ部５、６と、このローカルメモリ部
５、６のアドレスを生成するアドレス手段を構成するア
ドレス部７およびアドレス演算部８とを備え、さらに、
本発明の特徴とするところの、パーシャルライト可能イ
ンタフェース２に入力するマスク状態を記憶するマスク
記憶部12を設け、ローカルメモリ部５、６は並列的に同
等容量のメモリが配置され、このローカルメモリ部５、
６にマスク記憶部12の内容にしたがってパーシャルライ
ト可能インタフェースを並列的に配置されたメモリに分
配するデータハンドリング部４を備え、アドレス手段を
構成するアドレス部７およびアドレス演算部８は、マス
ク記憶部12の内容にしたがってローカルメモリ部５、６
に与えるアドレスを演算する手段を含む。
ローカルメモリ部５、６はパーシャルライト不可能イ
ンタフェースドライバ11に接続され、このパーシャルラ
イト不可能インタフェースドライバにはパーシャルライ
ト不可能インタフェース３が接続される。
ンタフェースドライバ11に接続され、このパーシャルラ
イト不可能インタフェースドライバにはパーシャルライ
ト不可能インタフェース３が接続される。
このように構成された本発明実施例の動作について説
明する。
明する。
まず、パーシャルライト可能インタフェース２の第１
ワードの上位バイトからデータ転送が行われた場合を考
える。この場合、２バイト以上のデータ転送であれば、
第１ワードは上位および下位のバイトとも有効データで
あるからデータと共にそれを示すマスク情報が送られて
くる。
ワードの上位バイトからデータ転送が行われた場合を考
える。この場合、２バイト以上のデータ転送であれば、
第１ワードは上位および下位のバイトとも有効データで
あるからデータと共にそれを示すマスク情報が送られて
くる。
データ転送制御装置１は第１ワードのマスク情報をマ
スク記憶部12へ記憶すると共に、２バイトとも有効であ
るのでそのままパーシャルライト可能インタフェース２
の上位１バイトをローカルメモリ部６へ、下位１バイト
をローカルメモリ部５へ転送する。また、このときパー
シャルライト可能インタフェース２のデータが２バイト
とも有効であるのでアドレス演算部８はアドレス部７の
データをそのままローカルメモリ下位側アドレスライン
９に送出する。ここで、ローカルメモリ５および６にラ
イトパルスを出力して書込みを行うと共にアドレス部７
を２バイト分インクリメントする。
スク記憶部12へ記憶すると共に、２バイトとも有効であ
るのでそのままパーシャルライト可能インタフェース２
の上位１バイトをローカルメモリ部６へ、下位１バイト
をローカルメモリ部５へ転送する。また、このときパー
シャルライト可能インタフェース２のデータが２バイト
とも有効であるのでアドレス演算部８はアドレス部７の
データをそのままローカルメモリ下位側アドレスライン
９に送出する。ここで、ローカルメモリ５および６にラ
イトパルスを出力して書込みを行うと共にアドレス部７
を２バイト分インクリメントする。
続いて、次のワードが送られてくると、マスク記憶部
12で第１ワードが２バイトとも有効であったことを記憶
しているので上記と同様の手順でローカルメモリ５およ
び６に書込む。以下同様に最終バイトまでデータをロー
カルメモリ５および６に書込む。
12で第１ワードが２バイトとも有効であったことを記憶
しているので上記と同様の手順でローカルメモリ５およ
び６に書込む。以下同様に最終バイトまでデータをロー
カルメモリ５および６に書込む。
すべてのデータのローカルメモリ５および６への書込
みが終了すると、次にパーシャルライト不可能インタフ
ェース３へパーシャルライト不可能インタフェースドラ
イバ11からデータを送出する。これはローカルメモリ５
および６へ書込んだ順にローカルメモリ６の上位バイト
をパーシャルライト不可能インタフェース３の上位側へ
ローカルメモリ５の下位バイトをパーシャルライト不可
能インタフェース３の下位側へパーシャルライト不可能
インタフェースドライバ11から送出して転送を完了す
る。この状態を第２図に示す。
みが終了すると、次にパーシャルライト不可能インタフ
ェース３へパーシャルライト不可能インタフェースドラ
イバ11からデータを送出する。これはローカルメモリ５
および６へ書込んだ順にローカルメモリ６の上位バイト
をパーシャルライト不可能インタフェース３の上位側へ
ローカルメモリ５の下位バイトをパーシャルライト不可
能インタフェース３の下位側へパーシャルライト不可能
インタフェースドライバ11から送出して転送を完了す
る。この状態を第２図に示す。
次に、パーシャルライト可能インタフェース２の第１
ワードの下位バイトからデータ転送が行われた場合を考
える。この場合第１ワードは下位側のバイトのみ有効デ
ータであるから、データと共にそれを示すマスク情報が
送られてくる。そして、データ転送制御装置１は、第１
ワードのマスク情報をマスク記憶部12へ記憶すると共に
下位１バイトのみ有効なのでデータハンドリング部４は
上位バイトと下位バイトを反転させて、パーシャルライ
ト可能インタフェース２の上位バイトをローカルメモリ
部５へ下位バイトをローカルメモリ部６へ転送する。ま
た、このときパーシャルライト可能インタフェース２の
データは下位バイトのみ有効であるのでアドレス演算部
８はアドレス部７のデータを１バイト分減算してローカ
ルメモリ下位側アドレスライン９に送出する。ここで、
ローカルメモリ５および６にライトパルスを出して書込
みを行うと共にアドレス部７を２バイト分インクリメン
トする。
ワードの下位バイトからデータ転送が行われた場合を考
える。この場合第１ワードは下位側のバイトのみ有効デ
ータであるから、データと共にそれを示すマスク情報が
送られてくる。そして、データ転送制御装置１は、第１
ワードのマスク情報をマスク記憶部12へ記憶すると共に
下位１バイトのみ有効なのでデータハンドリング部４は
上位バイトと下位バイトを反転させて、パーシャルライ
ト可能インタフェース２の上位バイトをローカルメモリ
部５へ下位バイトをローカルメモリ部６へ転送する。ま
た、このときパーシャルライト可能インタフェース２の
データは下位バイトのみ有効であるのでアドレス演算部
８はアドレス部７のデータを１バイト分減算してローカ
ルメモリ下位側アドレスライン９に送出する。ここで、
ローカルメモリ５および６にライトパルスを出して書込
みを行うと共にアドレス部７を２バイト分インクリメン
トする。
続いて、次のワードが送られてくると、マスク記憶部
12で第１ワードが下位１バイトのみ有効であったことを
記憶しているので上記と同様の手順でローカルメモリに
書込む。以下同様に最終バイトまでデータをローカルメ
モリ５および６へ書込む。すべてのデータをローカルメ
モリ５および６に書込み終わると、パーシャルライト不
可能インタフェース３へデータを送出する。これはロー
カルメモリ５および６へ書込んだ順に、ローカルメモリ
の上位バイトをインタフェースの上位側へ、ローカルメ
モリの下位バイトをパーシャルライト不可能インタフェ
ース３の下位側へパーシャルライト不可能ドライバ11か
ら送出することにより転送を完了する。この状態を第３
図に示す。
12で第１ワードが下位１バイトのみ有効であったことを
記憶しているので上記と同様の手順でローカルメモリに
書込む。以下同様に最終バイトまでデータをローカルメ
モリ５および６へ書込む。すべてのデータをローカルメ
モリ５および６に書込み終わると、パーシャルライト不
可能インタフェース３へデータを送出する。これはロー
カルメモリ５および６へ書込んだ順に、ローカルメモリ
の上位バイトをインタフェースの上位側へ、ローカルメ
モリの下位バイトをパーシャルライト不可能インタフェ
ース３の下位側へパーシャルライト不可能ドライバ11か
ら送出することにより転送を完了する。この状態を第３
図に示す。
以上説明したように本発明によれば、少ない回路構成
で、かつ単純な制御によりパーシャルライト可能なイン
タフェースからパーシャルライト不可能なインタフェー
スへデータ転送を行うことができる効果がある。
で、かつ単純な制御によりパーシャルライト可能なイン
タフェースからパーシャルライト不可能なインタフェー
スへデータ転送を行うことができる効果がある。
第１図は本発明実施例の構成を示すブロック図。 第２図は本発明実施例の第１ワードが２バイトとも有効
データである場合のデータ転送の例を示す図。 第３図は本発明実施例の第１ワードが下位１バイトのみ
有効データである場合のデータ転送の例を示す図。 １……データ転送制御装置、２……パーシャルライト可
能インタフェース、３……パーシャルライト不可能イン
タフェース、４……データハンドリング部、５……ロー
カルメモリ（下位１バイト）、６……ローカルメモリ
（上位１バイト）、７……アドレス部、８……アドレス
演算部、９……ローカルメモリ下位側アドレスライン、
10……ローカルメモリ上位側アドレスライン、11……パ
ーシャルライト不可能インタフェースドライバ、12……
マスク記憶部。
データである場合のデータ転送の例を示す図。 第３図は本発明実施例の第１ワードが下位１バイトのみ
有効データである場合のデータ転送の例を示す図。 １……データ転送制御装置、２……パーシャルライト可
能インタフェース、３……パーシャルライト不可能イン
タフェース、４……データハンドリング部、５……ロー
カルメモリ（下位１バイト）、６……ローカルメモリ
（上位１バイト）、７……アドレス部、８……アドレス
演算部、９……ローカルメモリ下位側アドレスライン、
10……ローカルメモリ上位側アドレスライン、11……パ
ーシャルライト不可能インタフェースドライバ、12……
マスク記憶部。
Claims (1)
- 【請求項１】転送元であるパーシャルライト可能な第一
インタフェースと、転送先であるパーシャルライト不可
能な第二インタフェースとに接続され、 前記第一インタフェースより転送されたデータを一時記
憶するローカルメモリ部と、 このローカルメモリ部のアドレスを生成するアドレス手
段と を備えたデータ転送制御装置において、 前記第一インタフェースに入力するマスク状態を記憶す
るマスク記憶部を設け、 上記ローカルメモリ部は並列的に同等容量のメモリが配
置され、 このローカルメモリ部に前記マスク記憶部の内容にした
がって前記第一インタフェースを並列的に配置されたメ
モリに分配するデータハンドリング部を備え、 前記アドレス手段は、マスク記憶部の内容にしたがって
前記メモリ部に与えるアドレスを演算する手段を含む ことを特徴とするデータ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29687988A JP2699482B2 (ja) | 1988-11-22 | 1988-11-22 | データ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29687988A JP2699482B2 (ja) | 1988-11-22 | 1988-11-22 | データ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141860A JPH02141860A (ja) | 1990-05-31 |
| JP2699482B2 true JP2699482B2 (ja) | 1998-01-19 |
Family
ID=17839346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29687988A Expired - Fee Related JP2699482B2 (ja) | 1988-11-22 | 1988-11-22 | データ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699482B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6990908B2 (ja) | 2017-08-25 | 2022-02-03 | 株式会社日立ハイテクサイエンス | 恒温装置、及びそれを備えた分析装置 |
-
1988
- 1988-11-22 JP JP29687988A patent/JP2699482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02141860A (ja) | 1990-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6259822B2 (ja) | ||
| JP2699482B2 (ja) | データ転送制御装置 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS6217879Y2 (ja) | ||
| JPH0133848B2 (ja) | ||
| JP2574821B2 (ja) | ダイレクトメモリアクセス・コントローラ | |
| JPS58179977A (ja) | メモリ制御装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH05289931A (ja) | 情報処理装置 | |
| JPH06208539A (ja) | 高速データ転送方式 | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPS63153655A (ja) | メモリアクセス制御方式 | |
| JPH0370816B2 (ja) | ||
| JPH0652516B2 (ja) | バス・インターフェース装置 | |
| JPH02166547A (ja) | 情報処理装置 | |
| JPH0230532B2 (ja) | ||
| JPS63206855A (ja) | デ−タ転送装置 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPS63300345A (ja) | デ−タ転送方式 | |
| JPH06195297A (ja) | Ｄｍａ回路 | |
| JPH0113570B2 (ja) | ||
| JPH01161561A (ja) | バス変換装置 | |
| JPS60254477A (ja) | メモリシステム | |
| JPS6174055A (ja) | プロセツサ間のデ−タ通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |