JPS63199450A - Ｓｉｐの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＳＩＰのリードフレーム構造に関し、特にＳＩ
Ｐのリードフレームのアイランド保持構造に関する。本
発明は例えばレジンモールドＳＩＰを使用する半導体集
積回路素子に使用される。

［従来の技術］ 関連する従来技術が以下に説明される。

５ＩＰ（シングル・インライン・パッケージ）は周知で
ある。

例えば第２図は従来のＳＩＰの１例であり、チップを搭
載する大体方形のアイランド１の第１辺１ａ、第２辺ｌ
ｂ、第３辺１Ｇの周縁に近接して複数のリード２の第１
端２Ｘが配設されている。

そして上記各リード２とアイランド１は連結片３によっ
て囲まれている。それぞれリード２とアイランド１を含
む各単位フレームは上記の連結片３によって連結されて
、リードフレーム全体を構成している。そして各リード
２はタイバー４によって隣接するリードまたは連結片３
に接続されて支持される。

イして、上記のアイランド１は中央のリード２ａの第１
端にタイバー５ａ、５ｂによって接続されて支持される
。そして各リードの第２端２Ｙはアイランドの第２辺１
ｂに平行な連結片３の第２片３ｂに接続されて支持され
る。本発明のＳＩＰのリードフレーム構造に関連を持つ
周知のＤＩＰくデュアル・インライン・パッケージ）が
以下に説明される。

ＤＩＲリードフレームにおいて、方形のアイランドの全
速に近接して各リードの第１端が配列される。そして各
リードの第２端はアイランドの互いに対向する第２辺と
第４辺に平行な連結片の第２片と第４片のどちらかに接
続されて支持される。

当然、上記第２片と第４片は連結片３の１部であり、一
体化して形成されている。そして上記連結片の第２片と
第４片はアイランドとリードをはさ／υで対向して配置
される。

そしてアイランドは第１のアイランド・タイバーによっ
て連結片の第１片に接続されて支持され、同様に第２の
アイランド・タイバーによって連結片３の第３片に接続
されて支持される。

そして、上記第１アイランド・タイバーはアイランドの
第１辺の中央部に接続され、上記第２アイランド・タイ
バーはアイランドの第３辺の中央部に接続される。その
結果、上記２個のアイランド・タイバーはアイランドを
挟んで対向して配設されている。

すなわち、ＤＴＰのリードフレームにおいてアイランド
を支持する第１と第２のアイランド・タイバーはアイラ
ンドを挟んで対向してアイランドに接続され、そしてア
イランドの残りの周縁部に近接して、各リードの第１端
が配列される。

［発明が解決しようとする問題点１ 上記の先行技術にも関らず、改善が期待される第１の問
題は従来のＳＩＰのリードフレーム構造において、中央
リード（第２図の２ａ）はレジンモールド後もアイラン
ドに接続されるので、必然的にリード２ａにＩＣチップ
の基板電位を供給する必要がある事である。即１５、上
記中央リード２ａは基板電源端子としてのみ使用される
。そして上記の中央リードは一般にバイポーラＩＣにお
いてＧＮＤ端子に接続され、一般にＭＯ８ＩＣにおいて
十Ｖｄｄに接続される。即ち、ＳＩＰ構造を有するバイ
ポーラＩＣとＭＯ８ＩＣにおいて、中央リード２ａの電
源の種類は異なる欠点があった。

例えば、多用されるＮＰＮトランジスタＩＣの基板には
ＶＳＳが印加され、同様に多用されるＮＭＯＳトランジ
スタＩＣ（またはＰウェルＣＭＯ８ＩＣ）の基板にはＶ
ｄｄが印加される。

その結果、上記のＳＩＰ形式バイポーラＩＣとＳＩＰ形
式ＭＯ８ＩＣを混載して実装するには大きな困難があっ
た。

ただし、上記に説明されたようにＤＩＲのアイランドは
各リードを介さずに第１アイランド・タイバー、第２ア
イランド・タイバーによって連結片に接続される。従っ
て、各リードの用途設定は任意である。

ＳＩＰにおいても従来のＤＩＲと同様に専用の第１、第
２アイランド・タイバーを設置すれば、全リードの用途
設定は自由にできる。しかし、ＳＩＰはアイランド１の
第２辺１ｂに平行な連結片３の第２片３ｂに全リード２
の第２端を接続又は近接させる必要がある。

従って、従来のＤＩＲのようにアイランド１の第１辺と
第３辺のそれぞれ中央部からアイランド・タイバーを取
り出す場合、白夜する各リードと重なってしまう。

なお、上記アイランド１の第１辺１ａと第３辺１Ｃに近
接するリード２を細くすることによって、該リード２と
上記第１、第２アイランド・タイバーの重なりを防止す
る事は十分前えうる。しかし第２図かられかるように、
アイランドの第１辺１ａ１第３辺１Ｃに近接するリード
長はアイランドの第２辺１ｂに近接するリード長よりか
なり長い。

そして、リード抵抗をより低減するために、アイランド
の第１辺１ａ、第３辺１Ｃに近接するリードの横巾はア
イランドの第２辺に近接するリードのそれに比較して広
く設定する必要がある。

上記の説明から理解されるように、リード端子配列が任
意であり、しかもリードビン数及び各リードの抵抗等の
リードフレームに与えられた要求性能を劣化させる必要
のないＳＩＰリードフレーム構造が強く期待されていた
。

本発明は上記の問題点を改良する事を目的とする。

従って、本発明の具体的な第１の目的は、リード端子配
列が任意であるＳＩＰのリードフレーム構造の開発であ
る。

［問題点を解決するための手段及び作用］本発明の訃本
的な構成は、 上記アイランドの第１辺と第４辺が構成するアイランド
の第１頂部近傍と上記連結片とを結合する上記第１のア
イランド・タイバーと、上記アイランドの第３辺と第４
辺が構成するアイランドの第２頂部近傍と上記連結片と
を結合する上記第２のアイランド・タイバーと、を有す
るＳＩＰのリードフレーム構造である。

本発明の基本的要件が以下に略述される。上記アイラン
ドはチップを搭載する金属片であり、略−７一 方形である。

上記リードはチップの電極に電気的に接続される端子片
である。上記連結片は上記リード及びアイランドを支持
する金属片である。上記アイランド・タイバーは上記ア
イランドから延在づ゛る金属片である。本明細書におい
て、タイバーはいわゆるリードを支持する金属片、即ち
、リード・タイバーを指定する。以下に、本発明の特徴
がわかりやすく説明される。

本発明のＳＩＰのリードフレーム構造はアイランドの第
４辺の両端近傍からそれぞれ反対方向に延在する２本の
アイランド・タイバーを有する。

更に各リードの始端（第１端）は上記アイランドの第１
辺、第２辺、第３辺に近傍して配置される。

従って、従来のＳＩＰに比較して各リードのビン数及び
リード巾をほとんど低減する事なく、各リード端子を任
意に用途設定できる。

本発明の伯の特徴と効果は以下の実施例によって理解さ
れるであろう。

［実施例］ 第１図は本発明の良好な態様を表わす平面図である。

１はアイランドである。

１ａはアイランドの第１辺である。

１ｂはアイランドの第２辺である。

１Ｇはアイランドの第３辺である。

１ｄはアイランドの第４！２である。

１Ｘはアイランドの第１頂部である。

１Ｙはアイランドの第２頂部である。

２はリードである。

２Ｘはリードの第１端である。

３は連結片である。

３ａは連結片の第１片である。

３ｂは連結片の第２片である。

３Ｃは連結片の第３片である。

３ｄ４ま連結片の第４片である。

４はタイバーである。

６は第１のアイランド・タイバーである。

６ａは第１のアイランド・タイバーの接続部である。

６ｂは第１のアイランド・タイバーの接続部である。

７は第２のアイランド・タイバーである。

７ａは第２のアイランド・タイバーの接続部である。

７ｂは第２のアイランド・タイバーの接続部である。

第１図において、アイランド・タイバー６は連結片３の
第１片３ａと、アイランド１の第１頂部１ｘを接続する
。同様に、アイランド・タイバー７は連結片３の第３片
３Ｇと、アイランド１の第２頂部１Ｙを接続する。そし
て上記のタイバー６．７によって分割されたアイランド
の片側の周縁部に近接して、各リード２の第１端２Ｘが
順番に配列される。さらに、各リード２はタイバー４に
よって連結片３または隣接リード２に接続されている。

アイランド・タイバー６．７と連結片３の接続点は各々
１箇所以上設ける事が好ましい。本実施例では、各々２
個の接続部６ａ、６ｂ、及び、７ａ、７ｂで保持してい
る。

第１図は５ＩＰ１２ＰＩＮの例である。

アイランド・タイバー６．７はモールド実施時、七−ル
ド内に収まる位置に設定する。アイランド・タイバー６
と７はモールドの端からある程度内側に設定することが
好ましい。

そしてＩＣを搭載し、ワイヤボンディングした後でレジ
ンモールドが実流する。それからリードカットが実施さ
れ、同時に、アイランド・タイバー６．７の接続部（６
ａ１６ｂ、７ａ、７ｂ）が分離される。従ってアイラン
ド・タイバー６と７はモールド内に埋没する。

第３図の様にアイランド・タイバーの接続部８．９にｃ
＝０．３程度の面取りを実施する事によって、ワイヤボ
ンド実施時のワイヤボンドツールによる撓みの発生が抑
圧される。また、アイランド整形時のアイランド部の傾
きを抑える事もできる。

第４、第５図は３図の変形実施例である。

本発明において、ＩＣチップ基板を接着したアイランド
１からアイランド・タイバー６と７がモ一ルド内に延在
しているので、ＳＩＰパッケージの放熱性も向上Ｊる。

本発明に関連する実施例が第６図に説明される。

第６図において、アイランド１の第２辺の両端から延在
するアイランド・タイバー６と７は隣接するリード間を
接続するリード・タイバー４に結合される。従って、こ
の変形実施例によれば、リードカット時に、上記のアイ
ランド・タイバー６と７はり−ド２から切断できる。本
発明は当然、ＳＩＰタイプのみならずＺＩＰにも応用で
きる。

［効果］ 上記の説明から理解されるように、本発明の主要な効果
はＳＩＰリードフレーム構造において、各リードを自由
に用途設定できる事である。

【図面の簡単な説明】

第１図は本発明のＳＩＰリードフレーム構造の１実施例
平面図である。 第２図は従来のＳＩＰリードフレーム構造の１実施例平
面図である。 第３図は第１図のアイランド・タイバ一部の実流調を表
わす平面図で ある。 第４、第５図は第１図の変形実施例を表わす平面図であ
る。 第６図は本発明の他の態様を表わす平面図である。

Claims (1)

【特許請求の範囲】
1. （１）ほぼ対向する第１辺及び第３辺と、ほぼ対向する
   第２辺及び第４辺と、を有する略方形のアイランドと、 上記アイランドの第１辺と第２辺と第３辺に近接する端
   部を有する複数のリードと、 上記アイランドとリードを支持する連結片と、を含む単
   位フレームを連結して成るＳＩＰのリードフレーム構造
   を有する半導体装置において、上記アイランドの第１辺
   と第４辺が構成するアイランドの第１頂部近傍と上記連
   結片とを結合する上記第１のアイランド・タイバーと、
   上記アイランドの第３辺と第４辺が構成するアイランド
   の第２頂部近傍と上記連結片とを結合する上記第２のア
   イランド・タイバーと、を有する事を特徴とするＳＩＰ
   のリードフレーム構造を有する半導体装置。