JPS63196079A - ヘテロ接合ｆｅｔ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、可能ゲートしきい値電圧（ｇａｔｅｔｈｒｅ
ｓｈｏｌｄ　ｖｏｌｔａｇｅ　ｃａｐａｂｉｌｉｔｙ）
が異なる単結晶半導体ゲート・ヘテロ接合型電界効果ト
ランジスタに関する。さらに、本発明は、ゲートへの接
触がオーム性接触であるヘテロ接合型電界効果トランジ
スタに関する。本発明によれば、ゲートは一方向で他方
向よりも高いバリアを有する。言い換えると、本発明は
非対称バリアをもたらす。本発明は、どちらのデバイス
のしきい値制御特性や電子輸送特性も損なわずにエンハ
ンスメント型デバイスと同じ基板上にデプレッション型
デバイスヲ設けることを可能とする。

Ｂ、従来技術およびその問題点 比較的低温で、かつ１０ピコ秒以下のような極めて速い
スイッチング時間で動作可能なヘテロ接合型電界効果ト
ランジスタが提案されている。このような電界効果トラ
ンジスタデバイスは、高電子移動度トランジスタ（ＨＥ
ＭＴ）と呼ばれてきた。こうしたデバイスで得られる高
いスイッチング速度は、比較的低温度での高いチャネル
移動度によるものである。

たとえば、このようなヘテロ接合型電界効果トランジス
タはＮ　Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａ
ｐｐｌｉｅｄＰｈｙｓｉｃｓｓ第１９巻、第５号、１９
８０年５月刊、Ｌ２２５〜Ｌ２２７頁所載のミウラ等の
論文「選択的にドープされたＧａＡｓ／ Ｎ−ＡＱｘＧａｔ−ｘＡｓヘテロ接合をもつ新しい電界
効果トランジスタ（Ａ　Ｎｅｗ　Ｆｉｅｌｄ　Ｅｆｆｅ
ｃｔＴｒａｎｓｉｓｔｏｒ　Ｗｉｔｈ　５ｅｌｅｃｔｉ
ｖｅｌｙ　Ｄｏｐｅｄ　Ｇ　ａ　Ａ　ｓ　／Ｎ　−Ａ　
ＱｘＧ　ａ　１−ｘＡ　ｓ　ｔ（ｅｔｅｒｏｊｕｎｃｔ
ｉｏｎｓ）　Ｊで発表されている。本論文で提案されて
いるデバイスは、シリコンをドープしたガリウム・アル
ミニウム砒素の層をサンドイッチ状に挟む一対の未ドー
プのガリウム砒素からできている。頂層の未ドープのガ
リウム砒素表面にアルミニウムを付着させて、ゲート用
整流接点が実現される。しかしながら、このようなデバ
イスは、しきい値電圧が希望するほど制御可能でない点
で、改善の余地があるはずである。制御可能な低いしき
い値電圧を有するデバイスが、電源電圧の低い論理回路
にとって不可欠である。ゲートへのシーットキー接点ま
たは整流接点が用いられる範囲で、ゼロに近いしきい値
電圧を得るために厳密に設計されたドープ層が必要であ
る。

Ｊａｐａｎｅｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉ
ｅｄ　Ｐｈｙｓｉｃｓｓ第２０巻、第４号、１９８１年
４月刊、Ｌ２４５〜Ｌ２４８頁所載のヒヤミゾ等の論文
ｒＭＢＥによって生成させた選択的にドープされたＧａ
Ａｓ／Ｎ−ＡｆｌＧａＡｓヘテロ接合構造内における２
次元電子ガスの極めて高い移動度（Ｅｘｔｒｅｍｅｌｙ
　ＨｉｇｈＮｏｂｉｌｉｔｙ　ｏｆ　２−Ｄｉｎ＋ｅｎ
ｓｉｏｎａｌ　Ｅｌｅｃｔｒｏｎ　Ｇａｓ　１ｎＳｅｌ
ｅｃｔｉｖｅｌｙ　Ｄｏｐｅｄ　Ｇ　ａＡ　ｓ、／Ｎ−
Ａｌ１　Ｇ　ａＡ　５Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　
５ｔｒｕｃｔｕｒｅｓ　Ｇｒｏｗｎ　ｂｙ　Ｍ　Ｂ　Ｅ
　）　Ｊは、未ドープのガリウムφアルミニウム砒素が
未ドープのガリウム砒素層の頂面に付着されている選択
的にドープされたヘテロ接合構造を報告している。シリ
コンでドープしたガリウム・アルミニウム砒素層が、未
ドープのガリウム−アルミニウム砒素層上に付着され、
Ｇ　ａ　Ａ　ｓ　／　Ｎ　−Ａ立ＧａＡｓ界面が露出し
ているメサ端部を含む接点域にＡｕ−Ｇｅを塗布するこ
とによってオーム性接点が作られる。この構造は、第一
に、ヘテロ接合の界面における２次元電子ガスの蓄積を
調べるためのものである。また同論文中には、未ドープ
のガリウム砒素層およびシリコンでドープしたガリウム
・アルミニウム砒素層を組み込んだエンハンスメント型
の高電子移動度トランジスＦ　（Ｅ−ＨＥＭＴ）が提案
されている。オーム性接点がソースとドレイン領域に付
着され、アルミニウム・シ＋ｉットキー争ゲートがシリ
コンでドープしたガリウムΦアルミニウム砒素上部層に
設けられている。このようなデバイスのしきい値電圧は
室温でゼロ、７７℃で０．１９ボルトであった。このよ
うな装置はゼロに近いしきい値電圧を示すが、所期のし
きい値電圧を得るには、層の厚さとドーピング書レベル
の両方を非常に厳密に制御することが必要な点で、この
デバイスの特性はあまり制御可能なものではない。高収
率が要求される製造過程では、この種の極端な配慮は望
ましくなく避けるべきである。

カシュコーリ（Ｋａｓｈｋｏｏｌｉ）等に授与された米
国特許第４１５１６３５号明細書は、第１の領域に形成
されたＰチャネルＭＯＳデバイスと第２の領域に形成さ
れたＮチャネルＭＯＳデバイスを提案している。Ｐチャ
ネル会デバイスとＮチャネル・デバイスはそれぞれ、両
デバイスのしきい値電圧の整合が可能になるように、多
結晶シリコン材料をＰ型不純物でドープした多結晶シリ
コン・ゲート構造を備えている。このようなデバイスが
、絶縁ゲート電界効果トランジスタである。

ウメバチ等に授与された米国特許第４０７５８５２号明
細書は、ヘテロ接合型ＧａＡｓ接合電界効果トランジス
タを提案している。チャネル領域は、高移動度のＮ型ガ
リウム砒素層からなり、ゲート領域は、ヘテロエピタキ
シャルに成長させたＰ型ガリウム砒素層からなる。ゲー
ト、ソース、ドレインの各領域は自己位置合せされ、ド
レイン電極はアルミニウムなどの金属でできている。第
１層と第２層の間のＰ−Ｎ接合によってゲート接合が実
現され、第１層中の導電性は第２層中の電界によって制
御される。第２層と同じ導電型の第３層が、第２層の延
長部分を形成し、アルミニウムのオーム性接点がゲート
延長部分に形成される。

ＩＥＥＥ　　Ｔｒａｎｓａｃｔｉｏｎ　ｏｎ　Ｅｌｅｃ
ｔｒｏｎ　Ｄｅｖｉｃｅｓｓ　１９７５年８月号、６１
３頁所載のウメバチ等の論文「新しいヘテロ接合ゲー）
ＧａＡｓ　　電界効果トランジスタ（Ａ　Ｈｅｗ　Ｈｅ
ｔｅｒｏｊｕｎｃｔｉｏｎ　Ｇａｔｅ　ＧａＡｓＦＥＴ
）　Ｊは、米国特許第４０７５８５２号と同様の、金ゲ
ルマニウム共晶のソース、ドレイン、ゲート接点を用い
た構造を提案している。

本明細書にその開示を引用する、１９８６年４月１５日
付けでローゼンベルグ（Ｒｏｓｅｎｂｅｒｇ）に授与さ
れた米国特許第４５８３１０５号明細書は、ゼロ電圧に
近いしきい値電圧を有するヘテロ接合電界効果トランジ
スタを開示している。上記明細書中に開示されているヘ
テロ接合電界効果トランジスタは、オーム性接点を作り
得る半導体ゲートを用いている。

具体的に説明すると、米国特許第４５８３１０５号に開
示されているデバイスは、ガリウム砒素やゲルマニウム
などの単結晶半導体材料の第１層をエピタキシャルに付
着させた基板を利用した、２重へテロ接合電界効果トラ
ンジスタに関する。

こうしたデバイスは、また、第１層とへテロ接合を形成
するガリウム・アルミニウム砒素などの単結晶半導体材
料のバリア素子を用いている。上記第１層とバリア素子
との間のバンド−エネルギー差は、所与のバリア高さを
何する。ヘテロ接合に隣接する第１層の少なくともバン
ド端部をフェルミ準位に近（なるように制御する手段が
、バリア素子上に配置されている。この手段は、ソース
と同じ電位を有し、バリア素子に対して所定のバリア高
さに等しいバリア高さを有する。この制御手段は、高度
のＮ導電型ドーピングによってオーム性接点の作成が可
能な、ガリウム砒素などの第ｍ−■族化合物の単結晶半
導体ゲートを含んでいる。

さらに、上記特許出願で開示されているデバイスは、金
・ゲルマニウムなどのオーム性接点が作成可能な半導体
ゲートを有する。上記明細書中の２重へテロ接合トラン
ジスタ・デバイスは、バリア層にドーピングのない場合
に通常ゼロに近いしきい値電圧を持つエンハンスメント
型のデバイスである。

Ｃ０問題点を解決するための手段 本発明は、異なる可能ゲートしきい値電圧を示す半導体
へテロ接合電界効果トランジスタに関する。本発明は、
バンド・ギャップの広い材料と狭い材料をそれぞれ用い
る。これらの材料は共に、オーム性接点とチャネルの間
に置かれ、ヘテロ接合電界効果トランジスタ中でゲート
として働く。

具体的に言うと、本発明は、異なる可能ゲートしきい値
電圧を有する単結晶半導体へテロ接合電界効果トランジ
スタに関する。このトランジスタは、半導体チャネル領
域、それにチャネル領域に隣接し広いバンド・ギャップ
を持つ第１の未ドープ半導体材料領域を含んでいる。第
１の半導体材料と異なる半導体材料からなり第１領域よ
りバンド会ギャップの狭い第２の領域が存在し、第１の
未ドープ半導体領域でチャネル領域から分離されている
。第２領域は、所望の最終デバイスに応じて、ドープす
ることも未ドープにすることもあり得る・第２の半導体
材料領域のバンド・ギャップよりも狭いバンド・ギャッ
プを持つ半導体材料からなる第３領域が、第２領域に隣
接して配置される。オーム性接点手段が、第３の半導体
材料の領域に設けられている。

第２領域を選択的にドープできるので、どちらのデバイ
スのしきい値特性や電子輸送特性も損なわずにエンハン
ス型デバイスと同じ基板上にデプレッシ日ン型デバイス
を設けること、あるいは用いたドーピングの型に応じて
相補形デバイスを設。

けることが可能である。

Ｄ、実施例 便宜上、以下の説明では、Ｎチャネル拳へテロ接合電界
効果トランジスタという本発明の好ましい実施態様を対
象とする。ただし、Ｎ型不純物に関して考察するとき、
本発明はＰ型不純物にも適用できるものとし、またその
逆も成り立つものとする。

さらに、便宜上、以下の説明は、ガリウム砒素層および
ガリウム・アルミニウム砒素層を用いるという本発明の
好ましい実施態様を対象とする。

ただし本発明は他の第■−ｖ族金属間化合物など他の半
導体材料にも適用できるものとする。

第１図には、本発明に基づくＮチャネル・ヘテロ接合電
界効果トランジスタの概略断面図が示されている。第１
図で、ヘテロ接合電界効果トランジスタ（１）は未ドー
プのガリウム砒素などの基板（２）からなる。その他の
基板には、第■−■族化合物などの半導体材料がある。

成長中に背景ドーピングが行なわれる結果、基板（２）
は有害な効果なしにＰ導電型ドーパントなどで軽度にド
ープされることがある。層（２）は半絶縁性ガリウム砒
素層（示されていない）またはその他の適当な基板上に
エピタキシャルに成長させられたガリウム砒素の単結晶
層である。

ソース領域（３）とドレイン領域（４）が、それぞれ層
（２）内に配置されている様子が示されている。

領域（３）と（４）は、イオン注入などにより、シリコ
ンなどのＮ導電型ドーパントでドープされている。トラ
ンジスタ・デバイス（１）に適当な電位を印加すると、
領域（３）と（４）の間にＮ導電型のチャネル領域が形
成される。そうでない場合、層（２）は第１図でＳ１°
として示す。

第１図で、たとえば未ドープのガリウムのアルミニウム
砒素などのバリア素子（５）が、ソース領域（３）とド
レイン領域（４）の間のチャネル領域の上に重なって示
されている。バリア層（５）は、当業者には周知のよう
に、分子線エピタキシ法（ＭＢＥ）によってガリウム・
アルミニウム砒素のエピタキシャル付着層から形成でき
る。

層（５）は、ガリウム番アルミニウム砒素の場合、式Ａ
Ωｘ　Ｇ　ａ　１−ｘ　Ａ　ｓで表わすことができる。

ただし、Ｘは約０．３ないし０．６の値で、典型的な値
は約０．５である。

第１図で、層（８）がバリア素子（５）の上に配置され
ているのが示されている。層（６）は、成分の相対量が
異なる点を除けば、バリアＪｉｇ　（５）と同じ成分の
半導体材料から組成することが好ましい。

層（６）はガリウム拳アルミニウム砒素層とすることが
好ましい。これは式Ａ　Ｑ　ｙ　Ｇ　ａ　１−ｙ　Ａ　
ｓで表わすことができる。ただし、ｙは約０ないし０゜
３の値で、典型的な値は約０．２５である。ｙの値は、
層（５）の式中のＸの値よりも小さくなければならない
。層（６）は所望のデバイスに応じて、ドープしてもよ
いしまた未ドープでもよい。

エンハンスメント型デバイスに加えて基板上にデプレッ
シｌン型デバイスをも設けることが望まれる場合には、
層（６）をシリコンなどのＮ型種でドープする。このよ
うなドーピングの典型的なレベルは　１Ｑ１７ないし１
０１９原子／ｃｍ３である。

層（６）が存在すると、層（６）が未ドープかそれとも
選択的にドープされているかに応じて異なる種類のデバ
イスを実現できる点で融通性がもたらされる。たとえば
、上段で考察したように、Ｂ（６）をＮ型に高度にドー
プすると、デプレッション型デバイスがエンハンスメン
ト型デバイスと一緒に同じ基板上で、どちらのデバイス
のしきい値電圧制御特性や電子輸送特性も損なわずに設
けられるという、本発明のデバイスが実現できる。

層（６）は、分子線エピタキシ法など周知の付着法によ
って設けることができる。ドーピングを用いる場合、た
とえばイオン注入法や拡散法によって実現できる。

層（６）の頂面にそれに隣接して、ゲート層（７）があ
る。ゲート層（７）は第■−■族化合物材料などの金属
間半導体材料であるのが好ましく、それもガリウム砒素
の単結晶層とするのが好ましい。層（７）は、シリコン
などのＮ導電型で高度にドープされ、約１０１６ないし
１０Ｉ９原子／ｃ１３好ましくは約２Ｘ１０１Ｂ原子／
ｃ＋＊３を含むようにドープされる。層（７）は、当業
者にとって周知なように分子線エピタキシ法による付着
によって設けることができる。

ゲート（７）の頂面には、金・ゲルマニウムを含め金属
などのオーム性接点手段（８）がある。

第１図には、それぞれソース領域（３）とドレイン領域
（４）に接触する金属製接点（９）と（１０）が示され
ている。接点（９）と（１０）が、それぞれ領域（３）
、（４）とオーム性接点を形成し、たとえば合金化金・
ゲルマニウム製などでよい。

バリア素子（５）は第１図では別にＭ（８１）として示
され、層（６）は層（Ｓ２）として、層（７）は層（Ｓ
３）として示されている。

層（２）とゲート層（７）は同じ材料製とし、しかもゲ
ート層（７）のドーパントはチャネル領域に供給される
キャリアの種類と同じにすることが好ましい。本発明の
好ましい実施態様では、ゲート層（７）と層（２）が同
じ材料製なので、これらの層のバリア素子に対するバリ
ア高さは等しい。

ただし、層（２）と（７）の材料は同じである必要がな
いものと企図されている。たとえば、層（７）を、砒素
やアンチモンなどのＮ導電型ドーパントでドープされた
ゲルマニウムで作ることもできる。

また、層（５）と層（６）は同じ成分でできている、好
ましくは成分の相対量が違っているガリウム・アルミニ
ウム砒素であることが好ましいが、必ずしもそうする必
要はない。具体的に言うと、２つの層のアルミニウムと
ガリウムの量が違っている。さらに具体的には、ガリウ
ム・アルミニウム砒素層（８）中のアルミニウムのモル
分率は、絶縁性ガリウム・アルミニウム砒素層（５）中
のモル分率よりも低い。その結果、ゲートから絶縁体へ
のバリアφ１は、チャネルから絶縁体へのバリアφ２よ
り低くなる。このゲート構造が、負となる約φ１−φ２
のしきい値電圧をもたらす。Ｎ型にドープするときは、
電界効果トランジスタは充分制御されたしきい値電圧を
有するデプレッション型を含むこととなる。

第２図は、層（６）をＮ型ドーパントでドープしたとき
の第１図のデバイス（１）のバンド・エネルギー図を示
す。第１図で使用した要素を第２図でも使用する場合は
、同じ参照番号および記号で示しである。履（２）と層
（３）間の残留バリアは、第３図に示すように、低いバ
リア高さと高度のドーピングを考慮すると、電流が流れ
る著しい障害とならない。

第３図は、層（６）が未ドープのときの第１図のデバイ
ス（１）のバンド・エネルギー図を示す。

ゲートから絶縁体へのバリアはφ＋φ１′である。

ただし、この段階がない場合と同様に、トランザクティ
ビティによってφ１＋φ１゛＝φ２の関係が成立する。

前の議論はＮチャネル電界効果トランジスタが対象であ
ったが、層（２）が未ドープであるかまたは僅かなＮ導
電型の背景ドーピングを有することを除けば第１図に示
したものと同じ基本構造を有するＰチャネル電界効果ト
ランジスタでは、領域（３）、（４）がＰ導電型となり
、層（７）がＰ導電型ドーパントで高濃度にドープされ
、接点をつけられる一材料にとってオーム性接点（８）
、（９）、（１０）が適することになることを心得てお
（べきである。層（６）はドープされることも未ドープ
のこともあり、デプレッション型デバイスを作成するに
はＰ導電型でドープすることになる。Ｐチャネル・デバ
イスに含まれる材料については、層（２）はＧａＡｓ１
層（５）は未ドープのＡ　ｎ　Ａ　Ｓ　Ｎ層（６）はド
ープしたまたは未ドープのＧ　ａ　ｙ　Ａ　Ｑ　ｔ□Ａ
ｓでよい。ただし、ｙは０から１までの値で、０．５が
好ましい。層（７）はベリリウムまたは亜鉛でドープし
たＧａＡｓ５領域（３）と（４）はマグネシウムでドー
プされ、オーム性接点（７）、（８）、（９）は金でド
ープした亜鉛でよい。

もう１つのＮチャネルの実施例では、層（２）はゲルマ
ニウム、層（５）はガリウム・アルミニウム砒素、層（
６）はガリウムとアルミニウムの相対量が異なるドープ
したまたは未ドープのガリウム令アルミニウム砒素、層
（７）は砒素またはアンチモンでドープしたゲルマニウ
ムであり、領域（３）と（４）は砒素またはアンチモン
でドープされ、接点（７）、（８）、（９）はインディ
ラム製またはスズ製である。

もう１つのＰチャネルの実施例では、層（２）はゲルマ
ニウム、Ｊｕｌ　（５）はガリウム命アルミニウム砒素
、層（８）はガリウムとアルミニウムの相対量が層（５
）と異なるドープしたまたは未ドープのガリウム・アル
ミニウム砒素、ｍｌ　（７）はベリリウムでドープした
ガリウム砒素であり、領域（３）と（４）はガリウムで
ドープされ、接点（７）、（８）、（９）はインディラ
ム製またはスズ製である。

本発明のデバイスは、以下のステップを用いて製造でき
るが、その多くは半導体製造技術の当業者には周知のも
のである。

層（２）、（５）、（６）、（７）は分子線エピタキシ
法（ＭＢＥ）によって成長させることができる。層（２
）と（７）はガリウム砒素ＧａＡｓとすることが好まし
い。層（５）は、ガリウム・アルミニウム砒素Ａ　Ｑ　
ｘ　Ｇ　ａ　Ｉ−ｘ　Ａ　Ｓとすることが好ましい。た
だし、Ｘは約０．３ないし０．６の値で、好ましい値は
約０．６である。層（６）は、ガリウム令アルミニウム
砒素Ａｊｌ、Ｇａ、□Ａｓとすることが好ましい。ただ
し、ｙはＯないし約０．３の値で、好ましい値は約０゜
２５である。層（２）、（５）、（８）、（７）は半絶
縁性ガリウム砒素その他の適当な基板上に成長させるこ
とができる。付着の間、上側のガリウム砒素層（７）を
シリコンなどのＮ導電型ドーパントで高度に（≧２Ｘ１
０１８原子／Ｃ■３）ドープする。ガリウム・アルミニ
ウム砒素層（６）も、シリコンなどのＮ導電型ドーパン
トで高度に（必要なら所望のデバイスに応じて　ＩＱＩ
？ないし約１０１９原子／ｃｍ３）ドープできる。層（
７）はできるだけ高度にドープすべきであり、オーム接
点から曲がるバンドが層（６）と層（５）の間のへテロ
接合に浸透しないような厚さとする。層（７）の典型的
な厚さは、約１０ないし約５００ナノメートルであり、
そのうちでも約２０ナノメートルが典型的である。層（
６）は約１０ないし約３０ナノメートルの厚さであり、
約２０ナノメートルが典型的である。層（５）は、通常
約１５ないし約１００ナノメートルの厚さであり、約３
０ナノメー・トルが典型的である。層（２）は、通常約
０．２ないし約２０ミクロンの厚さであり、約１ミクロ
ンが典型的である。

次のステップでは、周知のフォトリングラフィ・エツチ
ング技術を用いて、上側のガリウム砒素層（７）の一部
を選択的にエッチし、マスクされた部分以外のガリウム
砒素を除去する。ＮＨ，ＯＨ／Ｈ２Ｏ２などの選択的エ
ッチャントで、ガリウム砒素は選択的にエッチされる。

ガリウム・アルミニウム砒素を選択的にエッチするＨＦ
などの選択的エッチャントを用いて、層（６）および（
６）が選択的にエッチされる。これら２つのエツチング
・ステップによって、自己位置合せされた半導体ゲート
とバリア素子がのちにデバイスのチャネル領域となる所
の上方に形成される。

層（７）、（６）、（５）をマスクとして使用し、たと
えばフォトレジストによる他の適当なマスキングを併用
して、ソース領域（３）およびドレイン領域（４）にシ
リコンなどのＮ導電型ドーパントをイオン注入する。ソ
ース領域（３）とドレイン領域Ｘ域（４）は、ドーピン
グ・レベルが１０１８原子／ｃ１３以上である。

層（５）は、一般に、層（７）と層（２）の間に過剰な
電源が流れるのを防止するのに充分な厚さにすべきであ
るが、許容できる高さの相互フンダクタンスを維持する
のに充分な薄さにすべきである。最小厚さは約１５ナノ
メートルであるが、約１５ないし約１００ナノメートル
の範囲の厚さを使用することが好ましい。

イオン注入のあと、周知の化学蒸着技術によって、露出
表面上にたとえば二酸化シリコンの絶縁層を付着させる
。周知のフォトリソグラフィーエツチング技術を用いて
、ソース領域（８）、ドレイン領域（７）、ゲート領域
（４）に対するオーム性接点用の接点孔を形成する。

ソース領域（３）、ドレイン領域（７）、ゲート領域（
４）のそれぞれの上に、これらの各領域と合金オーム性
接点を形成する金・ゲルマニウムなどの金属を付着させ
て、オーム性接点を形成する。金属を付着させたあと、
周知のフォトリソグラフィ・マスキング・エツチング技
術によって接点を画定し合金化する。第１図に示したも
のと類似の構造がもたらされる。

Ｅ０発明の効果 本発明によれば、同一基板上に、エンハンスメント型デ
バイスとデプレッション型デバイスの両方を、どちらの
しきい値制御特性や電子輸送特性を損なわずに設けるこ
とができる。

【図面の簡単な説明】

第１図は、本発明に基づくペテロ接合電界効果トランジ
スタの概略断面図である。 第２図は、第２領域をドープするとき、本発明に基づい
て実現される段付きバリアの形状を示すバンド・エネル
ギー図である。 第３図は、第２領域が未ドープのとき、本発明に基づい
て実現されるバンド・エネルギー図である。 出願人　　インターナシばナルΦビジネスΦマシーンズ
Φコーボレーシ日ン 代理人　　弁理士　　頓　　宮　　孝　　−（外１名） ＦＩＧ、　１

Claims (1)

1. 【特許請求の範囲】 ゲート領域が、 チャネル領域に隣接して配置されて該チャネル領域との
   間でヘテロ接合を形成する、ドープされていない第１の
   半導体材料の層と、 上記第１の半導体材料の層に隣接して配置された、上記
   第１の半導体材料よりも狭いバンド・ギャップを持つ第
   ２の半導体材料からなる層と、上記第２の半導体材料の
   層と導体材料からなる層との間にこれらに隣接して配置
   され、かつ該導体材料の層との間でオーミック接点を形
   成する、上記第２の半導体材料よりも狭いバンド・ギャ
   ップを持つ第３の半導体材料からなる層 からなることを特徴とするヘテロ接合ＦＥＴ。