JPS63194404A

JPS63194404A - 差増幅器

Info

Publication number: JPS63194404A
Application number: JP63011823A
Authority: JP
Inventors: ベトリツヒ、イヨツト、ホスチカ; ローラント、クリンケ; ハンスイエルク、プフライデラー
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1987-01-22
Filing date: 1988-01-20
Publication date: 1988-08-11
Also published as: US4843341A; EP0275940A3; DE3701791A1; EP0275940B1; DE3879970D1; EP0275940A2; ATE88044T1; CA1290029C

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、制御可能な電流源を有する差増幅器に関する
。

〔従来の技術〕

回路節点と第１の供給電圧端子との間に位置し、それぞ
れ負荷要素および１つのチャネル形式の電界効果トラン
ジスタを含んでいる２つの並列な回路分枝と、回路節点
と第２の供給電圧端子との間に位置し、電流源を有する
別の回路分枝とを有し、電流源から供給される休止電流
が両並列回路分枝に分割され、また電流源に並列に接続
されており制御可能な電流源としての役割をし休止電流
を増幅して追加電流を供給する同一のチャネル形式の２
つの別の電界効果トランジスタを有し、電界効果トラン
ジスタのゲート端子は人力信号を与えられており、また
出力信号が負荷要素と電界効果トランジスタとの間から
取り出し可能である差増幅器は、ニューシャーシーのブ
レンタイス・ホール（Ｐｒｅｎｔｉｃｅ　ｆｌａ１１）
から１９８５年に出版されたチヴイディス（Ｙ、Ｔｓｊ
ν１ｄｉｓ）およびアントグネッチ（Ｐ、Ａｎｔｏｇｎ
ｅｔｔｉ　）著“遠隔通信用ＭＯ３ＶＬＳＩ回路の設計
”の第１２９〜１３６頁、特に第５．４図に説明されて
いる。この場合、電流源に並列に接続されており制御可
能な電流源としての役割をする２つの電界効果トランジ
スタが電流ミラー回路を介して、並列の電圧枝路を流れ
る電流により、一方の電界効果トランジスタのゲートバ
イアス電圧に重畳された入力信号が固定の電圧値を上方
超過する際および他方の電界効果トランジスタのゲート
バイアス電圧に重畳された入力信号がその固定の電圧値
を下方超過する際に電流源の休止電流を強める追加電流
を供給するように影響される。

電流ミラー回路は、低い休止電流が追加電流の信号依存
性の生起によりそれぞれ強く増大されるように設計され
ている。それによって良好なドライバ特性が、同時に差
増幅器の損失電力を減少して、得られる。

しかし、この公知の増幅器の欠点は、特に急峻な立ち上
がりおよび立ち下がり緑を有する入力信号、たとえば方
形波を、並列な回路枝路、電流ミラー回路、制御可能な
電流源お妻び別の回路枝路から形成される調節ループに
供給する際に、非常にしばしば出力信号のひずみに通ず
る不安定性が生ずることにある。

〔発明が解決しようとする課題］本発明の目的は、冒頭に記載した種類の差増幅器であっ
て、前記の欠点を甘受する必要なしに、良好なドライバ
特性を有する差増幅器を提供することである。

（課題を解決するための手段〕この目的は、本発明によれば、特許請求の範囲第１項ま
たは第２項に記載の差増幅器により達成される。

本発明の好ましい実施態様は特許請求の範囲第３項ない
し第５項にあげられている。

〔発明の効果〕

本発明により得られる利点は、良好なドライバ特性、高
い質の信号伝送および低い損失電力が同時に達成される
ことである。

〔実施例〕

以下、図面に示されている実施例により本発明を一層詳
細に説明する。

第１図で差増幅器の回路節点１は２つの並列な回路枝路
、一方は負荷要素Ｌ１およびｎチャネル電界効果トラン
ジスタＴＩの直列回路、他方は負荷要素Ｌ２およびｎチ
ャネル電界効果トランジスタＴ２の直列回路、を介して
、供給電圧ＶＤ１１と接続されている端子２と接続され
ている。他方において回路節点１は、定を流源として接
続されているｎチャネル電界効果トランジスタＴ３を含
んでいる別の回路枝路を介して、基準電位ＶＳＳにある
端子３と接続されている。負荷要素Ｌ１およびＬ２はそ
れぞれｐチャネル電界効果トランジスタから成っており
、そのドレイン端子はそのゲート端子と接続されている
。端子２と端子３との間にｐチャネル電界効果トランジ
スタＴ４およびｎチャネル電界効果トランジスタＴ５の
直列回路が位置しており、その際にトランジスタＴ４の
ゲートは負荷要素Ｌ２を形成する電界効果トランジスタ
のゲートと接続されている。端子２および３を互いに接
続する別の回路枝路にはｐチャネル電界効果トランジス
タＴ６およびｎチャネル電界効果トランジスタＴ７の直
列回路が位置しており、その際にトランジスタＴ６のゲ
ートは負荷要素Ｌ１を形成する電界効果トランジスタの
ゲートと接続されている。トランジスタＴ７のゲートは
そのドレイン端子ともまたトランジスタＴ５のゲートと
も接続されている。トランジスタＴ４およびＴ５の接続
点は差増幅器の出力端Ａに導かれており、他方において
ゲート端子４および５はそれぞれ正および負の増幅器入
力端を成している。

正の入力端４はレベル変換回路ＰＵの正の入力端６と接
続されており、負の入力端５はその負の入力端７と接続
されている。符号８を付されているのは、ｐチャネル電
界効果トランジスタＴ８のゲートと接続されている回路
ＰＵの正の出力端であり、他方において回路ＰＵの負の
出力端９はｎチャネル電界効果トランジスタＴ９のゲー
トと接続されている。トランジスタＴ８およびＴ９はそ
れらのソース−ドレイン区間で電界効果トランジスタＴ
３のソース−ドレイン区間にそれぞれ並列に接続されて
いる。

作動中、増幅器入力端４に、バイアス電圧ＵＧＩに重畳
しているたとえば正弦波状の入力信号ｕｌ　　・が供給
され、従って第２図に実線で時間的経過を示されている
ような合成信号ｕ４が生ずる。入力端５にはｕｌによる
逆駆動のために第２図にバイアス電圧ＵＮＩおよび電圧
曲線の破線の経過により示されている信号ｕ５が生ずる
。入力信号ｕｌなしでは両入力端４．５に、トランジス
タＴＩおよびＴ２が導通状態にあるように選定されてい
るバイアス電圧Ｕ、Ｉがかかっている。この際、定電流
源Ｔ３は、負荷要素Ｌ１、Ｌ２が等大であれば両回路技
路Ｌ１、Ｔ１およびＬ２、Ｔ２に均等に分割される休止
電流■。を供給する。そしてこれらの回路枝路にはそれ
ぞれＩ０／２が流れる。トランジスタＬ２およびＴ４の
構造的レイアウトが合致していれば、これらはトランジ
スタＴ４にもＩ。

／２が流れるようにする電流ミラーを形成する。

同様に、トランジスタＬ１およびＴ６から成る電流ミラ
ーは、これらのトランジスタの構造的レイアウトが同一
であれば、トランジスタＴ６、従ってまたトランジスタ
Ｔ７にもＩ０／２が流れるようにする。同一構造のトラ
ンジスタＴ７およびＴ５から成る電流ミラーは最後にト
ランジスタＴ５にもトランジスタＴ７と同じ＜　ｔｏ　
／２が流れるようにする。しかし、トランジスタＴ４お
よびＴ５のソース−ドレイン区間の等大の電流は、出力
端Ａを介してキャパシタンスＣにより示されている後段
の負荷ｉ波回路に′ｒ！ｌ流が流れないことを意味する
。

入力信号ｕｌなしでレベル変換回路ＰＵの入力端６およ
び７にかかっているバイアス電圧Ｕ□は回路ＰＵのなか
で、たとえばｎチャネル電界効果トランジスタＴ８およ
びＴ９のカットオフ電圧の値に一致しまたはそれをわず
かに下回る低いほうの出力レベルＵＡＩに変換される。

後者の場合には、トランジスタＴ８およびＴ９が入力信
号の不存在の際に阻止状態にあり、従って休止′ｖｓ、
流Ｉ０が増大されないことが保証されている。

時点ｔ１で入力信号ｕ１が生ずると、第２図中に示され
ている正弦波状のトランジスタＴ２およびＴ１の変調が
ｕ４およびｕ５の電圧経過に相応して生ずる。その際に
レベル変換回路ＰＵの作動の仕方により出力端８および
９に、第２図中にＵ８およびｕ９により示されている電
圧が得られる。

詳細にはｕ８は、回路ＰＵのなかで増幅された入力信号
ｕ１が重畳されておりトランジスタＴ８のゲートに供給
されるバイアス電圧値ＬＩＡＩに一致し、他方において
ｕ９はバイアス電圧値ＵＡＩと、これに重畳され増幅さ
れかつ反転されている入力信号ｕｌとから成っている＠
　ＵＡＩを上方超過するｕ８の各正弦半波はトランジス
タＴ８を導通状態に切り換え、従って１０を強める追加
電流■、がトランジスタＴ８を通って流れ、この追加電
流は並列回路枝路Ｌ１、Ｔ１およびＬ２、Ｔ２に分流す
る。

値ＵＡＩを下方超過するｕ８の半波の際にも、これらの
半波と時間的に合致しバイアス電圧ＵＡＩをＵ９の半波
が上方超過するために、Ｉｏを強める追加電流が生ずる
。後者はトランジスタＴ９を導通状態に切り換え、それ
を経て追加電流Ｉ９が流れる。追加電流■８および■、
は入力信号ｕ１の生起の間に休止電流■。を強く高める
。トランジスタＴ８およびＴ９は、差増幅器の並列回路
枝路のなかの電流、従ってまた出力面・路Ａ、Ｃ１３の
なかの電流を顕著に高めるため、すなわち良好なドライ
バ特性を保証するため、信号に関係して接続される制御
可能な電流源を成す。入力信号ｕｌがかかっていなけれ
ば、休止電流■。は、増幅器の電力取り出しが非常にわ
ずかにとどまるほどに小さい。

入力側のレベルＵａ＋を出力側のレベルυＡ１に変換す
る回路ＰＵは増幅器入力端４．５から駆動されるので、
冒頭に記載した公知の差増幅器に存在するような！１１
１１ｆｆループは存在せず、従って、出力端Ａにおいて
生じ、トランジスタＬ１、Ｔ１およびトランジスタＬ２
、Ｔ２の接続点から取り出されて電流ミラーＬ２、Ｔ４
ならびにＬ１、Ｔ６およびＴ７、Ｔ５を介して出力端Ａ
に伝達される出力信号はほぼ無ひずみである。その際に
出力端への出力信号の伝達は、トランジスタＬ２および
Ｌｌを通って流れる電流の大きさに入力信号ｕ１による
トランジスタＴ２およびＴ１の変羽により生ずる差がト
ランジスタＴ４およびＴ５を通る電流（出力端Ａから取
り出し可能な出力電流に通ずる電流）の大きさに相応の
差を生ずるように行われる０本発明による差増幅器では
出力信号は非常に迅速に入力信号ｕ１の変動に応答し、
従って急峻な立ち上がりおよび立ち下がり縁を有する入
力信号、すなわち方形波電圧もほぼ無ひずみでまた大き
い電流上昇をもって出力＠Ａに伝達される。

第３図にはレベル変換回路ＰＵの好ましい実施例が示さ
れている。差増幅器段として構成された回路は、詳細に
は、回路節点１０と基準電位ＶＳＳにある端子１１との
間に配置されている２つの並列な電流枝路を含んでおり
、それらのうち第１の電流枝路はｐチャネル電界効果ト
ランジスタＴ１０をｎチャネル電界効果トランジスタＴ
　Ｉ　＝１に直列に有し、また第２の電流枝路はｐチャ
ネル電界効果トランジスタＴ１２をｎチャネル電界効果
トランジスタＴ１３に直列に有する。回路節点１０はｐ
チャネル電界効果トランジスタＴ１４のソース−ドレイ
ン区間を含んでいる回路枝路を介して、供給電圧ｖ１１
．を与えられている端子１２と接続されている。トラン
ジスタＴ１４のゲートは予め定められたゲート電圧ＶＧ
ｔにあり、トランジスタＴ１１およびＴ１３のゲートは
予め定められたゲート電圧ＶＧ３にある。回路ＰＵの入
力端および出力端６、Ｔ．８および９は第１図中に使用
されている符号を付されている。トランジスタＴ１１お
よびＴ１３の構造寸法は相異なる大きさでなければなら
ず、またトランジスタＴ１４の構造寸法から、トランジ
スタＴ１１およびＴ１３がトリオード領域、すなわちそ
の■。／Ｕ＋＋ｓ曲線の立ち上がり部分で動作し、他方
においてトランジスタＴ１４が飽和領域で使用されるよ
うに大きく異なっていなければならない、この条件は、
トランジスタＴ１１およびＴ１３の飽和電流の和がトラ
ンジスタＴ１４の飽和電流よりも大きく選定されること
により滴定され得る。実施された回路例では前記の条件
はＩＯＶの供給電圧ＶＤＤ、８■の予め定められたゲー
ト電圧ｖｅｘおよび２■の予め定められたゲート電圧Ｖ
Ｇｔにおいて、トランジスタＴ１１およびＴ１３のチャ
ネル幅／チャネル長さ比がそれぞれ１０１５に、またト
ランジスタＴ１４のチャネル幅／チャネル長さ比が４８
１５に選定されることにより達成された。

第４図には、第３図による回路の変形例として、予め定
められたゲート電圧■。、およびＶ。が、端子１１およ
び１２を互いに接続する２つの電流枝路を介して得られ
る回路の例が示されている。第１の電流枝路はｐチャネ
ル電界効果トランジスタＴ１５およびｎチャネル電界効
果トランジスタＴ１６の直列回路を含んでおり、また第
２の電流枝路はｐチャネル電界効果トランジスタＴ１７
およびｎチャネル電界効果トランジスタ７１８の直列回
路を含んでいる。その際にトランジスタＴ１５のゲート
端子は端子１１と接続されており、トランジスタＴ１６
のゲート端子はトランジスタＴ１８のゲート端子ともト
ランジスタＴ１６のドレイン端子とも接続されており、
トランジスタＴ１７のゲート端子はそのドレイン端子と
接続されている。こうしてトランジスタＴ１７および７
１８のゲート端子からそれぞれトランジスタＴ１４に対
するゲート電圧■。２およびトランジスタＴ１１および
Ｔ１３に対するゲート電圧ＶＧ３を取り出すことができ
る。第４図中に示されている追加的電流枝路による第３
図による前記の拡張の際、トランジスタＴ１６および７
１８に対してはそれぞれ１６１５のチャネル幅／チャネ
ル長さ比が、トランジスタＴ１５に対しては５／１５の
チャネル幅／チャネル長さ比が、またトランジスタＴ１
５に対してはトランジスタＴ１４に合わされた４８１５
のチャネル幅／チャネル長さ比が選定された。

第５図に示されているように、第３図による回路は２つ
の回路部分ＩＮＶＩおよびＩＮＶ２により有利に拡張さ
れ得る。ＩＮＶＩはｐチャネル電界効果トランジスタＴ
１９およびｎチャネル電界効果トランジスタＴ２０の直
列回路を含んでおり、そのゲートは第３図による差増幅
器段の出力端９と接続されている。トランジスタＴ１９
およびＴ２０の接続点は別のｐチャネル電界効果トラン
ジスタＴ２１のゲートと接続されており、そのソース端
子１３は供給電圧ｖ０と接続されており、またそのドレ
イン端子は、第３図の出力端９に代わって、拡張された
回路の一方の出力端９′を成している。トランジスタＴ
２１のドレイン端子はｎチャネル電界効果トランジスタ
Ｔ２２を介して端子１１と接続されており、その際にト
ランジスタＴ２２のゲートは予め定められたゲートｉｔ
圧■。。

を与えられている。それと類似して、ＩＮＶ２はｐチャ
ネル電界効果トランジスタＴ２３およびｎチャネル電界
効果トランジスタＴ２４の直列回路を含んでおり、その
ゲートは出力端８と接続されている。トランジスタＴ２
３およびＴ２４の接続点は別のｐチャネル電界効果トラ
ンジスタＴ２５のゲートと接続されており、そのソース
端子１４は供給電圧ｖＤｌ＋と接続されており、またそ
のドレイン端子は、第３図の出力端８に代わって、拡張
された回路の一方の出力端８′を成している。最後に、
トランジスタＴ２５のドレイン端子はｎチャネル電界効
果トランジスタＴ２６を介して端子１１と接続されてお
り、その際にトランジスタＴ２６のゲートはＶ。を与え
られている。

第２図によりＵＡＩの値を上方超過する出力信号ｕ８の
生起の際、トランジスタＴ２３およびＴ２４から成るイ
ンバータは高い出力レベルからほぼＶＳＳに一致する低
い出力レベルへ切換えられる。

それによってトランジスタＴ２５が導通し、また端子１
４にかかっている供給電圧が実際上完全に端子８′を経
てトランジスタＴ８のゲートに通ずる。他方においてＵ
ＡＩの値を下方超過する出力信号ｕ８の生起の際には、
同時に生起する信号ｕ９により、トランジスタＴ１９お
よびＴ２０から成るインバータは同じく低い出力レベル
へ切換えられ、このことは、導通状態に切換えられたト
ランジスタＴ２１を経て端子１３にかかっている供給電
圧が実際上完全に端子９′を経て到達可能なトランジス
タＴ９の駆動のために利用されることに通ずる。トラン
ジスタＴ８およびＴ９の駆動は同一の入力信号ｕｌの際
に回路部分ＩＮＶＩおよびＩＮＶ２の機能により第３図
による回路の場合よりもはるかに速く行われる。

本発明のこれまでに説明した実施例とは異なり、レベル
変換回路ＰＵから発せられるレベル４ａＵａ＋（第２図
）はトランジスタＴ８およびＴ９のカットオフ電圧より
も大きい値または小さい値にも選定され得る。前者の場
合には差増幅器の電力取り出しは茗干高められ、後者の
場合には若干低められる。

さらに本発明の範囲内で、使用される電界効果トランジ
スタの両チャネル形式をそれぞれ交換し、また同時に供
給される電圧の損性を交換することもできる。その際に
ＵＡＩおよびＵＧＩの電圧値も交換する必要があり、こ
のことは第２図中に電圧経過ｕ４およびｕ５が電圧経過
ｕ８およびｕ９の代わりに生ずることを意味する。この
場合には回路ＰＵは低い入力レベルＵＧ１、すなわちゲ
ートバイアス電圧に重畳している入力信号ｕ１の直流成
分をより高い出力レベルＵ　Ａ　Ｉに変換する。

【図面の簡単な説明】

第１図は本発明による差増幅器の原理回路図、第２図は
第１図を説明するための電圧の時間的経過を示す図、第
３図は第１図の部分回路の回路図、第４図は第３回の部
分回路の変形例の回路図、第５図は第３図の部分回路の
他の変形例の回路図である。１・・・回路節点、２．３・・・端子、４．５・・・増
幅器入力端、６、Ｔ・・・回路ＰＵの入力端、８．９・
・・回路ＰＵの出力端、１０・・・回路節点、１１．１
２・・・端子、１３・・・トランジスタＴ２１のソース
端子、１４・・・トランジスタＴ２５のソース端子、Ａ
・・・増幅器の出力端、ＩＮＶ１、ＩＮＶ２・・・回路
部分、Ｌ１、Ｌ２・・・負荷要素、ＰＵ・・・レベル変
換回路、Ｔ１−７２６・・・電界効果トランジスタ、■
。・・・休止電流、Ｔ６、１、・・・追加電流、■、・
・・供給電圧、ＶＳＳ・・・基準電圧。ＩＧ　３ＩＧ４ＩＧ５

Claims

【特許請求の範囲】１）回路節点（１）と第１の供給電圧端子（２）との間
に位置し、それぞれ負荷要素（Ｌ１、Ｌ２）および１つ
のチャネル形式の電界効果トランジスタ（Ｔ１、Ｔ２）
を含んでいる２つの並列な回路分枝と、回路節点（１）
と第２の供給電圧端子（３）との間に位置し、電流源（
Ｔ３）を有する別の回路分枝とを有し、電流源から供給
される休止電流が両並列回路分枝に分割され、また電流
源（Ｔ３）に並列に接続されており制御可能な電流源と
しての役割をし休止電流を増幅して追加電流を供給する
同一のチャネル形式の２つの別の電界効果トランジスタ
（Ｔ８、Ｔ９）を有し、電界効果トランジスタ（Ｔ２、
Ｔ１）のゲート端子（４、５）は入力信号を与えられて
おり、また出力信号が負荷要素（Ｌ１、Ｌ２）と電界効
果トランジスタ（Ｔ１、Ｔ２）との間から取り出し可能
である差増幅器において、電界効果トランジスタ（Ｔ１
、Ｔ２）および別の電界効果トランジスタ（Ｔ８、Ｔ９
）がｎチャネル形式に属し、また入力側で電界効果トラ
ンジスタ（Ｔ２、Ｔ１）のゲート端子（４、５）と接続
されており入力信号の直流分をより低い出力レベルに変
換する回路（ＰＵ）が設けられており、この回路が出力
側で別の電界効果トランジスタ（Ｔ８、Ｔ９）のゲート
端子と接続されていることを特徴とする差増幅器。２）回路節点（１）と第１の供給電圧端子（２）との間
に位置し、それぞれ負荷要素（Ｌ１、Ｌ２）および１つ
のチャネル形式の電界効果トランジスタ（Ｔ１、Ｔ２）
を含んでいる２つの並列な回路分枝と、回路節点（１）
と第２の供給電圧端子（３）との間に位置し、電流源（
Ｔ３）を有する別の回路分枝とを有し、電流源から供給
される休止電流が両並列回路分枝に分割され、また電流
源（Ｔ３）に並列に接続されており制御可能な電流源と
しての役割をし休止電流を増幅して追加電流を供給する
同一のチャネル形式の２つの別の電界効果トランジスタ
（Ｔ８、Ｔ９）を有し、電界効果トランジスタ（Ｔ２、
Ｔ１）のゲート端子（４、５）は入力信号を与えられて
おり、また出力信号が負荷要素（Ｌ１、Ｌ２）と電界効
果トランジスタ（Ｔ１、Ｔ２）との間から取り出し可能
である差増幅器において、電界効果トランジスタ（Ｔ１
、Ｔ２）および別の電界効果トランジスタ（Ｔ８、Ｔ９
）がｐチャネル形式に属し、また入力側で電界効果トラ
ンジスタ（Ｔ２、Ｔ１）のゲート端子（４、５）と接続
されており入力信号の直流分をより低い出力レベルに変
換する回路（ＰＵ）が設けられており、この回路が出力
側で別の電界効果トランジスタ（Ｔ８、Ｔ９）のゲート
端子と接続されていることを特徴とする差増幅器。３）入力信号の直流成分を変換する回路（ＰＵ）が別の
回路節点（１０）と第２の供給電圧端子（１１）との間
に位置する２つの電流枝路を含んでいる差増幅器段から
成っており、電流枝路の各々は相異なるチャネル形式の
２つの電界効果トランジスタ（Ｔ１０、Ｔ１１、Ｔ１２
、Ｔ１３）の直列回路を有し、前記別の回路節点（１０
）は一方のチャネル形式の電流源トランジスタ（Ｔ１４
）を介して第１の供給電圧端子と接続されており、電流
源トランジスタ（Ｔ１４）のチャネル形式に一致する電
流枝路の電界効果トランジスタ（Ｔ１０、Ｔ１２）が回
路入力端を形成し、後者の電界効果トランジスタ（Ｔ１
０、Ｔ１２）と電流枝路の他の両電界効果トランジスタ
（Ｔ１１、Ｔ１３）との間の接続点が回路出力端（８、
９）を形成し、またこれらの他の両電界効果トランジス
タ（Ｔ１１、Ｔ１３）がトリオード領域で動作し、他方
において電流源トランジスタ（Ｔ１４）は飽和領域で動
作することを特徴とする特許請求の範囲第１項または第
２項記載の差増幅器。４）それぞれ電流源トランジスタ（Ｔ１４）のチャネル
形式に一致する第１の電界効果トランジスタ（Ｔ１５、
Ｔ１７）を他方のチャネル形式を有する第２の電界効果
トランジスタ（Ｔ１６、Ｔ１８）に対して直列に含んで
おり両供給電圧端子を互いに接続する２つの追加的な電
流枝路が設けられており、第１の追加的な電流枝路の第
１の電界効果トランジスタ（Ｔ１５）のゲート端子が第
２の供給電圧端子と接続されており、同一の電流枝路の
第２の電界効果トランジスタ（Ｔ１６）のゲート端子が
そのドレイン端子および他方の追加的な電流枝路の第２
の電界効果トランジスタ（Ｔ１８）のゲート端子と接続
されており、第２の追加的な電流枝路の第１の電界効果
トランジスタ（Ｔ１７）のゲート端子がそのドレイン端
子と接続されており、また電流源トランジスタ（Ｔ１４
）のゲート端子が第２の追加的な電流枝路の第１の電界
効果トランジスタ（Ｔ１７）のゲート端子と接続されて
おり、また電流枝路の他の両電界効果トランジスタ（Ｔ
１１、Ｔ１３）のゲート端子が第２の追加的な電流枝路
の第２の電界効果トランジスタ（Ｔ１８）のゲート端子
と接続されていることを特徴とする特許請求の範囲第３
項記載の差増幅器。５）入力信号の直流成分を変換する回路（ＰＵ）の出力
端（８、９）が２つの追加的な回路（ＩＮＶ２、ＩＮＶ
１）を介して別の電界効果トランジスタ（Ｔ８、Ｔ９）
のゲート端子と接続されており、その際に追加的な回路
の各々がインバータ（Ｔ２３、Ｔ２４、Ｔ１９、Ｔ２０
）を有し、その出力端が後に接続されている電界効果ト
ランジスタ（Ｔ２５、Ｔ２１）のゲート端子に接続され
ており、それを介して供給電圧が別の電界効果トランジ
スタ（Ｔ８、Ｔ９）のゲート端子に導通接続されること
を特徴とする特許請求の範囲第３項記載の差増幅器。