JPS63194404A - 差増幅器 - Google Patents
差増幅器Info
- Publication number
- JPS63194404A JPS63194404A JP63011823A JP1182388A JPS63194404A JP S63194404 A JPS63194404 A JP S63194404A JP 63011823 A JP63011823 A JP 63011823A JP 1182388 A JP1182388 A JP 1182388A JP S63194404 A JPS63194404 A JP S63194404A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- field effect
- current
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 78
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 5
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000284 resting effect Effects 0.000 description 6
- 101100113576 Arabidopsis thaliana CINV2 gene Proteins 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HYLZXXAYLLCCPW-UHFFFAOYSA-N 7-[3-(dimethylamino)-2-methylpropoxy]-2-phenylchromen-4-one Chemical compound C=1C(OCC(C)CN(C)C)=CC=C(C(C=2)=O)C=1OC=2C1=CC=CC=C1 HYLZXXAYLLCCPW-UHFFFAOYSA-N 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45192—Indexing scheme relating to differential amplifiers the differential amplifier contains current mirrors comprising diodes which act as a load for the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45281—One SEPP output stage being added to the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45466—Indexing scheme relating to differential amplifiers the CSC being controlled, e.g. by a signal derived from a non specified place in the dif amp circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45471—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、制御可能な電流源を有する差増幅器に関する
。
。
回路節点と第1の供給電圧端子との間に位置し、それぞ
れ負荷要素および1つのチャネル形式の電界効果トラン
ジスタを含んでいる2つの並列な回路分枝と、回路節点
と第2の供給電圧端子との間に位置し、電流源を有する
別の回路分枝とを有し、電流源から供給される休止電流
が両並列回路分枝に分割され、また電流源に並列に接続
されており制御可能な電流源としての役割をし休止電流
を増幅して追加電流を供給する同一のチャネル形式の2
つの別の電界効果トランジスタを有し、電界効果トラン
ジスタのゲート端子は人力信号を与えられており、また
出力信号が負荷要素と電界効果トランジスタとの間から
取り出し可能である差増幅器は、ニューシャーシーのブ
レンタイス・ホール(Prentice fla11)
から1985年に出版されたチヴイディス(Y、Tsj
ν1dis)およびアントグネッチ(P、Antogn
etti )著“遠隔通信用MO3VLSI回路の設計
”の第129〜136頁、特に第5.4図に説明されて
いる。この場合、電流源に並列に接続されており制御可
能な電流源としての役割をする2つの電界効果トランジ
スタが電流ミラー回路を介して、並列の電圧枝路を流れ
る電流により、一方の電界効果トランジスタのゲートバ
イアス電圧に重畳された入力信号が固定の電圧値を上方
超過する際および他方の電界効果トランジスタのゲート
バイアス電圧に重畳された入力信号がその固定の電圧値
を下方超過する際に電流源の休止電流を強める追加電流
を供給するように影響される。
れ負荷要素および1つのチャネル形式の電界効果トラン
ジスタを含んでいる2つの並列な回路分枝と、回路節点
と第2の供給電圧端子との間に位置し、電流源を有する
別の回路分枝とを有し、電流源から供給される休止電流
が両並列回路分枝に分割され、また電流源に並列に接続
されており制御可能な電流源としての役割をし休止電流
を増幅して追加電流を供給する同一のチャネル形式の2
つの別の電界効果トランジスタを有し、電界効果トラン
ジスタのゲート端子は人力信号を与えられており、また
出力信号が負荷要素と電界効果トランジスタとの間から
取り出し可能である差増幅器は、ニューシャーシーのブ
レンタイス・ホール(Prentice fla11)
から1985年に出版されたチヴイディス(Y、Tsj
ν1dis)およびアントグネッチ(P、Antogn
etti )著“遠隔通信用MO3VLSI回路の設計
”の第129〜136頁、特に第5.4図に説明されて
いる。この場合、電流源に並列に接続されており制御可
能な電流源としての役割をする2つの電界効果トランジ
スタが電流ミラー回路を介して、並列の電圧枝路を流れ
る電流により、一方の電界効果トランジスタのゲートバ
イアス電圧に重畳された入力信号が固定の電圧値を上方
超過する際および他方の電界効果トランジスタのゲート
バイアス電圧に重畳された入力信号がその固定の電圧値
を下方超過する際に電流源の休止電流を強める追加電流
を供給するように影響される。
電流ミラー回路は、低い休止電流が追加電流の信号依存
性の生起によりそれぞれ強く増大されるように設計され
ている。それによって良好なドライバ特性が、同時に差
増幅器の損失電力を減少して、得られる。
性の生起によりそれぞれ強く増大されるように設計され
ている。それによって良好なドライバ特性が、同時に差
増幅器の損失電力を減少して、得られる。
しかし、この公知の増幅器の欠点は、特に急峻な立ち上
がりおよび立ち下がり緑を有する入力信号、たとえば方
形波を、並列な回路枝路、電流ミラー回路、制御可能な
電流源お妻び別の回路枝路から形成される調節ループに
供給する際に、非常にしばしば出力信号のひずみに通ず
る不安定性が生ずることにある。
がりおよび立ち下がり緑を有する入力信号、たとえば方
形波を、並列な回路枝路、電流ミラー回路、制御可能な
電流源お妻び別の回路枝路から形成される調節ループに
供給する際に、非常にしばしば出力信号のひずみに通ず
る不安定性が生ずることにある。
〔発明が解決しようとする課題]
本発明の目的は、冒頭に記載した種類の差増幅器であっ
て、前記の欠点を甘受する必要なしに、良好なドライバ
特性を有する差増幅器を提供することである。
て、前記の欠点を甘受する必要なしに、良好なドライバ
特性を有する差増幅器を提供することである。
(課題を解決するための手段〕
この目的は、本発明によれば、特許請求の範囲第1項ま
たは第2項に記載の差増幅器により達成される。
たは第2項に記載の差増幅器により達成される。
本発明の好ましい実施態様は特許請求の範囲第3項ない
し第5項にあげられている。
し第5項にあげられている。
本発明により得られる利点は、良好なドライバ特性、高
い質の信号伝送および低い損失電力が同時に達成される
ことである。
い質の信号伝送および低い損失電力が同時に達成される
ことである。
以下、図面に示されている実施例により本発明を一層詳
細に説明する。
細に説明する。
第1図で差増幅器の回路節点1は2つの並列な回路枝路
、一方は負荷要素L1およびnチャネル電界効果トラン
ジスタTIの直列回路、他方は負荷要素L2およびnチ
ャネル電界効果トランジスタT2の直列回路、を介して
、供給電圧VD11と接続されている端子2と接続され
ている。他方において回路節点1は、定を流源として接
続されているnチャネル電界効果トランジスタT3を含
んでいる別の回路枝路を介して、基準電位VSSにある
端子3と接続されている。負荷要素L1およびL2はそ
れぞれpチャネル電界効果トランジスタから成っており
、そのドレイン端子はそのゲート端子と接続されている
。端子2と端子3との間にpチャネル電界効果トランジ
スタT4およびnチャネル電界効果トランジスタT5の
直列回路が位置しており、その際にトランジスタT4の
ゲートは負荷要素L2を形成する電界効果トランジスタ
のゲートと接続されている。端子2および3を互いに接
続する別の回路枝路にはpチャネル電界効果トランジス
タT6およびnチャネル電界効果トランジスタT7の直
列回路が位置しており、その際にトランジスタT6のゲ
ートは負荷要素L1を形成する電界効果トランジスタの
ゲートと接続されている。トランジスタT7のゲートは
そのドレイン端子ともまたトランジスタT5のゲートと
も接続されている。トランジスタT4およびT5の接続
点は差増幅器の出力端Aに導かれており、他方において
ゲート端子4および5はそれぞれ正および負の増幅器入
力端を成している。
、一方は負荷要素L1およびnチャネル電界効果トラン
ジスタTIの直列回路、他方は負荷要素L2およびnチ
ャネル電界効果トランジスタT2の直列回路、を介して
、供給電圧VD11と接続されている端子2と接続され
ている。他方において回路節点1は、定を流源として接
続されているnチャネル電界効果トランジスタT3を含
んでいる別の回路枝路を介して、基準電位VSSにある
端子3と接続されている。負荷要素L1およびL2はそ
れぞれpチャネル電界効果トランジスタから成っており
、そのドレイン端子はそのゲート端子と接続されている
。端子2と端子3との間にpチャネル電界効果トランジ
スタT4およびnチャネル電界効果トランジスタT5の
直列回路が位置しており、その際にトランジスタT4の
ゲートは負荷要素L2を形成する電界効果トランジスタ
のゲートと接続されている。端子2および3を互いに接
続する別の回路枝路にはpチャネル電界効果トランジス
タT6およびnチャネル電界効果トランジスタT7の直
列回路が位置しており、その際にトランジスタT6のゲ
ートは負荷要素L1を形成する電界効果トランジスタの
ゲートと接続されている。トランジスタT7のゲートは
そのドレイン端子ともまたトランジスタT5のゲートと
も接続されている。トランジスタT4およびT5の接続
点は差増幅器の出力端Aに導かれており、他方において
ゲート端子4および5はそれぞれ正および負の増幅器入
力端を成している。
正の入力端4はレベル変換回路PUの正の入力端6と接
続されており、負の入力端5はその負の入力端7と接続
されている。符号8を付されているのは、pチャネル電
界効果トランジスタT8のゲートと接続されている回路
PUの正の出力端であり、他方において回路PUの負の
出力端9はnチャネル電界効果トランジスタT9のゲー
トと接続されている。トランジスタT8およびT9はそ
れらのソース−ドレイン区間で電界効果トランジスタT
3のソース−ドレイン区間にそれぞれ並列に接続されて
いる。
続されており、負の入力端5はその負の入力端7と接続
されている。符号8を付されているのは、pチャネル電
界効果トランジスタT8のゲートと接続されている回路
PUの正の出力端であり、他方において回路PUの負の
出力端9はnチャネル電界効果トランジスタT9のゲー
トと接続されている。トランジスタT8およびT9はそ
れらのソース−ドレイン区間で電界効果トランジスタT
3のソース−ドレイン区間にそれぞれ並列に接続されて
いる。
作動中、増幅器入力端4に、バイアス電圧UGIに重畳
しているたとえば正弦波状の入力信号ul ・が供給
され、従って第2図に実線で時間的経過を示されている
ような合成信号u4が生ずる。入力端5にはulによる
逆駆動のために第2図にバイアス電圧UNIおよび電圧
曲線の破線の経過により示されている信号u5が生ずる
。入力信号ulなしでは両入力端4.5に、トランジス
タTIおよびT2が導通状態にあるように選定されてい
るバイアス電圧U、Iがかかっている。この際、定電流
源T3は、負荷要素L1、L2が等大であれば両回路技
路L1、T1およびL2、T2に均等に分割される休止
電流■。を供給する。そしてこれらの回路枝路にはそれ
ぞれI0/2が流れる。トランジスタL2およびT4の
構造的レイアウトが合致していれば、これらはトランジ
スタT4にもI。
しているたとえば正弦波状の入力信号ul ・が供給
され、従って第2図に実線で時間的経過を示されている
ような合成信号u4が生ずる。入力端5にはulによる
逆駆動のために第2図にバイアス電圧UNIおよび電圧
曲線の破線の経過により示されている信号u5が生ずる
。入力信号ulなしでは両入力端4.5に、トランジス
タTIおよびT2が導通状態にあるように選定されてい
るバイアス電圧U、Iがかかっている。この際、定電流
源T3は、負荷要素L1、L2が等大であれば両回路技
路L1、T1およびL2、T2に均等に分割される休止
電流■。を供給する。そしてこれらの回路枝路にはそれ
ぞれI0/2が流れる。トランジスタL2およびT4の
構造的レイアウトが合致していれば、これらはトランジ
スタT4にもI。
/2が流れるようにする電流ミラーを形成する。
同様に、トランジスタL1およびT6から成る電流ミラ
ーは、これらのトランジスタの構造的レイアウトが同一
であれば、トランジスタT6、従ってまたトランジスタ
T7にもI0/2が流れるようにする。同一構造のトラ
ンジスタT7およびT5から成る電流ミラーは最後にト
ランジスタT5にもトランジスタT7と同じ< to
/2が流れるようにする。しかし、トランジスタT4お
よびT5のソース−ドレイン区間の等大の電流は、出力
端Aを介してキャパシタンスCにより示されている後段
の負荷i波回路に′r!l流が流れないことを意味する
。
ーは、これらのトランジスタの構造的レイアウトが同一
であれば、トランジスタT6、従ってまたトランジスタ
T7にもI0/2が流れるようにする。同一構造のトラ
ンジスタT7およびT5から成る電流ミラーは最後にト
ランジスタT5にもトランジスタT7と同じ< to
/2が流れるようにする。しかし、トランジスタT4お
よびT5のソース−ドレイン区間の等大の電流は、出力
端Aを介してキャパシタンスCにより示されている後段
の負荷i波回路に′r!l流が流れないことを意味する
。
入力信号ulなしでレベル変換回路PUの入力端6およ
び7にかかっているバイアス電圧U□は回路PUのなか
で、たとえばnチャネル電界効果トランジスタT8およ
びT9のカットオフ電圧の値に一致しまたはそれをわず
かに下回る低いほうの出力レベルUAIに変換される。
び7にかかっているバイアス電圧U□は回路PUのなか
で、たとえばnチャネル電界効果トランジスタT8およ
びT9のカットオフ電圧の値に一致しまたはそれをわず
かに下回る低いほうの出力レベルUAIに変換される。
後者の場合には、トランジスタT8およびT9が入力信
号の不存在の際に阻止状態にあり、従って休止′vs、
流I0が増大されないことが保証されている。
号の不存在の際に阻止状態にあり、従って休止′vs、
流I0が増大されないことが保証されている。
時点t1で入力信号u1が生ずると、第2図中に示され
ている正弦波状のトランジスタT2およびT1の変調が
u4およびu5の電圧経過に相応して生ずる。その際に
レベル変換回路PUの作動の仕方により出力端8および
9に、第2図中にU8およびu9により示されている電
圧が得られる。
ている正弦波状のトランジスタT2およびT1の変調が
u4およびu5の電圧経過に相応して生ずる。その際に
レベル変換回路PUの作動の仕方により出力端8および
9に、第2図中にU8およびu9により示されている電
圧が得られる。
詳細にはu8は、回路PUのなかで増幅された入力信号
u1が重畳されておりトランジスタT8のゲートに供給
されるバイアス電圧値LIAIに一致し、他方において
u9はバイアス電圧値UAIと、これに重畳され増幅さ
れかつ反転されている入力信号ulとから成っている@
UAIを上方超過するu8の各正弦半波はトランジス
タT8を導通状態に切り換え、従って10を強める追加
電流■、がトランジスタT8を通って流れ、この追加電
流は並列回路枝路L1、T1およびL2、T2に分流す
る。
u1が重畳されておりトランジスタT8のゲートに供給
されるバイアス電圧値LIAIに一致し、他方において
u9はバイアス電圧値UAIと、これに重畳され増幅さ
れかつ反転されている入力信号ulとから成っている@
UAIを上方超過するu8の各正弦半波はトランジス
タT8を導通状態に切り換え、従って10を強める追加
電流■、がトランジスタT8を通って流れ、この追加電
流は並列回路枝路L1、T1およびL2、T2に分流す
る。
値UAIを下方超過するu8の半波の際にも、これらの
半波と時間的に合致しバイアス電圧UAIをU9の半波
が上方超過するために、Ioを強める追加電流が生ずる
。後者はトランジスタT9を導通状態に切り換え、それ
を経て追加電流I9が流れる。追加電流■8および■、
は入力信号u1の生起の間に休止電流■。を強く高める
。トランジスタT8およびT9は、差増幅器の並列回路
枝路のなかの電流、従ってまた出力面・路A、C13の
なかの電流を顕著に高めるため、すなわち良好なドライ
バ特性を保証するため、信号に関係して接続される制御
可能な電流源を成す。入力信号ulがかかっていなけれ
ば、休止電流■。は、増幅器の電力取り出しが非常にわ
ずかにとどまるほどに小さい。
半波と時間的に合致しバイアス電圧UAIをU9の半波
が上方超過するために、Ioを強める追加電流が生ずる
。後者はトランジスタT9を導通状態に切り換え、それ
を経て追加電流I9が流れる。追加電流■8および■、
は入力信号u1の生起の間に休止電流■。を強く高める
。トランジスタT8およびT9は、差増幅器の並列回路
枝路のなかの電流、従ってまた出力面・路A、C13の
なかの電流を顕著に高めるため、すなわち良好なドライ
バ特性を保証するため、信号に関係して接続される制御
可能な電流源を成す。入力信号ulがかかっていなけれ
ば、休止電流■。は、増幅器の電力取り出しが非常にわ
ずかにとどまるほどに小さい。
入力側のレベルUa+を出力側のレベルυA1に変換す
る回路PUは増幅器入力端4.5から駆動されるので、
冒頭に記載した公知の差増幅器に存在するような!11
11ffループは存在せず、従って、出力端Aにおいて
生じ、トランジスタL1、T1およびトランジスタL2
、T2の接続点から取り出されて電流ミラーL2、T4
ならびにL1、T6およびT7、T5を介して出力端A
に伝達される出力信号はほぼ無ひずみである。その際に
出力端への出力信号の伝達は、トランジスタL2および
Llを通って流れる電流の大きさに入力信号u1による
トランジスタT2およびT1の変羽により生ずる差がト
ランジスタT4およびT5を通る電流(出力端Aから取
り出し可能な出力電流に通ずる電流)の大きさに相応の
差を生ずるように行われる0本発明による差増幅器では
出力信号は非常に迅速に入力信号u1の変動に応答し、
従って急峻な立ち上がりおよび立ち下がり縁を有する入
力信号、すなわち方形波電圧もほぼ無ひずみでまた大き
い電流上昇をもって出力@Aに伝達される。
る回路PUは増幅器入力端4.5から駆動されるので、
冒頭に記載した公知の差増幅器に存在するような!11
11ffループは存在せず、従って、出力端Aにおいて
生じ、トランジスタL1、T1およびトランジスタL2
、T2の接続点から取り出されて電流ミラーL2、T4
ならびにL1、T6およびT7、T5を介して出力端A
に伝達される出力信号はほぼ無ひずみである。その際に
出力端への出力信号の伝達は、トランジスタL2および
Llを通って流れる電流の大きさに入力信号u1による
トランジスタT2およびT1の変羽により生ずる差がト
ランジスタT4およびT5を通る電流(出力端Aから取
り出し可能な出力電流に通ずる電流)の大きさに相応の
差を生ずるように行われる0本発明による差増幅器では
出力信号は非常に迅速に入力信号u1の変動に応答し、
従って急峻な立ち上がりおよび立ち下がり縁を有する入
力信号、すなわち方形波電圧もほぼ無ひずみでまた大き
い電流上昇をもって出力@Aに伝達される。
第3図にはレベル変換回路PUの好ましい実施例が示さ
れている。差増幅器段として構成された回路は、詳細に
は、回路節点10と基準電位VSSにある端子11との
間に配置されている2つの並列な電流枝路を含んでおり
、それらのうち第1の電流枝路はpチャネル電界効果ト
ランジスタT10をnチャネル電界効果トランジスタT
I =1に直列に有し、また第2の電流枝路はpチャ
ネル電界効果トランジスタT12をnチャネル電界効果
トランジスタT13に直列に有する。回路節点10はp
チャネル電界効果トランジスタT14のソース−ドレイ
ン区間を含んでいる回路枝路を介して、供給電圧v11
.を与えられている端子12と接続されている。トラン
ジスタT14のゲートは予め定められたゲート電圧VG
tにあり、トランジスタT11およびT13のゲートは
予め定められたゲート電圧VG3にある。回路PUの入
力端および出力端6、T.8および9は第1図中に使用
されている符号を付されている。トランジスタT11お
よびT13の構造寸法は相異なる大きさでなければなら
ず、またトランジスタT14の構造寸法から、トランジ
スタT11およびT13がトリオード領域、すなわちそ
の■。/U++s曲線の立ち上がり部分で動作し、他方
においてトランジスタT14が飽和領域で使用されるよ
うに大きく異なっていなければならない、この条件は、
トランジスタT11およびT13の飽和電流の和がトラ
ンジスタT14の飽和電流よりも大きく選定されること
により滴定され得る。実施された回路例では前記の条件
はIOVの供給電圧VDD、8■の予め定められたゲー
ト電圧vexおよび2■の予め定められたゲート電圧V
Gtにおいて、トランジスタT11およびT13のチャ
ネル幅/チャネル長さ比がそれぞれ1015に、またト
ランジスタT14のチャネル幅/チャネル長さ比が48
15に選定されることにより達成された。
れている。差増幅器段として構成された回路は、詳細に
は、回路節点10と基準電位VSSにある端子11との
間に配置されている2つの並列な電流枝路を含んでおり
、それらのうち第1の電流枝路はpチャネル電界効果ト
ランジスタT10をnチャネル電界効果トランジスタT
I =1に直列に有し、また第2の電流枝路はpチャ
ネル電界効果トランジスタT12をnチャネル電界効果
トランジスタT13に直列に有する。回路節点10はp
チャネル電界効果トランジスタT14のソース−ドレイ
ン区間を含んでいる回路枝路を介して、供給電圧v11
.を与えられている端子12と接続されている。トラン
ジスタT14のゲートは予め定められたゲート電圧VG
tにあり、トランジスタT11およびT13のゲートは
予め定められたゲート電圧VG3にある。回路PUの入
力端および出力端6、T.8および9は第1図中に使用
されている符号を付されている。トランジスタT11お
よびT13の構造寸法は相異なる大きさでなければなら
ず、またトランジスタT14の構造寸法から、トランジ
スタT11およびT13がトリオード領域、すなわちそ
の■。/U++s曲線の立ち上がり部分で動作し、他方
においてトランジスタT14が飽和領域で使用されるよ
うに大きく異なっていなければならない、この条件は、
トランジスタT11およびT13の飽和電流の和がトラ
ンジスタT14の飽和電流よりも大きく選定されること
により滴定され得る。実施された回路例では前記の条件
はIOVの供給電圧VDD、8■の予め定められたゲー
ト電圧vexおよび2■の予め定められたゲート電圧V
Gtにおいて、トランジスタT11およびT13のチャ
ネル幅/チャネル長さ比がそれぞれ1015に、またト
ランジスタT14のチャネル幅/チャネル長さ比が48
15に選定されることにより達成された。
第4図には、第3図による回路の変形例として、予め定
められたゲート電圧■。、およびV。が、端子11およ
び12を互いに接続する2つの電流枝路を介して得られ
る回路の例が示されている。第1の電流枝路はpチャネ
ル電界効果トランジスタT15およびnチャネル電界効
果トランジスタT16の直列回路を含んでおり、また第
2の電流枝路はpチャネル電界効果トランジスタT17
およびnチャネル電界効果トランジスタ718の直列回
路を含んでいる。その際にトランジスタT15のゲート
端子は端子11と接続されており、トランジスタT16
のゲート端子はトランジスタT18のゲート端子ともト
ランジスタT16のドレイン端子とも接続されており、
トランジスタT17のゲート端子はそのドレイン端子と
接続されている。こうしてトランジスタT17および7
18のゲート端子からそれぞれトランジスタT14に対
するゲート電圧■。2およびトランジスタT11および
T13に対するゲート電圧VG3を取り出すことができ
る。第4図中に示されている追加的電流枝路による第3
図による前記の拡張の際、トランジスタT16および7
18に対してはそれぞれ1615のチャネル幅/チャネ
ル長さ比が、トランジスタT15に対しては5/15の
チャネル幅/チャネル長さ比が、またトランジスタT1
5に対してはトランジスタT14に合わされた4815
のチャネル幅/チャネル長さ比が選定された。
められたゲート電圧■。、およびV。が、端子11およ
び12を互いに接続する2つの電流枝路を介して得られ
る回路の例が示されている。第1の電流枝路はpチャネ
ル電界効果トランジスタT15およびnチャネル電界効
果トランジスタT16の直列回路を含んでおり、また第
2の電流枝路はpチャネル電界効果トランジスタT17
およびnチャネル電界効果トランジスタ718の直列回
路を含んでいる。その際にトランジスタT15のゲート
端子は端子11と接続されており、トランジスタT16
のゲート端子はトランジスタT18のゲート端子ともト
ランジスタT16のドレイン端子とも接続されており、
トランジスタT17のゲート端子はそのドレイン端子と
接続されている。こうしてトランジスタT17および7
18のゲート端子からそれぞれトランジスタT14に対
するゲート電圧■。2およびトランジスタT11および
T13に対するゲート電圧VG3を取り出すことができ
る。第4図中に示されている追加的電流枝路による第3
図による前記の拡張の際、トランジスタT16および7
18に対してはそれぞれ1615のチャネル幅/チャネ
ル長さ比が、トランジスタT15に対しては5/15の
チャネル幅/チャネル長さ比が、またトランジスタT1
5に対してはトランジスタT14に合わされた4815
のチャネル幅/チャネル長さ比が選定された。
第5図に示されているように、第3図による回路は2つ
の回路部分INVIおよびINV2により有利に拡張さ
れ得る。INVIはpチャネル電界効果トランジスタT
19およびnチャネル電界効果トランジスタT20の直
列回路を含んでおり、そのゲートは第3図による差増幅
器段の出力端9と接続されている。トランジスタT19
およびT20の接続点は別のpチャネル電界効果トラン
ジスタT21のゲートと接続されており、そのソース端
子13は供給電圧v0と接続されており、またそのドレ
イン端子は、第3図の出力端9に代わって、拡張された
回路の一方の出力端9′を成している。トランジスタT
21のドレイン端子はnチャネル電界効果トランジスタ
T22を介して端子11と接続されており、その際にト
ランジスタT22のゲートは予め定められたゲートit
圧■。。
の回路部分INVIおよびINV2により有利に拡張さ
れ得る。INVIはpチャネル電界効果トランジスタT
19およびnチャネル電界効果トランジスタT20の直
列回路を含んでおり、そのゲートは第3図による差増幅
器段の出力端9と接続されている。トランジスタT19
およびT20の接続点は別のpチャネル電界効果トラン
ジスタT21のゲートと接続されており、そのソース端
子13は供給電圧v0と接続されており、またそのドレ
イン端子は、第3図の出力端9に代わって、拡張された
回路の一方の出力端9′を成している。トランジスタT
21のドレイン端子はnチャネル電界効果トランジスタ
T22を介して端子11と接続されており、その際にト
ランジスタT22のゲートは予め定められたゲートit
圧■。。
を与えられている。それと類似して、INV2はpチャ
ネル電界効果トランジスタT23およびnチャネル電界
効果トランジスタT24の直列回路を含んでおり、その
ゲートは出力端8と接続されている。トランジスタT2
3およびT24の接続点は別のpチャネル電界効果トラ
ンジスタT25のゲートと接続されており、そのソース
端子14は供給電圧vDl+と接続されており、またそ
のドレイン端子は、第3図の出力端8に代わって、拡張
された回路の一方の出力端8′を成している。最後に、
トランジスタT25のドレイン端子はnチャネル電界効
果トランジスタT26を介して端子11と接続されてお
り、その際にトランジスタT26のゲートはV。を与え
られている。
ネル電界効果トランジスタT23およびnチャネル電界
効果トランジスタT24の直列回路を含んでおり、その
ゲートは出力端8と接続されている。トランジスタT2
3およびT24の接続点は別のpチャネル電界効果トラ
ンジスタT25のゲートと接続されており、そのソース
端子14は供給電圧vDl+と接続されており、またそ
のドレイン端子は、第3図の出力端8に代わって、拡張
された回路の一方の出力端8′を成している。最後に、
トランジスタT25のドレイン端子はnチャネル電界効
果トランジスタT26を介して端子11と接続されてお
り、その際にトランジスタT26のゲートはV。を与え
られている。
第2図によりUAIの値を上方超過する出力信号u8の
生起の際、トランジスタT23およびT24から成るイ
ンバータは高い出力レベルからほぼVSSに一致する低
い出力レベルへ切換えられる。
生起の際、トランジスタT23およびT24から成るイ
ンバータは高い出力レベルからほぼVSSに一致する低
い出力レベルへ切換えられる。
それによってトランジスタT25が導通し、また端子1
4にかかっている供給電圧が実際上完全に端子8′を経
てトランジスタT8のゲートに通ずる。他方においてU
AIの値を下方超過する出力信号u8の生起の際には、
同時に生起する信号u9により、トランジスタT19お
よびT20から成るインバータは同じく低い出力レベル
へ切換えられ、このことは、導通状態に切換えられたト
ランジスタT21を経て端子13にかかっている供給電
圧が実際上完全に端子9′を経て到達可能なトランジス
タT9の駆動のために利用されることに通ずる。トラン
ジスタT8およびT9の駆動は同一の入力信号ulの際
に回路部分INVIおよびINV2の機能により第3図
による回路の場合よりもはるかに速く行われる。
4にかかっている供給電圧が実際上完全に端子8′を経
てトランジスタT8のゲートに通ずる。他方においてU
AIの値を下方超過する出力信号u8の生起の際には、
同時に生起する信号u9により、トランジスタT19お
よびT20から成るインバータは同じく低い出力レベル
へ切換えられ、このことは、導通状態に切換えられたト
ランジスタT21を経て端子13にかかっている供給電
圧が実際上完全に端子9′を経て到達可能なトランジス
タT9の駆動のために利用されることに通ずる。トラン
ジスタT8およびT9の駆動は同一の入力信号ulの際
に回路部分INVIおよびINV2の機能により第3図
による回路の場合よりもはるかに速く行われる。
本発明のこれまでに説明した実施例とは異なり、レベル
変換回路PUから発せられるレベル4aUa+(第2図
)はトランジスタT8およびT9のカットオフ電圧より
も大きい値または小さい値にも選定され得る。前者の場
合には差増幅器の電力取り出しは茗干高められ、後者の
場合には若干低められる。
変換回路PUから発せられるレベル4aUa+(第2図
)はトランジスタT8およびT9のカットオフ電圧より
も大きい値または小さい値にも選定され得る。前者の場
合には差増幅器の電力取り出しは茗干高められ、後者の
場合には若干低められる。
さらに本発明の範囲内で、使用される電界効果トランジ
スタの両チャネル形式をそれぞれ交換し、また同時に供
給される電圧の損性を交換することもできる。その際に
UAIおよびUGIの電圧値も交換する必要があり、こ
のことは第2図中に電圧経過u4およびu5が電圧経過
u8およびu9の代わりに生ずることを意味する。この
場合には回路PUは低い入力レベルUG1、すなわちゲ
ートバイアス電圧に重畳している入力信号u1の直流成
分をより高い出力レベルU A Iに変換する。
スタの両チャネル形式をそれぞれ交換し、また同時に供
給される電圧の損性を交換することもできる。その際に
UAIおよびUGIの電圧値も交換する必要があり、こ
のことは第2図中に電圧経過u4およびu5が電圧経過
u8およびu9の代わりに生ずることを意味する。この
場合には回路PUは低い入力レベルUG1、すなわちゲ
ートバイアス電圧に重畳している入力信号u1の直流成
分をより高い出力レベルU A Iに変換する。
第1図は本発明による差増幅器の原理回路図、第2図は
第1図を説明するための電圧の時間的経過を示す図、第
3図は第1図の部分回路の回路図、第4図は第3回の部
分回路の変形例の回路図、第5図は第3図の部分回路の
他の変形例の回路図である。 1・・・回路節点、2.3・・・端子、4.5・・・増
幅器入力端、6、T・・・回路PUの入力端、8.9・
・・回路PUの出力端、10・・・回路節点、11.1
2・・・端子、13・・・トランジスタT21のソース
端子、14・・・トランジスタT25のソース端子、A
・・・増幅器の出力端、INV1、INV2・・・回路
部分、L1、L2・・・負荷要素、PU・・・レベル変
換回路、T1−726・・・電界効果トランジスタ、■
。・・・休止電流、T6、1、・・・追加電流、■、・
・・供給電圧、VSS・・・基準電圧。 IG 3 IG4 IG5
第1図を説明するための電圧の時間的経過を示す図、第
3図は第1図の部分回路の回路図、第4図は第3回の部
分回路の変形例の回路図、第5図は第3図の部分回路の
他の変形例の回路図である。 1・・・回路節点、2.3・・・端子、4.5・・・増
幅器入力端、6、T・・・回路PUの入力端、8.9・
・・回路PUの出力端、10・・・回路節点、11.1
2・・・端子、13・・・トランジスタT21のソース
端子、14・・・トランジスタT25のソース端子、A
・・・増幅器の出力端、INV1、INV2・・・回路
部分、L1、L2・・・負荷要素、PU・・・レベル変
換回路、T1−726・・・電界効果トランジスタ、■
。・・・休止電流、T6、1、・・・追加電流、■、・
・・供給電圧、VSS・・・基準電圧。 IG 3 IG4 IG5
Claims (1)
- 【特許請求の範囲】 1)回路節点(1)と第1の供給電圧端子(2)との間
に位置し、それぞれ負荷要素(L1、L2)および1つ
のチャネル形式の電界効果トランジスタ(T1、T2)
を含んでいる2つの並列な回路分枝と、回路節点(1)
と第2の供給電圧端子(3)との間に位置し、電流源(
T3)を有する別の回路分枝とを有し、電流源から供給
される休止電流が両並列回路分枝に分割され、また電流
源(T3)に並列に接続されており制御可能な電流源と
しての役割をし休止電流を増幅して追加電流を供給する
同一のチャネル形式の2つの別の電界効果トランジスタ
(T8、T9)を有し、電界効果トランジスタ(T2、
T1)のゲート端子(4、5)は入力信号を与えられて
おり、また出力信号が負荷要素(L1、L2)と電界効
果トランジスタ(T1、T2)との間から取り出し可能
である差増幅器において、電界効果トランジスタ(T1
、T2)および別の電界効果トランジスタ(T8、T9
)がnチャネル形式に属し、また入力側で電界効果トラ
ンジスタ(T2、T1)のゲート端子(4、5)と接続
されており入力信号の直流分をより低い出力レベルに変
換する回路(PU)が設けられており、この回路が出力
側で別の電界効果トランジスタ(T8、T9)のゲート
端子と接続されていることを特徴とする差増幅器。 2)回路節点(1)と第1の供給電圧端子(2)との間
に位置し、それぞれ負荷要素(L1、L2)および1つ
のチャネル形式の電界効果トランジスタ(T1、T2)
を含んでいる2つの並列な回路分枝と、回路節点(1)
と第2の供給電圧端子(3)との間に位置し、電流源(
T3)を有する別の回路分枝とを有し、電流源から供給
される休止電流が両並列回路分枝に分割され、また電流
源(T3)に並列に接続されており制御可能な電流源と
しての役割をし休止電流を増幅して追加電流を供給する
同一のチャネル形式の2つの別の電界効果トランジスタ
(T8、T9)を有し、電界効果トランジスタ(T2、
T1)のゲート端子(4、5)は入力信号を与えられて
おり、また出力信号が負荷要素(L1、L2)と電界効
果トランジスタ(T1、T2)との間から取り出し可能
である差増幅器において、電界効果トランジスタ(T1
、T2)および別の電界効果トランジスタ(T8、T9
)がpチャネル形式に属し、また入力側で電界効果トラ
ンジスタ(T2、T1)のゲート端子(4、5)と接続
されており入力信号の直流分をより低い出力レベルに変
換する回路(PU)が設けられており、この回路が出力
側で別の電界効果トランジスタ(T8、T9)のゲート
端子と接続されていることを特徴とする差増幅器。 3)入力信号の直流成分を変換する回路(PU)が別の
回路節点(10)と第2の供給電圧端子(11)との間
に位置する2つの電流枝路を含んでいる差増幅器段から
成っており、電流枝路の各々は相異なるチャネル形式の
2つの電界効果トランジスタ(T10、T11、T12
、T13)の直列回路を有し、前記別の回路節点(10
)は一方のチャネル形式の電流源トランジスタ(T14
)を介して第1の供給電圧端子と接続されており、電流
源トランジスタ(T14)のチャネル形式に一致する電
流枝路の電界効果トランジスタ(T10、T12)が回
路入力端を形成し、後者の電界効果トランジスタ(T1
0、T12)と電流枝路の他の両電界効果トランジスタ
(T11、T13)との間の接続点が回路出力端(8、
9)を形成し、またこれらの他の両電界効果トランジス
タ(T11、T13)がトリオード領域で動作し、他方
において電流源トランジスタ(T14)は飽和領域で動
作することを特徴とする特許請求の範囲第1項または第
2項記載の差増幅器。 4)それぞれ電流源トランジスタ(T14)のチャネル
形式に一致する第1の電界効果トランジスタ(T15、
T17)を他方のチャネル形式を有する第2の電界効果
トランジスタ(T16、T18)に対して直列に含んで
おり両供給電圧端子を互いに接続する2つの追加的な電
流枝路が設けられており、第1の追加的な電流枝路の第
1の電界効果トランジスタ(T15)のゲート端子が第
2の供給電圧端子と接続されており、同一の電流枝路の
第2の電界効果トランジスタ(T16)のゲート端子が
そのドレイン端子および他方の追加的な電流枝路の第2
の電界効果トランジスタ(T18)のゲート端子と接続
されており、第2の追加的な電流枝路の第1の電界効果
トランジスタ(T17)のゲート端子がそのドレイン端
子と接続されており、また電流源トランジスタ(T14
)のゲート端子が第2の追加的な電流枝路の第1の電界
効果トランジスタ(T17)のゲート端子と接続されて
おり、また電流枝路の他の両電界効果トランジスタ(T
11、T13)のゲート端子が第2の追加的な電流枝路
の第2の電界効果トランジスタ(T18)のゲート端子
と接続されていることを特徴とする特許請求の範囲第3
項記載の差増幅器。 5)入力信号の直流成分を変換する回路(PU)の出力
端(8、9)が2つの追加的な回路(INV2、INV
1)を介して別の電界効果トランジスタ(T8、T9)
のゲート端子と接続されており、その際に追加的な回路
の各々がインバータ(T23、T24、T19、T20
)を有し、その出力端が後に接続されている電界効果ト
ランジスタ(T25、T21)のゲート端子に接続され
ており、それを介して供給電圧が別の電界効果トランジ
スタ(T8、T9)のゲート端子に導通接続されること
を特徴とする特許請求の範囲第3項記載の差増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3701791.8 | 1987-01-22 | ||
DE19873701791 DE3701791A1 (de) | 1987-01-22 | 1987-01-22 | Differenzverstaerker mit steuerbarer leistungsaufnahme |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63194404A true JPS63194404A (ja) | 1988-08-11 |
Family
ID=6319307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63011823A Pending JPS63194404A (ja) | 1987-01-22 | 1988-01-20 | 差増幅器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US4843341A (ja) |
EP (1) | EP0275940B1 (ja) |
JP (1) | JPS63194404A (ja) |
AT (1) | ATE88044T1 (ja) |
CA (1) | CA1290029C (ja) |
DE (2) | DE3701791A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100762A (en) * | 1997-09-04 | 2000-08-08 | Nec Corportion | Operational amplifier having a wide input/output range and an improved slew rate |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4956613A (en) * | 1988-07-21 | 1990-09-11 | Siemens Aktiengesellschaft | Differential amplifier having externally controllable power consumption |
US4959621A (en) * | 1988-07-21 | 1990-09-25 | Siemens Aktiengesellschaft | Differential amplifier having externally controllable power consumption |
NL8802719A (nl) * | 1988-11-07 | 1990-06-01 | Philips Nv | Relaxatie-oscillator met vertragingssturing. |
IT1240671B (it) * | 1990-03-01 | 1993-12-17 | Sos-Thomson Microelectronics | Preamplificatore microfonico bilanciato in tecnologia cmos |
EP0451378A1 (en) * | 1990-04-10 | 1991-10-16 | Hewlett-Packard Limited | FET amplifying circuits and methods of operation |
US5068621A (en) * | 1990-08-13 | 1991-11-26 | Triquint Semiconductor, Inc. | Compensation method and apparatus for enhancing single-ended to differential conversion |
US5343164A (en) * | 1993-03-25 | 1994-08-30 | John Fluke Mfg. Co., Inc. | Operational amplifier circuit with slew rate enhancement |
FR2710798B1 (fr) * | 1993-09-27 | 1995-11-10 | Alcatel Mobile Comm France | Chaîne d'amplification en mode de courant, amplificateur opérationnel, cellule de gain et élément d'amplification correspondants. |
DE19608776C2 (de) * | 1996-03-07 | 2003-03-20 | Atmel Germany Gmbh | Integrierte Schaltungsanordnung mit einer mit einem Datenbus verbundenen Buslogikeinheit |
SE9801117D0 (sv) * | 1998-03-30 | 1998-03-30 | Astra Ab | Electrical device |
DE102004046238A1 (de) | 2004-09-22 | 2006-03-23 | Endress + Hauser Flowtec Ag | Magnetisch-induktives Durchflussmessgerät |
DE102007015368A1 (de) | 2007-03-28 | 2008-10-02 | Endress + Hauser Flowtec Ag | Verfahren zum Betreiben eines magnetisch-induktiven Durchflußmeßgeräts |
US8680899B2 (en) | 2011-09-23 | 2014-03-25 | Tensorcom, Inc. | High performance divider using feed forward, clock amplification and series peaking inductors |
US8487695B2 (en) | 2011-09-23 | 2013-07-16 | Tensorcom, Inc. | Differential source follower having 6dB gain with applications to WiGig baseband filters |
DE112012003966B4 (de) * | 2011-09-23 | 2024-01-11 | Tensorcom, Inc. | Hochleistungsteiler mit Vorsteuerung, Taktverstärkung und Reihen-Entzerrspulen |
JP6750901B2 (ja) | 2015-11-17 | 2020-09-02 | テンサーコム,インク. | チャンネル選択フィルタを備えた高線形性WiGigベースバンドアンプ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1517163A (en) * | 1975-09-18 | 1978-07-12 | Post Office | Class a amplifier |
JPS596607A (ja) * | 1982-07-05 | 1984-01-13 | Hitachi Ltd | 差動増幅回路 |
US4554515A (en) * | 1984-07-06 | 1985-11-19 | At&T Laboratories | CMOS Operational amplifier |
JPH0618308B2 (ja) * | 1985-04-08 | 1994-03-09 | ソニー株式会社 | 平衡型差動増幅器 |
-
1987
- 1987-01-22 DE DE19873701791 patent/DE3701791A1/de not_active Withdrawn
- 1987-12-24 US US07/137,606 patent/US4843341A/en not_active Expired - Fee Related
-
1988
- 1988-01-15 AT AT88100535T patent/ATE88044T1/de not_active IP Right Cessation
- 1988-01-15 DE DE8888100535T patent/DE3879970D1/de not_active Expired - Fee Related
- 1988-01-15 EP EP88100535A patent/EP0275940B1/de not_active Expired - Lifetime
- 1988-01-20 CA CA000556892A patent/CA1290029C/en not_active Expired - Fee Related
- 1988-01-20 JP JP63011823A patent/JPS63194404A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6100762A (en) * | 1997-09-04 | 2000-08-08 | Nec Corportion | Operational amplifier having a wide input/output range and an improved slew rate |
Also Published As
Publication number | Publication date |
---|---|
US4843341A (en) | 1989-06-27 |
EP0275940A3 (en) | 1989-05-17 |
DE3701791A1 (de) | 1988-08-04 |
EP0275940B1 (de) | 1993-04-07 |
DE3879970D1 (de) | 1993-05-13 |
EP0275940A2 (de) | 1988-07-27 |
ATE88044T1 (de) | 1993-04-15 |
CA1290029C (en) | 1991-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63194404A (ja) | 差増幅器 | |
US6384684B1 (en) | Amplifier | |
JP3181507B2 (ja) | スイッチドキャパシタを導入した低電圧差動増幅器のための装置 | |
KR920013884A (ko) | 증폭회로 | |
KR900008763A (ko) | 궤환부하를 이용한 증폭회로 | |
EP0173288A3 (en) | Voltage level converting circuit | |
KR930015350A (ko) | 차동 비교기 | |
US7061322B2 (en) | Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels | |
WO1982002128A1 (en) | Driver circuit having reduced cross-over distortion | |
US4959621A (en) | Differential amplifier having externally controllable power consumption | |
US20090261905A1 (en) | Open gain adjustment circuit for operational amplifier | |
US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
JPS58139506A (ja) | 差動増幅回路 | |
KR900011132A (ko) | 전류미러(current mirror) | |
JP2002532933A (ja) | 信号を増幅する装置 | |
US4956613A (en) | Differential amplifier having externally controllable power consumption | |
US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
JP3052433B2 (ja) | レベルシフト回路 | |
JPH0555490A (ja) | バツフア回路 | |
US11736073B2 (en) | Amplifier circuit and circuit system using the same | |
KR940023012A (ko) | 압축기 | |
JP2001060832A (ja) | 差動増幅器 | |
KR950013021A (ko) | 전압 리미트 회로 | |
JPH06268456A (ja) | 差動増幅器 | |
JP3052039B2 (ja) | 入力アンプ回路 |