JPS63170922A - 配線方法 - Google Patents
配線方法Info
- Publication number
- JPS63170922A JPS63170922A JP285387A JP285387A JPS63170922A JP S63170922 A JPS63170922 A JP S63170922A JP 285387 A JP285387 A JP 285387A JP 285387 A JP285387 A JP 285387A JP S63170922 A JPS63170922 A JP S63170922A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- polycrystalline
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 15
- 238000001312 dry etching Methods 0.000 abstract description 5
- 238000001039 wet etching Methods 0.000 abstract description 4
- 238000010849 ion bombardment Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052710 silicon Inorganic materials 0.000 abstract 2
- 239000010703 silicon Substances 0.000 abstract 2
- 230000009545 invasion Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の電極配線方法に関するものであ
る。
る。
本発明は、半導体基板上のゲート酸化膜に窓を開けて配
線層を設けて配線層と半導体基板とのコンタクトをとる
方法に於いて、半導体基板上に形成されたゲート絶縁膜
上に多結晶Ｓｔ層を形成し、その多結晶Ｓｉに選択的に
開口部を形成し、その多結晶Ｓｔ層をマスクにしてゲー
ト絶縁膜をエツチングし、このエツチングされた半導体
基板露出部とこのゲート絶縁膜の上部を覆って配線を形
成することによって、所望の径のコンタクトホールを制
御性良く開けることを可能としたものである。
線層を設けて配線層と半導体基板とのコンタクトをとる
方法に於いて、半導体基板上に形成されたゲート絶縁膜
上に多結晶Ｓｔ層を形成し、その多結晶Ｓｉに選択的に
開口部を形成し、その多結晶Ｓｔ層をマスクにしてゲー
ト絶縁膜をエツチングし、このエツチングされた半導体
基板露出部とこのゲート絶縁膜の上部を覆って配線を形
成することによって、所望の径のコンタクトホールを制
御性良く開けることを可能としたものである。
埋込みコンタクトは拡散コンタクトとも呼ばれ、ソース
およびドレイン領域等の半導体装置の能動領域と外部と
を接続する手段であり、多結晶半導体材料により形成さ
れる。このような多結晶半導体材料で接続リードおよび
埋込みコンタクトを形成することは、従来から使用され
ている金属コンタクトの形成に比較して、マスク工程数
を減少できるなどの点で集積化に有利である（特公昭５
日−４７８５２号）。
およびドレイン領域等の半導体装置の能動領域と外部と
を接続する手段であり、多結晶半導体材料により形成さ
れる。このような多結晶半導体材料で接続リードおよび
埋込みコンタクトを形成することは、従来から使用され
ている金属コンタクトの形成に比較して、マスク工程数
を減少できるなどの点で集積化に有利である（特公昭５
日−４７８５２号）。
従来の埋込みコンタクトの形成方法を、第２図に基づい
て説明する。まず、Ｐ型Ｓｉ基板ｌ上に島状に素子領域
を分離する厚いフィールド酸化膜２を形成し、次いで熱
酸化を行って、素子領域の基板露出面にゲート絶縁膜と
なる薄い酸化膜２′を成長させる（第２図Ａ）。
て説明する。まず、Ｐ型Ｓｉ基板ｌ上に島状に素子領域
を分離する厚いフィールド酸化膜２を形成し、次いで熱
酸化を行って、素子領域の基板露出面にゲート絶縁膜と
なる薄い酸化膜２′を成長させる（第２図Ａ）。
次に、フォトレジスト層３を形成して、Ｓｉ基板１と多
結晶Ｓｔ層又はシリサイド層により埋込みコンタクト（
直接コンタクト）を形成する部分のフォトレジスト層３
を除去する。この後、ウェーハを緩衝ＨＦ溶液に浸け、
埋込みコンタクト部のゲート酸化膜２′を除去する（第
２図Ｂ）。
結晶Ｓｔ層又はシリサイド層により埋込みコンタクト（
直接コンタクト）を形成する部分のフォトレジスト層３
を除去する。この後、ウェーハを緩衝ＨＦ溶液に浸け、
埋込みコンタクト部のゲート酸化膜２′を除去する（第
２図Ｂ）。
最後に、ＣＶＤ法により多結晶Ｓｔ層４又はシリサイド
層を全面に成長させた後、Ｐをドープさせ、それをＳｉ
基板中に拡散させてＮ″領域６を形成する。これにより
Ｓｉ基板ｌと多結晶Ｓｔ層４ （又はシリサイド層）と
の間の埋込みコンタクトが形成される（第２図Ｃ）。（
特開昭６１−１１２３７２号）〔発明が解決しようとす
る問題点〕 半導体装置の集積化が進むにつれて、フォトレジストに
開けるべき窓の大きさが小さくなって来て、フォトレジ
ストの厚さく通常１〜１．５７１５１）とそれ程変わら
なくなっている。第２図Ｂで示すフォトレジスト層の開
口部の径ａが１１ｍ程度になって来ると、フォトレジス
ト層の厚さｂとのアスペクト比ａ／’ｂが１以下となる
。この様な状態になると、エツチング溶液がコンタクト
形成部に確実にまわりこまなくなり、１素子に存在する
数１００万のコンタクトのうちいくつかのコンタクトは
完全にエツチングされなくなる。その結果、高集積化し
た半導体装置を歩留り良く製造する事が出来なくなると
言う問題を生じていた。
層を全面に成長させた後、Ｐをドープさせ、それをＳｉ
基板中に拡散させてＮ″領域６を形成する。これにより
Ｓｉ基板ｌと多結晶Ｓｔ層４ （又はシリサイド層）と
の間の埋込みコンタクトが形成される（第２図Ｃ）。（
特開昭６１−１１２３７２号）〔発明が解決しようとす
る問題点〕 半導体装置の集積化が進むにつれて、フォトレジストに
開けるべき窓の大きさが小さくなって来て、フォトレジ
ストの厚さく通常１〜１．５７１５１）とそれ程変わら
なくなっている。第２図Ｂで示すフォトレジスト層の開
口部の径ａが１１ｍ程度になって来ると、フォトレジス
ト層の厚さｂとのアスペクト比ａ／’ｂが１以下となる
。この様な状態になると、エツチング溶液がコンタクト
形成部に確実にまわりこまなくなり、１素子に存在する
数１００万のコンタクトのうちいくつかのコンタクトは
完全にエツチングされなくなる。その結果、高集積化し
た半導体装置を歩留り良く製造する事が出来なくなると
言う問題を生じていた。
一方、一般にフォトレジストと酸化膜は密着性が良くな
いので、第２図Ｂに示す様に、フォトレジスト層３と酸
化膜２の隙間に緩衝ＨＦ溶液が浸み込んで、必要以上に
埋込みコンタクトを大きくしてしまうと言う問題もあっ
た。
いので、第２図Ｂに示す様に、フォトレジスト層３と酸
化膜２の隙間に緩衝ＨＦ溶液が浸み込んで、必要以上に
埋込みコンタクトを大きくしてしまうと言う問題もあっ
た。
なお、第２図Ｂの工程での緩衝ＨＦ溶液によるウェット
エツチングの代わりに、ＲＩＢ等のドライエツチングに
よって酸化膜２を除去する事も考えられるが、この方法
によるとＳｉ表面にイオン衝撃によるダメッジが残りこ
れがコンタクト抵抗の増大をもたらすと言う問題を発生
する。このＳｉ表面に形成されたダメッジはアンモニア
化水によってエツチング除去されるが、この際酸化膜も
除去されてしまう。この様な理由から、従来埋込みコン
タクトをドライエツチングで形成する事は行われていな
かった。
エツチングの代わりに、ＲＩＢ等のドライエツチングに
よって酸化膜２を除去する事も考えられるが、この方法
によるとＳｉ表面にイオン衝撃によるダメッジが残りこ
れがコンタクト抵抗の増大をもたらすと言う問題を発生
する。このＳｉ表面に形成されたダメッジはアンモニア
化水によってエツチング除去されるが、この際酸化膜も
除去されてしまう。この様な理由から、従来埋込みコン
タクトをドライエツチングで形成する事は行われていな
かった。
本発明は、半導体基板上のゲート酸化膜に窓を開けて配
線層を設けて配線層と半導体基板とのコンタクトをとる
方法に於いて、半導体基板上に形成されたゲート絶縁膜
上に多結晶Ｓｉ層を形成し、その多結晶Ｓｉに選択的に
開口部を形成し、その多結晶Ｓｔ層をマスクにしてゲー
ト絶縁膜をエツチングし、このエツチングされた半導体
基板露出部とこのゲート絶縁膜の上部を覆って配線を形
成することによって、上記問題点を解決した。
線層を設けて配線層と半導体基板とのコンタクトをとる
方法に於いて、半導体基板上に形成されたゲート絶縁膜
上に多結晶Ｓｉ層を形成し、その多結晶Ｓｉに選択的に
開口部を形成し、その多結晶Ｓｔ層をマスクにしてゲー
ト絶縁膜をエツチングし、このエツチングされた半導体
基板露出部とこのゲート絶縁膜の上部を覆って配線を形
成することによって、上記問題点を解決した。
本発明のコンタクト形成方法では、第１図Ｃで示す様に
、１０００Å以下の多結晶Ｓｉ層５をフォトレジスト層
３と酸化膜２の間に介在させ、ドライエツチングによっ
て多結晶Ｓｉ層５をパターンニングし、その開口を用い
てウェットエツチングによって、埋込みコンタクト部分
の酸化膜２を除去している。第１図Ｃに於けるドライエ
ツチングの際のイオン衝撃によるダメッジは、酸化膜２
に残るのみで、その下のＳｉ基板１の表面にダメッジが
発生する事はない。
、１０００Å以下の多結晶Ｓｉ層５をフォトレジスト層
３と酸化膜２の間に介在させ、ドライエツチングによっ
て多結晶Ｓｉ層５をパターンニングし、その開口を用い
てウェットエツチングによって、埋込みコンタクト部分
の酸化膜２を除去している。第１図Ｃに於けるドライエ
ツチングの際のイオン衝撃によるダメッジは、酸化膜２
に残るのみで、その下のＳｉ基板１の表面にダメッジが
発生する事はない。
また第１図りのウェットエツチング工程に於いては、フ
ォトレジスト層と酸化膜の界面が存在しないので、従来
のコンタクト形成方法の様に、ＨＦ溶液がそれらの界面
に侵入してオーバーエッチを発生させる心配はない。
ォトレジスト層と酸化膜の界面が存在しないので、従来
のコンタクト形成方法の様に、ＨＦ溶液がそれらの界面
に侵入してオーバーエッチを発生させる心配はない。
第１図Ａ−Ｅに基づいて、本発明のコンタクト形成方法
を説明する。
を説明する。
Ａ 通常の方法で厚いフィールド酸化膜２を形成した後
、５００人のゲート酸化膜２′を熱酸化により成長させ
る。
、５００人のゲート酸化膜２′を熱酸化により成長させ
る。
Ｂ 全面に５００人の多結晶Ｓｉ層５をＣＶＤ法により
形成する。
形成する。
Ｃフォトレジスト膜３を形成し、埋込みコンタクトに対
応する部分を開口する。このバターニングされたフォト
レジスト膜３をマスクにして、多結晶Ｓｉ層５をＲＩＥ
法等によりドライエツチングする。
応する部分を開口する。このバターニングされたフォト
レジスト膜３をマスクにして、多結晶Ｓｉ層５をＲＩＥ
法等によりドライエツチングする。
Ｄ フォトレジスト膜３を除去した後、緩衝１１Ｆ溶液
中にウェーハを浸し、ゲート酸化膜２′を除去しＳｉ基
板１の表面を露出させる。
中にウェーハを浸し、ゲート酸化膜２′を除去しＳｉ基
板１の表面を露出させる。
Ｅ 多結晶Ｓｉ層４をＣＶＤ法により成長させた後、Ｐ
をこれにドープし、そのＰをＳｉ基板Ｉに拡散させてＮ
” ８５域６を形成する。これにより、多結晶Ｓｉ層
４とＳｉ基板１との間に埋込みコンタクトが形成される
。なお、多結晶５ｉｌＪＯ代わりにゲート電極に使用さ
れるシリサイド等の材料を使用する事も可能である。
をこれにドープし、そのＰをＳｉ基板Ｉに拡散させてＮ
” ８５域６を形成する。これにより、多結晶Ｓｉ層
４とＳｉ基板１との間に埋込みコンタクトが形成される
。なお、多結晶５ｉｌＪＯ代わりにゲート電極に使用さ
れるシリサイド等の材料を使用する事も可能である。
多結晶Ｓｉ層５にドーパントはドープされていないが、
この多結晶Ｓｉ層５は薄いので、多結晶Ｓｉ層−４中に
ドープされたＰの拡散により充分低抵抗化されるので、
この多結晶Ｓｉ層４．５が配線電極として問題を生じる
ことはない。
この多結晶Ｓｉ層５は薄いので、多結晶Ｓｉ層−４中に
ドープされたＰの拡散により充分低抵抗化されるので、
この多結晶Ｓｉ層４．５が配線電極として問題を生じる
ことはない。
また、多結晶Ｓｉ層５の厚みが１０００Å以上になると
、第１図Ｅの多結晶Ｓｉ層４．５からなる配線層をパタ
ーニングする際、多結晶Ｓｉ層４の存在しないコンタク
ト部分の配線層が極端に薄くなってしまうと言う問題が
あるので、多結晶Ｓｉ層５の厚さは１０００Å以下が望
ましい。
、第１図Ｅの多結晶Ｓｉ層４．５からなる配線層をパタ
ーニングする際、多結晶Ｓｉ層４の存在しないコンタク
ト部分の配線層が極端に薄くなってしまうと言う問題が
あるので、多結晶Ｓｉ層５の厚さは１０００Å以下が望
ましい。
本発明は、ゲート電極形成後にソース、ドレイン領域上
に熱酸化で形成されるイオン注入マスク形成用の酸化膜
にも適用可能である。
に熱酸化で形成されるイオン注入マスク形成用の酸化膜
にも適用可能である。
本発明の方法に於いては、コンタクト部のゲート酸化膜
を旺溶液によってエツチング除去する際、そのマスクは
従来の様にフォトレジストではなく薄い多結晶Ｓｉ層で
あるので次の様な効果が得られる。
を旺溶液によってエツチング除去する際、そのマスクは
従来の様にフォトレジストではなく薄い多結晶Ｓｉ層で
あるので次の様な効果が得られる。
（ｉ）埋込みコンタクトの径とマスク材である薄い多結
晶Ｓｉ層の厚さとの比が１よりはるかに小となるので、
ＨＦ溶液の埋込みコンタクトへの浸透性は極めて良好と
なり、生産歩留りは格段に向上する。
晶Ｓｉ層の厚さとの比が１よりはるかに小となるので、
ＨＦ溶液の埋込みコンタクトへの浸透性は極めて良好と
なり、生産歩留りは格段に向上する。
（ｉｉ）マスク材がフォトレジストではなく多結晶Ｓｔ
であるので、従来の製造方法に比較してマスクと酸化膜
の密着性が格段に向上する。
であるので、従来の製造方法に比較してマスクと酸化膜
の密着性が格段に向上する。
そのため、ＨＦ溶液がマスクと酸化膜の間に染み込んで
埋込みコンタクトを大きくする事がなく、所望の径のコ
ンタクトホールを制御性良くあけることができる。
埋込みコンタクトを大きくする事がなく、所望の径のコ
ンタクトホールを制御性良くあけることができる。
第１図Ａ−Ｅは、本発明の配線方法を示す。
第２図Ａ−Ｃは、従来のコンタクト形成方法を示す。
Claims (1)
- 【特許請求の範囲】 半導体基板上に形成されたゲート絶縁膜上に多結晶シリ
コン層を形成する工程と、 該多結晶シリコン層に選択的に開口部を形成する工程と
、 該多結晶シリコン層をマスクにしてゲート絶縁膜をエッ
チングする工程と、 上記のエッチングされた半導体基板露出部と上記ゲート
絶縁膜の上部を覆って配線層を形成する工程 とからなる配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP285387A JPS63170922A (ja) | 1987-01-09 | 1987-01-09 | 配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP285387A JPS63170922A (ja) | 1987-01-09 | 1987-01-09 | 配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63170922A true JPS63170922A (ja) | 1988-07-14 |
Family
ID=11540949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP285387A Pending JPS63170922A (ja) | 1987-01-09 | 1987-01-09 | 配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63170922A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023226A (ja) * | 1988-06-20 | 1990-01-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5563098A (en) * | 1995-04-10 | 1996-10-08 | Taiwan Semiconductor Manufacturing Company | Buried contact oxide etch with poly mask procedure |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5493970A (en) * | 1978-01-07 | 1979-07-25 | Toshiba Corp | Patttern forming method of multi-layer metallic thin film |
| JPS55153373A (en) * | 1979-05-18 | 1980-11-29 | Matsushita Electric Ind Co Ltd | Production of complementry type semiconductor device |
-
1987
- 1987-01-09 JP JP285387A patent/JPS63170922A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5493970A (en) * | 1978-01-07 | 1979-07-25 | Toshiba Corp | Patttern forming method of multi-layer metallic thin film |
| JPS55153373A (en) * | 1979-05-18 | 1980-11-29 | Matsushita Electric Ind Co Ltd | Production of complementry type semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH023226A (ja) * | 1988-06-20 | 1990-01-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5563098A (en) * | 1995-04-10 | 1996-10-08 | Taiwan Semiconductor Manufacturing Company | Buried contact oxide etch with poly mask procedure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0878519A (ja) | 半導体装置およびその製造方法 | |
| US5681778A (en) | Semiconductor processing method of forming a buried contact and conductive line | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| US6057198A (en) | Semiconductor processing method of forming a buried contact | |
| JPH05166835A (ja) | 自己整合ポリシリコン接触 | |
| JPS6054450A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPS6242522A (ja) | 半導体装置の製造方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JP3468920B2 (ja) | 半導体装置の素子分離方法 | |
| JPH0338742B2 (ja) | ||
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPS58200553A (ja) | 半導体装置 | |
| JP2907248B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0212942A (ja) | 半導体装置の製造方法 | |
| JPH0669066B2 (ja) | 半導体装置の製造方法 | |
| JPH03175676A (ja) | 半導体装置 | |
| JPS58180061A (ja) | 半導体装置の製造方法 | |
| JPS5838936B2 (ja) | ハンドウタイシユウセキカイロソウチ | |
| KR20020030338A (ko) | 반도체 장치 제조방법 | |
| JPS58102558A (ja) | 半導体装置およびその製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH0286135A (ja) | 半導体装置の製造方法 |