JPH0286135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0286135A JPH0286135A JP23835688A JP23835688A JPH0286135A JP H0286135 A JPH0286135 A JP H0286135A JP 23835688 A JP23835688 A JP 23835688A JP 23835688 A JP23835688 A JP 23835688A JP H0286135 A JPH0286135 A JP H0286135A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- deposited
- layer
- polycrystalline
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229910021332 silicide Inorganic materials 0.000 abstract description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 5
- 229910000765 intermetallic Inorganic materials 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000001131 transforming effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 21
- 238000009792 diffusion process Methods 0.000 description 4
- KGNDCEVUMONOKF-UGPLYTSKSA-N benzyl n-[(2r)-1-[(2s,4r)-2-[[(2s)-6-amino-1-(1,3-benzoxazol-2-yl)-1,1-dihydroxyhexan-2-yl]carbamoyl]-4-[(4-methylphenyl)methoxy]pyrrolidin-1-yl]-1-oxo-4-phenylbutan-2-yl]carbamate Chemical compound C1=CC(C)=CC=C1CO[C@H]1CN(C(=O)[C@@H](CCC=2C=CC=CC=2)NC(=O)OCC=2C=CC=CC=2)[C@H](C(=O)N[C@@H](CCCCN)C(O)(O)C=2OC3=CC=CC=C3N=2)C1 KGNDCEVUMONOKF-UGPLYTSKSA-N 0.000 description 3
- 229940125833 compound 23 Drugs 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005299 abrasion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、配線層が半導体基板に直接に接続されている
半導体装置の製造方法に関するものである。
半導体装置の製造方法に関するものである。
本発明は、上記の様な半導体装置の製造方法において、
半導体基板のうちで配線層を接続すべき領域を自己整合
的に金属間化合物化させてから配線層を形成することに
よって、信頼性の高い半導体装置を製造することができ
る様にしたものである。
半導体基板のうちで配線層を接続すべき領域を自己整合
的に金属間化合物化させてから配線層を形成することに
よって、信頼性の高い半導体装置を製造することができ
る様にしたものである。
配線層を半導体基板に直接に接続する手法、例えば、M
O3−3RAMにおいて多結晶Siから成るゲート電極
をソース・ドレイン拡散層に直接に接続する埋め込みコ
ンタクトは、セルサイズの縮小等に有効な手法である(
例えば、特開昭62−37967号公報)。
O3−3RAMにおいて多結晶Siから成るゲート電極
をソース・ドレイン拡散層に直接に接続する埋め込みコ
ンタクトは、セルサイズの縮小等に有効な手法である(
例えば、特開昭62−37967号公報)。
第3図は、この様な埋め込みコンタクトを有するMOS
−S RAMの製造方法の一従来例を示している。こ
の−従来例では、まず、第3A図に示す様に、Si基板
11の素子分離領域にLOGO5酸化膜12を形成し、
更にゲート酸化膜13を形成する。
−S RAMの製造方法の一従来例を示している。こ
の−従来例では、まず、第3A図に示す様に、Si基板
11の素子分離領域にLOGO5酸化膜12を形成し、
更にゲート酸化膜13を形成する。
次に、第3B図に示す様に、レジスト(図示せず)をマ
スクにして埋め込みコンタクト部のゲート酸化膜13を
フッ酸で除去し、更に、第3C図に示す様に、ゲート電
極を形成するための多結晶5iF14をCVDによって
堆積させる。
スクにして埋め込みコンタクト部のゲート酸化膜13を
フッ酸で除去し、更に、第3C図に示す様に、ゲート電
極を形成するための多結晶5iF14をCVDによって
堆積させる。
次に、第3D図に示す様に、多結晶Si層14をエツチ
ングによってパターニングして、埋め込みコンタクト部
に接続されているゲート電極15を形成する。なお、S
i基板IIが多結晶Si層14に対してエツチング選択
性を持たないので、多結晶Si層14のパターニング時
にSi基板11もエツチングされて、Sil板11に凹
部16が形成されてしまう。
ングによってパターニングして、埋め込みコンタクト部
に接続されているゲート電極15を形成する。なお、S
i基板IIが多結晶Si層14に対してエツチング選択
性を持たないので、多結晶Si層14のパターニング時
にSi基板11もエツチングされて、Sil板11に凹
部16が形成されてしまう。
その後、第3E図に示す様に、不純物のイオン17をS
i基板11中へ注入して、ソース・ドレイン拡散層18
を形成する。
i基板11中へ注入して、ソース・ドレイン拡散層18
を形成する。
ところが以上の様な一従来例では、Si基板11に凹部
16が形成されてしまうので、ソース・ドレイン拡散層
18のうちで凹部16に対応する部分が実効的に深くな
り、微細化されたデバイスではこの様な部分がパンチス
ルー等の不良原因になり易い。
16が形成されてしまうので、ソース・ドレイン拡散層
18のうちで凹部16に対応する部分が実効的に深くな
り、微細化されたデバイスではこの様な部分がパンチス
ルー等の不良原因になり易い。
また、凹部16に対応してできる激しい段差(図示せず
)が平坦化され切れず、Al配′!FfA(図示せず)
の段切れの原因になる。
)が平坦化され切れず、Al配′!FfA(図示せず)
の段切れの原因になる。
従って、上述の様な一従来例では、必ずしも信頼性の高
い半導体装置を製造することができない。
い半導体装置を製造することができない。
本発明による半導体装置の製造方法は、配線層15を接
続すべき領域を半導体基板11の表面に露出させる様に
前記半導体基板11上に絶縁膜12.13を選択的に形
成する工程と、露出した前記領域を自己整合的に金属間
化合物23化させる工程と、金属間化合物23化した前
記領域に接続させる様に前記配線層15を形成する工程
とを夫夫具備している。
続すべき領域を半導体基板11の表面に露出させる様に
前記半導体基板11上に絶縁膜12.13を選択的に形
成する工程と、露出した前記領域を自己整合的に金属間
化合物23化させる工程と、金属間化合物23化した前
記領域に接続させる様に前記配線層15を形成する工程
とを夫夫具備している。
本発明による半導体装置の製造方法では、半導体基板1
1のうちで配線層15を接続すべき領域を自己整合的に
金属間化合物23化させてから配線層15を形成してい
るので、この配線層15を半導体で形成する場合でも、
配線層15を接続すべき領域と配線N15との材質が相
違している。
1のうちで配線層15を接続すべき領域を自己整合的に
金属間化合物23化させてから配線層15を形成してい
るので、この配線層15を半導体で形成する場合でも、
配線層15を接続すべき領域と配線N15との材質が相
違している。
従って、配線層15を接続すべき領域に対して配線Ji
i15の材料14を選択的に処理することができ、半導
体基板11に損傷を与えることなく配線]’i15を形
成することができる。
i15の材料14を選択的に処理することができ、半導
体基板11に損傷を与えることなく配線]’i15を形
成することができる。
以下、MOS−3RAMの製造に適用した本発明の第1
及び第2実施例を、第1図及び第2図を参照しながら説
明する。
及び第2実施例を、第1図及び第2図を参照しながら説
明する。
第1図が、第1実施例を示している。この第1実施例で
は、LOGOS酸化膜12及びゲート酸化膜13の形成
までは上述の一従来例と同様に行い、更に、第1A図に
示す様に、これらの酸化膜12.13上にSiN膜21
を堆積させる。
は、LOGOS酸化膜12及びゲート酸化膜13の形成
までは上述の一従来例と同様に行い、更に、第1A図に
示す様に、これらの酸化膜12.13上にSiN膜21
を堆積させる。
次に、第1B図に示す様に、レジスト(図示せず)をマ
スクにしてSiN膜21及びゲート酸化膜13をエツチ
ングして、Si基板11のうちの埋め込みコンタクト部
を露出させる。
スクにしてSiN膜21及びゲート酸化膜13をエツチ
ングして、Si基板11のうちの埋め込みコンタクト部
を露出させる。
次に、第1C図に示す様に、Si基板11上の全面にT
i22を堆積させ、更に適度の熱処理を行う。
i22を堆積させ、更に適度の熱処理を行う。
すると、Si基板11の露出部つまり埋め込みコンタク
ト部が自己整合的にシリサイド23となる。
ト部が自己整合的にシリサイド23となる。
つまり、埋め込みコンタクト部がサリサイド化する。
次に、第1D図に示す様に未反応のTi22及びSiN
膜21を除去し、更に、第1E図に示す様に多結晶Si
層14をCVDによって堆積させる。
膜21を除去し、更に、第1E図に示す様に多結晶Si
層14をCVDによって堆積させる。
その後、第1F図に示す様に、多結晶Si層14をエツ
チングによってパターニングして、埋め込みコンタクト
部つまりシリサイド23に接続されているゲート電極1
5を形成する。これ以降のソ−ス・ドレイン拡散層18
の形成等は、上述の一従来例と同様に行う。
チングによってパターニングして、埋め込みコンタクト
部つまりシリサイド23に接続されているゲート電極1
5を形成する。これ以降のソ−ス・ドレイン拡散層18
の形成等は、上述の一従来例と同様に行う。
この様な第1実施例では、多結晶5iiJ14のエツチ
ング時に、埋め込みコンタクト部がシリサイド23化さ
れておりSi基板11が露出していない。
ング時に、埋め込みコンタクト部がシリサイド23化さ
れておりSi基板11が露出していない。
従って、適当なエツチング条件を選べば、多結晶Si層
14のエツチング時にSi基板11がエツチングされな
い。このため、上述の一従来例の様に凹部16は形成さ
れず、この凹部16に起因する既述の様な信頼性の低下
がない。
14のエツチング時にSi基板11がエツチングされな
い。このため、上述の一従来例の様に凹部16は形成さ
れず、この凹部16に起因する既述の様な信頼性の低下
がない。
しかも、Ti22等から成るシリサイド23を形成する
と、Si基板11の表面における自然酸化膜(図示せず
)が破壊され、より安定なコンタクト砥抗値を得ること
ができる。
と、Si基板11の表面における自然酸化膜(図示せず
)が破壊され、より安定なコンタクト砥抗値を得ること
ができる。
第2図は、第2実施例を示している。この第2実施例は
、LOGOS酸化膜12及びゲート酸化膜13の形成後
に多結晶sil膜24を全面に形成し、この多結晶Si
薄膜24上にSiN膜21を形成することを除いて、上
述の第1実施例と実質的に同様の工程を有している。
、LOGOS酸化膜12及びゲート酸化膜13の形成後
に多結晶sil膜24を全面に形成し、この多結晶Si
薄膜24上にSiN膜21を形成することを除いて、上
述の第1実施例と実質的に同様の工程を有している。
この様な第2実施例では、多結晶Si3膜24が存在し
ているために、SiN膜21からの応力や薬品処理等か
らゲート酸化膜13が保護され、より信頼性の高いMO
3−3RAMを製造することができる。
ているために、SiN膜21からの応力や薬品処理等か
らゲート酸化膜13が保護され、より信頼性の高いMO
3−3RAMを製造することができる。
なお、以上の第1及び第2実施例の何れにおいてもシリ
サイド23を形成するための金属としてTi22を用い
たが、Ti22以外にMO,、W 、Co等を用いるこ
ともできる。
サイド23を形成するための金属としてTi22を用い
たが、Ti22以外にMO,、W 、Co等を用いるこ
ともできる。
本発明による半導体装置の製造方法では、半導体基板に
損傷を与えることなく配線層を形成することができるの
で、信頼性の高い半導体装置を製造することができる。
損傷を与えることなく配線層を形成することができるの
で、信頼性の高い半導体装置を製造することができる。
第1図〜第3図は本発明の夫々第1実施例、第2実施例
及び−従来例を順次に示す側断面図である。 なお図面に用いた符号において、 11−・−・−−一−−・−−−−−3i基板12−・
−・−−−−−m−・−・−LOCO5酸化膜13−−
−−−−・−−一一一一−−−−−・ゲート酸化膜14
−・−−−−−一−−−−−〜−−−多結晶Si層15
−・−−m−−・−・−・−・ゲート電極23・−・−
・−・・・−・・・・シリサイドである。
及び−従来例を順次に示す側断面図である。 なお図面に用いた符号において、 11−・−・−−一−−・−−−−−3i基板12−・
−・−−−−−m−・−・−LOCO5酸化膜13−−
−−−−・−−一一一一−−−−−・ゲート酸化膜14
−・−−−−−一−−−−−〜−−−多結晶Si層15
−・−−m−−・−・−・−・ゲート電極23・−・−
・−・・・−・・・・シリサイドである。
Claims (1)
- 【特許請求の範囲】 配線層を接続すべき領域を半導体基板の表面に露出させ
る様に前記半導体基板上に絶縁膜を選択的に形成する工
程と、 露出した前記領域を自己整合的に金属間化合物化させる
工程と、 金属間化合物化した前記領域に接続させる様に前記配線
層を形成する工程とを夫々具備する半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23835688A JPH0286135A (ja) | 1988-09-22 | 1988-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23835688A JPH0286135A (ja) | 1988-09-22 | 1988-09-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0286135A true JPH0286135A (ja) | 1990-03-27 |
Family
ID=17028975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23835688A Pending JPH0286135A (ja) | 1988-09-22 | 1988-09-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0286135A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587338A (en) * | 1995-04-27 | 1996-12-24 | Vanguard International Semiconductor Corporation | Polysilicon contact stud process |
US6718604B1 (en) | 1999-06-22 | 2004-04-13 | Murata Manufacturing Co., Ltd. | Mounting method for electronic device elements |
-
1988
- 1988-09-22 JP JP23835688A patent/JPH0286135A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5587338A (en) * | 1995-04-27 | 1996-12-24 | Vanguard International Semiconductor Corporation | Polysilicon contact stud process |
US6718604B1 (en) | 1999-06-22 | 2004-04-13 | Murata Manufacturing Co., Ltd. | Mounting method for electronic device elements |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3219909B2 (ja) | 半導体装置の製造方法 | |
JPH0878519A (ja) | 半導体装置およびその製造方法 | |
US5587338A (en) | Polysilicon contact stud process | |
GB2140619A (en) | Fabrication of fet's | |
JPS6273772A (ja) | 半導体デバイスの製作方法 | |
JP2675713B2 (ja) | 半導体装置及びその製造方法 | |
JPS59211282A (ja) | 集積回路の製造方法 | |
JPH0286135A (ja) | 半導体装置の製造方法 | |
US6225222B1 (en) | Diffusion barrier enhancement for sub-micron aluminum-silicon contacts | |
US5736459A (en) | Method to fabricate a polysilicon stud using an oxygen ion implantation procedure | |
JPS6116573A (ja) | Mis型半導体装置の製造方法 | |
JP2927257B2 (ja) | 半導体装置の製造方法 | |
JPS62122173A (ja) | 半導体装置 | |
JPS60124972A (ja) | 半導体装置の製造方法 | |
JPS63275181A (ja) | 半導体装置の製造方法 | |
JP3645032B2 (ja) | シリコン量子細線構造の作製方法。 | |
JPH0682758B2 (ja) | 半導体集積回路の形成方法 | |
JPH0314241A (ja) | 半導体装置の製造方法 | |
JPS63164357A (ja) | 半導体装置の製造方法 | |
JPH0282639A (ja) | 半導体装置およびその製造方法 | |
JPS63170922A (ja) | 配線方法 | |
JPH0464235A (ja) | 半導体装置及びその製造方法 | |
JPH1126756A (ja) | 半導体装置の製造方法 | |
JPH01274452A (ja) | 半導体装置の製造方法 | |
JPS62190849A (ja) | 半導体装置の製造方法 |