JPS63169742A - Cmosゲ−トアレイ - Google Patents
Cmosゲ−トアレイInfo
- Publication number
- JPS63169742A JPS63169742A JP62002295A JP229587A JPS63169742A JP S63169742 A JPS63169742 A JP S63169742A JP 62002295 A JP62002295 A JP 62002295A JP 229587 A JP229587 A JP 229587A JP S63169742 A JPS63169742 A JP S63169742A
- Authority
- JP
- Japan
- Prior art keywords
- channel transistors
- output
- nch
- pch
- gate array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 26
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、セミカスタムLSIの一種であるCMOS
ゲートアレイに関するものである。
ゲートアレイに関するものである。
f82図は従来のCMOSゲートアレイの周辺バッファ
を示す図である。10.20は出力信号制御用入力端子
、11.21はそれぞれ入力端子10゜20に接続され
た出力バッファ駆動用インバータ、12はCMOS出力
バッファを構成するPチャネルトランジスタ(以下Pc
hTrと記す)、22は上記Pチャネルトランジスタ1
,2とともにCMOS出力バッファを構成するNチャネ
ルトランジスタ(以下Nch Trと記す)、30はそ
のCMOS出力バッファの出力端子、40.50はそれ
ぞれCMO8出カバツカバッファ用電源端子 この回路の動作は、回路構成から明らかなLうに、入力
端子10.20の状態に応じ、出力端子30に下記の真
理値表で示す工うな信号があられれる。
を示す図である。10.20は出力信号制御用入力端子
、11.21はそれぞれ入力端子10゜20に接続され
た出力バッファ駆動用インバータ、12はCMOS出力
バッファを構成するPチャネルトランジスタ(以下Pc
hTrと記す)、22は上記Pチャネルトランジスタ1
,2とともにCMOS出力バッファを構成するNチャネ
ルトランジスタ(以下Nch Trと記す)、30はそ
のCMOS出力バッファの出力端子、40.50はそれ
ぞれCMO8出カバツカバッファ用電源端子 この回路の動作は、回路構成から明らかなLうに、入力
端子10.20の状態に応じ、出力端子30に下記の真
理値表で示す工うな信号があられれる。
カお、入力端子10がH1入力端子20がLの条件は、
出力バッファに貫通電流が流れるため素止されている。
出力バッファに貫通電流が流れるため素止されている。
また、表中Xf′i不定あるいはノ)イ “インピーダ
ンスの状態であることを示す。
ンスの状態であることを示す。
従来のゲートアレイに用いられている出力バッファでは
、トランジスタサイズがあらかじめ定められたもののみ
であるため、出力の駆動能力を可変できないという欠点
があり、例えば電流の差にLるLEDの明るさ等のコン
トロールも、外付抵抗で行なう必要があった。
、トランジスタサイズがあらかじめ定められたもののみ
であるため、出力の駆動能力を可変できないという欠点
があり、例えば電流の差にLるLEDの明るさ等のコン
トロールも、外付抵抗で行なう必要があった。
この発明に上記の工うな問題点を解消するためになされ
たもので、内部hi埋回路の配置・配線と同時期に出力
バッファの駆動能力を選択できるCMOSゲートアレイ
を得ることを目的とする。
たもので、内部hi埋回路の配置・配線と同時期に出力
バッファの駆動能力を選択できるCMOSゲートアレイ
を得ることを目的とする。
この発明に係るCMOSゲートアレイi、CMO8出カ
バソファfc構成するPチャネルトランジスタおよびN
チャネルトランジスタとして、それぞれ配線にLv選択
的に接続される複数のPチャネルトランジスタおよびN
チャネルトランジスタを配列したものである。
バソファfc構成するPチャネルトランジスタおよびN
チャネルトランジスタとして、それぞれ配線にLv選択
的に接続される複数のPチャネルトランジスタおよびN
チャネルトランジスタを配列したものである。
配線工程で選択されるPチャネルトランジスタおよびN
チャネルトランジスタの1固数に応じ、トータルとして
の使用トランジスタサイズが段階的に変化する。
チャネルトランジスタの1固数に応じ、トータルとして
の使用トランジスタサイズが段階的に変化する。
以下、この発明の一実施例を図について説明する。
第1図において、第2図と同様に10.20は出力信号
制御用入力端子、1i、21はそれぞれ端子10.20
に接続された出力バツファ駆動用インバータであり、1
2〜15flCMO8出力バツファtm成するPチャネ
ルトランジスタ(PchTr)、22〜25Fi上記P
ch Tr 12〜15とともにCMO8出カバソファ
を構成するNチャネルトランジスタ(Nch Tr)で
ある。また30は出力バッファの出力端子、40.50
はそれぞれCMO8出力パンファ用電源端子である。
制御用入力端子、1i、21はそれぞれ端子10.20
に接続された出力バツファ駆動用インバータであり、1
2〜15flCMO8出力バツファtm成するPチャネ
ルトランジスタ(PchTr)、22〜25Fi上記P
ch Tr 12〜15とともにCMO8出カバソファ
を構成するNチャネルトランジスタ(Nch Tr)で
ある。また30は出力バッファの出力端子、40.50
はそれぞれCMO8出力パンファ用電源端子である。
上記PchTr 12〜15おLびNchTr22〜2
5は、ゲートアレイでの配線工程で、そのTrを選択す
るか否か決定することができる。
5は、ゲートアレイでの配線工程で、そのTrを選択す
るか否か決定することができる。
動作は、従来例と同じく下記の真理値表の通りである。
入力端子10がH1入力端子20が乙の条件は出力バッ
ファの貫通電流が流れるため県止されていることおよび
Xt/′i不定あるいはハイインピーダンスの状態であ
ることを示すことも、先に述べた通夛である。
ファの貫通電流が流れるため県止されていることおよび
Xt/′i不定あるいはハイインピーダンスの状態であ
ることを示すことも、先に述べた通夛である。
配線工程にエリ、希望の出力電流を選択でき、実際のゲ
ートアレイの出力バッファとして使用されるPch T
r 12−〜15およびNch Tr22〜25の組み
合せは自由に選択できる。例えばPchTrとしては1
2のみ使用し、他のPch Tr 13〜15はそのゲ
ート入力端子t■電源端子40側に接続する。−万%
Nch Trとしては22〜24を使用し残りのNch
Tr 25はそのゲート入力端子e電源端子50に接
続する。この工うな選択により、任意の出力バツファ駆
動能力?得ることができる。
ートアレイの出力バッファとして使用されるPch T
r 12−〜15およびNch Tr22〜25の組み
合せは自由に選択できる。例えばPchTrとしては1
2のみ使用し、他のPch Tr 13〜15はそのゲ
ート入力端子t■電源端子40側に接続する。−万%
Nch Trとしては22〜24を使用し残りのNch
Tr 25はそのゲート入力端子e電源端子50に接
続する。この工うな選択により、任意の出力バツファ駆
動能力?得ることができる。
なお、上記実施例ではPch Tr 、 Nch Tr
ともそれぞれ計4個ずつ備えた場合についてその組合せ
を説明したが、この発明はこの例に限られるものではな
い。さらに、出力バッファをオープンドレインあるいは
双方向バッファとして用いる場合にも、この発明は同様
の効果を有する。
ともそれぞれ計4個ずつ備えた場合についてその組合せ
を説明したが、この発明はこの例に限られるものではな
い。さらに、出力バッファをオープンドレインあるいは
双方向バッファとして用いる場合にも、この発明は同様
の効果を有する。
以上のLうに、この発明に=れば、出力バッファサイズ
を配線工程において何種類か選択できる二うにしたこと
にエリ、設計者の希望に応じ、出力電流全容易に可変設
定できる効果がある。
を配線工程において何種類か選択できる二うにしたこと
にエリ、設計者の希望に応じ、出力電流全容易に可変設
定できる効果がある。
第1図はこの発明の一実施例を示す図、第2図は従来例
を示す図である。 12争・・・15出力バツフア用Pチヤネルトランジス
タ、22〜25・・・・出力バッファ用Nチャネルトラ
ンジスタ。
を示す図である。 12争・・・15出力バツフア用Pチヤネルトランジス
タ、22〜25・・・・出力バッファ用Nチャネルトラ
ンジスタ。
Claims (1)
- あらかじめ配列された内部領域と周辺バッファ領域とを
有するCMOSゲートアレイにおいて、周辺バッファ領
域に、CMOS出力バッファを構成するPチャネルトラ
ンジスタおよびNチャネルトランジスタとして、それぞ
れ配線により選択的に接続される複数のPチャネルトラ
ンジスタおよびNチャネルトランジスタを配列したこと
を特徴とするCMOSゲートアレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002295A JPS63169742A (ja) | 1987-01-07 | 1987-01-07 | Cmosゲ−トアレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62002295A JPS63169742A (ja) | 1987-01-07 | 1987-01-07 | Cmosゲ−トアレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63169742A true JPS63169742A (ja) | 1988-07-13 |
Family
ID=11525376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62002295A Pending JPS63169742A (ja) | 1987-01-07 | 1987-01-07 | Cmosゲ−トアレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63169742A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173382A (ja) * | 2004-12-16 | 2006-06-29 | Elpida Memory Inc | 半導体チップ及び半導体チップの設計変更方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169150A (ja) * | 1984-02-13 | 1985-09-02 | Hitachi Ltd | 集積回路 |
-
1987
- 1987-01-07 JP JP62002295A patent/JPS63169742A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60169150A (ja) * | 1984-02-13 | 1985-09-02 | Hitachi Ltd | 集積回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006173382A (ja) * | 2004-12-16 | 2006-06-29 | Elpida Memory Inc | 半導体チップ及び半導体チップの設計変更方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890015425A (ko) | 바이폴라 트랜지스터와 cmos 트랜지스터를 사용한 반도체 집적회로 | |
JPH0572133B2 (ja) | ||
JPH07231246A (ja) | ラッチ回路 | |
JPS63169742A (ja) | Cmosゲ−トアレイ | |
JPS598431A (ja) | バツフア回路 | |
JPH03145213A (ja) | カスタム化可能な論理集積回路 | |
JPH0372717A (ja) | カスコード電圧スイツチ型論理回路ツリー | |
JP2830244B2 (ja) | トライステートバッファ回路 | |
JP2752778B2 (ja) | 半導体集積回路 | |
JPS62231521A (ja) | 半導体集積回路 | |
JPS61274511A (ja) | Cmos型半導体集積回路装置 | |
JPH04220575A (ja) | 集積回路装置 | |
JPS5825460Y2 (ja) | 論理回路装置 | |
JPS58221520A (ja) | Cmosスリ−ステ−ト回路 | |
JPS6362412A (ja) | 論理ゲ−ト回路 | |
JPH0394511A (ja) | 半導体遅延回路 | |
JPH01202920A (ja) | 論理回路 | |
JPH05299618A (ja) | Cmos型ゲートアレーlsi | |
JPH01186017A (ja) | 入力制御回路 | |
JPH0357316A (ja) | プルアップ・プルダウン入力回路 | |
JPH025616A (ja) | 出力レベル回路 | |
EP0738044A1 (en) | Reduced power PLA | |
JPH0766699A (ja) | マルチプレクサ回路 | |
JPH05291941A (ja) | プログラマブル・ロジック・デバイス | |
JPS5958859A (ja) | 半導体集積回路 |