JPS6316275A - 内部状態監視出力回路付集積回路 - Google Patents
内部状態監視出力回路付集積回路Info
- Publication number
- JPS6316275A JPS6316275A JP61161102A JP16110286A JPS6316275A JP S6316275 A JPS6316275 A JP S6316275A JP 61161102 A JP61161102 A JP 61161102A JP 16110286 A JP16110286 A JP 16110286A JP S6316275 A JPS6316275 A JP S6316275A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- integrated circuit
- flip
- output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、一定の周期のクロックを用いる集積回路に関
する。
する。
従来、この種の集積回路では、機能に必要なだけの出力
しかなかった。
しかなかった。
上述した従来の集積回路は、ａ＠に必要なだけの出力し
かなかったので、なんらかの原因で動作が異常になった
場合でも内部の状態がわからず、その原因を究明するの
が困難であるという欠点がある。
かなかったので、なんらかの原因で動作が異常になった
場合でも内部の状態がわからず、その原因を究明するの
が困難であるという欠点がある。
本発明の集積回路は、クロックをカウントするカウンタ
と、カウンタの値により集積回路の内部のフリツブフロ
ー２プの出力をセレクトするセレクタと、セレクタ出力
端子と、カウンタの最上位ビットの出力端子とを有する
ことを特徴とする。
と、カウンタの値により集積回路の内部のフリツブフロ
ー２プの出力をセレクトするセレクタと、セレクタ出力
端子と、カウンタの最上位ビットの出力端子とを有する
ことを特徴とする。
セレクタ出力端子からは各フリー２プフロツプの状態が
順次、出力される。セレクタ出力端子から現在、出力さ
れているのがどのフリップフロップかはクロックとカウ
ンタの最上位ビットの出力端子を見ることによって知る
ことができる。これは、監視するフリップフロップの数
が増えてカウンタのビット数が増えても内部状態監視出
力回路の出力端子の数を増えないようにするためである
。
順次、出力される。セレクタ出力端子から現在、出力さ
れているのがどのフリップフロップかはクロックとカウ
ンタの最上位ビットの出力端子を見ることによって知る
ことができる。これは、監視するフリップフロップの数
が増えてカウンタのビット数が増えても内部状態監視出
力回路の出力端子の数を増えないようにするためである
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の集積回路の一実施例のブロック図、第
２図はそのタイムチャートである。
２図はそのタイムチャートである。
機能回路１は集積回路の機能を実現するための回路で、
一定の周期のクロックを入力するクロック入力端子１０
０を有し、フリップフロップＦＦＩ。
一定の周期のクロックを入力するクロック入力端子１０
０を有し、フリップフロップＦＦＩ。
ＦＦ２ 、・・・、ＦＦ８で構成されている。内部状態
監視出力回路２は集積回路の内部状態を監視する回路で
、前記クロックをカウントする３ビツトのバイナリカウ
ンタ２１と、バイナリカウンタ２１のバイナリ出力２１
０，２１１．２１２によって８個のフリップフロップＦ
ＦＩ〜ＦＦ８の出力をセレクトするセレクタ２２と、カ
ウンタ２１の最上位ビット２１２の出力端子２１３と、
セレクタ２２の出力端子２２０で構成されている。
監視出力回路２は集積回路の内部状態を監視する回路で
、前記クロックをカウントする３ビツトのバイナリカウ
ンタ２１と、バイナリカウンタ２１のバイナリ出力２１
０，２１１．２１２によって８個のフリップフロップＦ
ＦＩ〜ＦＦ８の出力をセレクトするセレクタ２２と、カ
ウンタ２１の最上位ビット２１２の出力端子２１３と、
セレクタ２２の出力端子２２０で構成されている。
クロック入力端子１００より入力したクロックはカウン
タ２１でカウントされ、カウンタ２１の各出力２１０．
２１１，２１２は８２図のように変化し、セレクタ２２
のセレクト入力に入力する１機能回路１内部のフリップ
フロップＦＦＩ〜ＦＦ８の状態はこれら出力２１０．２
１１，２１２によって第２図のようにセレクトされ、出
力端子２２０から集積回路外部に出力される。
タ２１でカウントされ、カウンタ２１の各出力２１０．
２１１，２１２は８２図のように変化し、セレクタ２２
のセレクト入力に入力する１機能回路１内部のフリップ
フロップＦＦＩ〜ＦＦ８の状態はこれら出力２１０．２
１１，２１２によって第２図のようにセレクトされ、出
力端子２２０から集積回路外部に出力される。
一方、カウンタ２１の最上位ビットの出力２１２も出力
端子２１３から集積回路外部に出力されており、とガフ
リップフロップがセレクトされているかは、クロックお
よびカウンタ２１の出力端子２１３を見ることによって
知ることができる。これにより、集積回路内部の各フリ
ップフロップＦＦＬ〜ＦＦ８の状態を監視することがで
きる。
端子２１３から集積回路外部に出力されており、とガフ
リップフロップがセレクトされているかは、クロックお
よびカウンタ２１の出力端子２１３を見ることによって
知ることができる。これにより、集積回路内部の各フリ
ップフロップＦＦＬ〜ＦＦ８の状態を監視することがで
きる。
本実施例ではフリー７プフロツプが８個の場合であるが
、フリップフロップの数が任意の数ｍ個であってもカウ
ンタのビット数ｎを２！ｌ≧ｍを満足するようにすれば
実現できる。
、フリップフロップの数が任意の数ｍ個であってもカウ
ンタのビット数ｎを２！ｌ≧ｍを満足するようにすれば
実現できる。
以上説明したように大発明は、集積回路内部のフリップ
フロップの状態を順次出力することにより、内部の状態
を監視することができ、動作のチェック不良解析が容易
になるという効果かある。
フロップの状態を順次出力することにより、内部の状態
を監視することができ、動作のチェック不良解析が容易
になるという効果かある。
第１図は本発明の集積回路の一実施例のブロック図、第
２図は第１図の実施例のタイミングチセートである。 ｌ・・・機能回路、 ２・・・内部状態監視出力回路、 ＦＦＩ〜 ＦＦ８・・・ブリップフロップ、２１・・・
カウンタ、 ２２・・・セレクタ、 １００・・・クロック入力端子、 ２２０・・・セレクタ出力端子、 ２１０．２１１，２１２・・・カウンタ２１の出力、２
１３・・・カウンタ２１の最上位ビットの出力端子。
２図は第１図の実施例のタイミングチセートである。 ｌ・・・機能回路、 ２・・・内部状態監視出力回路、 ＦＦＩ〜 ＦＦ８・・・ブリップフロップ、２１・・・
カウンタ、 ２２・・・セレクタ、 １００・・・クロック入力端子、 ２２０・・・セレクタ出力端子、 ２１０．２１１，２１２・・・カウンタ２１の出力、２
１３・・・カウンタ２１の最上位ビットの出力端子。
Claims (1)
- 【特許請求の範囲】 一定の周期のクロックを用いる集積回路において、 前記クロックをカウントするカウンタと、カウンタの値
により集積回路の内部のフリップフロップの出力をセレ
クトするセレクタと、セレクタ出力端子と、カウンタの
最上位ビットの出力端子とを有することを特徴とする内
部状態監視出力回路付集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161102A JPS6316275A (ja) | 1986-07-08 | 1986-07-08 | 内部状態監視出力回路付集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161102A JPS6316275A (ja) | 1986-07-08 | 1986-07-08 | 内部状態監視出力回路付集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6316275A true JPS6316275A (ja) | 1988-01-23 |
Family
ID=15728642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161102A Pending JPS6316275A (ja) | 1986-07-08 | 1986-07-08 | 内部状態監視出力回路付集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6316275A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290942A (ja) * | 1989-12-22 | 1991-12-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路と発光素子と半導体集積回路試験装置 |
| US7725230B2 (en) | 2002-09-16 | 2010-05-25 | Robert Bosch Gmbh | Method and computer system for operating at least two interconnected control units |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939053A (ja) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | ハイブリツトｉｃ |
-
1986
- 1986-07-08 JP JP61161102A patent/JPS6316275A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5939053A (ja) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | ハイブリツトｉｃ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03290942A (ja) * | 1989-12-22 | 1991-12-20 | Matsushita Electric Ind Co Ltd | 半導体集積回路と発光素子と半導体集積回路試験装置 |
| US7725230B2 (en) | 2002-09-16 | 2010-05-25 | Robert Bosch Gmbh | Method and computer system for operating at least two interconnected control units |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4264807A (en) | Counter including two 2 bit counter segments connected in cascade each counting in Gray code | |
| US4340856A (en) | Apparatus for testing an analog/digital converter | |
| JPS6316275A (ja) | 内部状態監視出力回路付集積回路 | |
| US5339343A (en) | Counter circuit with or gates interconnecting stages to provide alternate testing of odd and even stages during test mode | |
| US3641509A (en) | Digital data analysis and display device | |
| IE46668B1 (en) | A device for detecting errors ina digital transmission system | |
| JP2561027B2 (ja) | 検査装置 | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JPS63290423A (ja) | エラ−発生器 | |
| JPS6222433B2 (ja) | ||
| JPS62104333A (ja) | 交番信号監視回路 | |
| JP2998704B2 (ja) | カウンタ | |
| JPS61284676A (ja) | 論理値比較判定回路 | |
| JPH05122198A (ja) | ヒステリシス付き誤り率警報回路 | |
| JPH0744417A (ja) | マイクロコンピュータのテスト回路 | |
| JPH0486022A (ja) | パルス計数読み出し回路 | |
| JPH04325999A (ja) | シフトレジスタのテスト回路 | |
| JP2748401B2 (ja) | 誤りパルス計数回路 | |
| SU1282118A1 (ru) | Генератор случайных двоичных чисел | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| KR100236331B1 (ko) | 카운터 | |
| JPS6093560A (ja) | 多モ−ドテスト回路 | |
| JPS61212112A (ja) | タイミング発生回路 | |
| KR20020017017A (ko) | 교환 시스템의 클럭 모니터링 장치 | |
| JPH11212815A (ja) | 集積回路装置 |