JPS63155747A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63155747A
JPS63155747A JP30163586A JP30163586A JPS63155747A JP S63155747 A JPS63155747 A JP S63155747A JP 30163586 A JP30163586 A JP 30163586A JP 30163586 A JP30163586 A JP 30163586A JP S63155747 A JPS63155747 A JP S63155747A
Authority
JP
Japan
Prior art keywords
thickness
mask
film
selective oxidation
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30163586A
Other languages
English (en)
Inventor
Hiroshi Goto
寛 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30163586A priority Critical patent/JPS63155747A/ja
Publication of JPS63155747A publication Critical patent/JPS63155747A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 局所的酸化法によりフィールド酸化膜を形成する工程に
おいて、初期膜上に被着されるマスクを多層にしてバー
ズビークの発生を抑制する。初期膜上に形成される下層
の選択酸化マスクの膜厚を薄くすることによって、エツ
チング選択比の制約から解放され、初期膜を薄くできる
ようにし、一方上層の選択酸化マスクは下層の選択酸化
マスクより厚くして、局所的選択酸化に対しての保護を
十分にし、さらに、これらの層間に、上層の選択酸化マ
スクをエツチングする際の終点となるストッパを設けて
、エツチングの負担を軽くする。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関するものであり、さ
らに詳しく述べるならば、局所的酸化法によりフィール
ド酸化膜を形成する工程においてバーズビークの発生を
抑制するようにマスクの形成方法を改良した半導体装置
の製造方法に関するものである。
〔従来の技術〕
従来、LOGO3と称されている局所的酸化法によると
、第2図に示されている様に、厚さが30o−500人
の初期酸化膜2上に、選択酸化のマスクとなる層、多く
は窒化シリコン膜3 (以下、酸化マスクとも称する)
を、厚さが700−2000人となる様に形成後、90
0−1100℃の温度でwet選択酸化を行なって、厚
さが5000人−1μmのフィールド酸化膜4をつける
。この方法により半導体シリコン基板1と窒化シリコン
膜3との間に通常、■−〇、 4−0.8μmのバーズ
ビークが発生ずる。
〔発明が解決しようとする問題点〕
従来の局所的酸化法において、フィールド酸化の際に生
ずるバースビークを小さく抑えるためには、初期酸化膜
2を薄(する事が必要であるが、酸化マスク3をエツチ
ングする際に初期酸化膜2がストッパとして用いられ、
エツチングの選択比が有限な事(通常は3〜4程度)か
ら、初期酸化膜2を薄くするに従って、酸化マスク層3
も薄くする必要がある。ところが、酸化マスク3が厚さ
が300Å以下に薄くなると、耐酸化性が劣化し、バー
ズビークの成長を抑える事が難かしくなる。
また、酸化マスク3をイオンインプランテーションのマ
スクとして用いる事ができなくなり、改めてマスクをつ
げる必要が生じる。
本発明は、以下に示す様に、薄い初期膜を用いるにもか
かわらず厚い選択マスク層を用いる事を可能ならしめる
方法である。
〔問題点を解決するための手段〕
本発明は、バーズビークの減少を達成するために、半導
体基板上に形成された初期膜の厚さを加工限界まで薄く
し、さらに前記初期膜上に、フィールド酸化のマスクと
して、少なくとも、(イ)前記初期膜とほぼ同等の厚さ
を有する薄い選択酸化マスク、(ロ)下記厚い選択酸化
マスクのエツチングの終点を定めるストッパ層、および
(ハ)前記部い選択酸化マスク(イ)より実質的に厚い
選択酸化マスクよりなる層を形成する工程を有すること
を特徴とする半導体装置の製造方法である。
以下、本発明の構成を第1図に基づいて詳しく説明する
第1図に示された層構造において、10は半導体シリコ
ン基板1の表面に形成された初期膜、11は薄い選択酸
化マスク、12はストッパ層、13は厚い選択酸化マス
クである。初期膜10は半導体シリコン基板10表面を
酸化、窒化、酸窒化などにより処理後、加工限界の厚さ
まで薄くされている。その厚さは現在のエツチング技術
では40−200人である。また、初期膜形成方法とし
て上記厚さと同等の初期膜を形成できる方法による場合
は、エツチングを省略してもよいことは勿論である。
薄い選択酸化マスク11は、通常は窒化膜(Si3N4
膜)を用いるが、SiC、BHなどの膜を用いることも
できる。この薄い選択酸化マスク11の厚さは7(1−
400人であり、初期膜とほぼ同じ厚さを有する。スト
ッパ層12は通常はCVD酸化膜(SiOx膜)を使用
するが、へβ203.ポリシリコンなども使用すること
ができる。ストッパ層12の厚さは200−500人で
あるが、厚い選択酸化マスク13のエツチングの終点と
なる範囲の厚みを有すればよい。厚い選択酸化マスク1
3は、材質は薄い選択酸化マスク11と同じであるが、
その厚さは例えば700−2000人であり、薄い選択
酸化マスク11より実質的に厚くなっている。以上のよ
うに酸化マスクを構成すると、薄い選択酸化マスクのエ
ツチング法如何によらず、そのストッパとなる初期膜を
薄くでき、また薄い選択酸化マスクはその上層酸化マス
クのストッパとなる際、膜厚が薄いためエツチングの負
担に耐えられないが、ストッパ層12を設けることによ
り、エツチングの負担を軽くでき、各層10 、11 
、12 、13が上下の層と協同して作用することとな
り、結果として所期の目的が達成される。
以下、さらにパターンニング方法について具体的に説明
する。
第1図に示されている様に各層を、フィールド酸化工程
のマスクとしてパターンニングする方法は特に限定され
ないが、厚い選択酸化マスク13および薄い選択酸化マ
スク11が5iO7膜であり、またストッパ層12が5
i3Na膜である場合の好ましいエツチング方法は、厚
い選択酸化マスク13をRIEでエツチングし、レジス
ト(図示せず)を剥離した後にストッパ層12をフッ酸
系エツチング液でエツチングし、そして薄い選択酸化マ
スク10をエツチングで除去する方法である。このエツ
チングを行なう場合、異方性エツチングの代表的選択比
は2から4であり、等方性エツチングの場合の代表的選
択比は10前後であるので、異方性エツチングよりも等
方性エツチングの方か初期膜10の厚さを薄くすること
ができる。なお、サイドエッチの量は、初期膜2の膜厚
−150人、薄い選択酸化マスクの膜厚−150人、エ
ツチング選択比−3、とした場合、約50人となる。等
方性エツチングを使用することにより初期膜10を極め
て薄くすることができる。
第1図を参照として具体例を説明したように、本発明は
、選択マスク層を上下2層用い、初期膜に接する選択マ
スク層を初期膜に接しない選択マスク層より厚くし、こ
れらの層間に厚い選択酸化マスクをエツチングする際の
ストッパ層となる層を導入して、薄い選択マスク層の初
期膜に対して要求される選択比がエツチング装置から制
約される値以下にする事を主眼とするものである。
〔実施例〕
上記した作用が得られるならば、選択酸化マスクやスト
ッパ層は単層であっても良いし、複数層であっても良い
。その一つの実施例として、厚い選択酸化マスク層とス
トッパ層の間に、別の層(サプレッサ層)を設けて、バ
ーズビーク発生の一層の抑制を行なった例を、第4図に
示す。第4図は、ストッパ層12と厚い選択酸化マスク
13との間にサプレッサ層15を形成した層構造を示す
。その他の点では第1図のものと同じである。
サプレッサ層15としては、酸化されることにより体積
が増大する物質の層を使用すると、局所的選択酸化の際
に各層11 、12 、13 、15がマスクとして機
能する時にサプレッサ層15の体積膨張が起って、サプ
レッサ層15が下地酸化マスクに圧力を及ばずこととな
り、バーズビークの成長をさらに抑える事が可能となる
。サプレッサ層15の構成物質としては一般にポリシリ
コンが代表的なものである。またパターンニング方法は
、第1図で説明したところと同じであるが、サプレッサ
層15とストッパ層12を一回のエツチングで除去する
。なお、サプレッサ層15は酸化が進行し易いように上
層側に設けるのがよいが、下層側に設けてもある程度の
効果は得られるであろう。さらに他の実施例として、フ
ィールド酸化膜形成部分の半導体シリコン基板1の領域
で初期膜10を完全に除去しても、フィールド酸化膜を
形成する方法もある。
以下さらに本発明の詳細な説明する。
実施例1 本発明に基ついた第1図のフィールド酸化マスりの形成
プロセスを示す第5図において、温度−1000°C1
加熱雰囲気−HCl含有空気の酸化条件で、厚さが10
0人の初期酸化膜2を半導体シリコン基板1に形成する
(第5−(]、)図)。次に、CVD窒化シリコン膜1
1を厚さが200人になるように形成する。さらに、C
VD酸化シリコン膜12(第5−(2)図)を厚さが2
00人になるように形成した後、CVD窒化シリコン膜
13を厚さが1500人になるように形成する(第5i
31図)。レジストのパターンニングに続いて、これら
の層11 、12゜13のエツチングをするが、CVD
窒化シリコン膜13をRIEで、CVD酸化シリコン膜
12をwetで、窒化シリコン膜11を等方性エソチャ
でエツチングする。次に、レジスト剥離後フィールド酸
化を行ない、厚さが7000人のフィールド酸化膜を形
成する。かくして形成されるバーズビークの大きさは0
.15−0.2μmである。
続いて、リン酸系エツチング液でCVD窒化シリコン膜
13を除去する全面エツチングを行なう。
このフッ酸系エツチング液でCVD酸化シリコン膜12
を除去する。この際フィールド酸化膜の厚さが約300
人減少する。再びリン酸系エツチング液でCVD窒化シ
リコン膜11を除去し、次に、フッ酸系エツチング液で
初期膜10を除去する。
このフン酸系エツチングではバーズビークの横方向の伸
びを少なくするために、初期膜10より厚く、例えば厚
さで1000人程度0エツチングを行なう。このため、
フィールド酸化膜の厚さが5700人となる。以下、ゲ
ート酸化工程と通常の後工程を行なう。
実施例2 本発明に基づいた第4図のフィールド酸化マスクの形成
プロセスを示す第6図において、第5図と同様に、初期
酸化膜2を半導体シリコン基板1に形成しく第6−(1
)図)、CVD窒化シリコン膜11およびCVD酸化シ
リコン膜12 (第6−(1)図)を形成した後、CV
Dポリシリコン15を厚さが1000人に被着し、CV
D窒化シリコン膜13を被着する(第6−(3)図)。
これらの層の工・ノチングにおいては、CVD窒化シリ
コン膜13 (厚さ1500人)とCVDポ’JシIJ
ニア715(厚さ1000人)を同じエッチャントでエ
ツチングする事ができる。これらのエツチングの後、C
VD酸化シリコン膜12をWetで、CVD窒化シリコ
ン膜11を等方性エツチャーでエツチングした後、レジ
ストを剥離して、フィールド酸化を行なう。サプレッサ
層が酸化する事により、体積が増加し下地に圧力を及ぼ
すのでバーズビークの成長が抑えられ、バーズビークの
大きさは0.1−0.15μmとなる。
〔発明の効果〕
本発明によると、上述したように、バーズビークの大き
さが抑制されるため、半導体装置の高集積化を図ること
ができる。−
【図面の簡単な説明】
第1図は、本発明においてフィールド酸化のマスクに用
いられる層構造を示す断面図、第2図および第3図は従
来のフィールド酸化工程を説明する図面、 第4図は第1図に示されるマスクにサプレッサ層を設け
た層構造を示す断面図、 第5図−(1)図から第5141図および第6− (1
,j図から第6−(31図はフィールド酸化マスクを製
造する工程を示す図面である。 1・・・半導体シリコン基板、 10・・・初期膜、 11・・・薄い選択酸化マスク(窒化膜)、12・・・
ストッパ層、 13・・・厚い選択酸化マスク(窒化膜)、15・・・
ストッパ層。 第3図    第4図 第5(1)図 第5(2)図 第5(3)図 第6(1)因 第6(2)固 第5(4)図 第6(3)図

Claims (1)

  1. 【特許請求の範囲】 1、局所的選択酸化法によりフィールド酸化膜を形成す
    る工程を含む半導体装置の製造方法において、 半導体基板上に形成された初期膜の厚さを加工限界まで
    薄くし、さらに前記初期膜上に、フィールド酸化のマス
    クとして、少なくとも (イ)前記初期膜とほぼ同等の厚さを有する薄い選択酸
    化マスク、 (ロ)下記厚い選択酸化マスクのエッチングの終点を定
    めるストッパ層、および (ハ)前記薄い選択酸化マスク(イ)より実質的に厚い
    選択酸化マスクよりなる多層を形成する工程を有するこ
    とを特徴とする半導体装置の製造方法。 2、前記ストッパ層(ロ)が酸化により体積膨張する物
    質を含んでなる特許請求の範囲第1項記載の方法。
JP30163586A 1986-12-19 1986-12-19 半導体装置の製造方法 Pending JPS63155747A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30163586A JPS63155747A (ja) 1986-12-19 1986-12-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30163586A JPS63155747A (ja) 1986-12-19 1986-12-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63155747A true JPS63155747A (ja) 1988-06-28

Family

ID=17899316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30163586A Pending JPS63155747A (ja) 1986-12-19 1986-12-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63155747A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358892A (en) * 1993-02-11 1994-10-25 Micron Semiconductor, Inc. Etch stop useful in avoiding substrate pitting with poly buffered locos
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5837596A (en) * 1994-03-02 1998-11-17 Micron Technology, Inc. Field oxide formation by oxidation of polysilicon layer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5358892A (en) * 1993-02-11 1994-10-25 Micron Semiconductor, Inc. Etch stop useful in avoiding substrate pitting with poly buffered locos
US5472904A (en) * 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5837596A (en) * 1994-03-02 1998-11-17 Micron Technology, Inc. Field oxide formation by oxidation of polysilicon layer
US5888881A (en) * 1994-03-02 1999-03-30 Micron Technology, Inc. Method of trench isolation during the formation of a semiconductor device
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US6114218A (en) * 1996-09-16 2000-09-05 Microm Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation

Similar Documents

Publication Publication Date Title
US5661072A (en) Method for reducing oxide thinning during the formation of a semiconductor device
US5512509A (en) Method for forming an isolation layer in a semiconductor device
US5369052A (en) Method of forming dual field oxide isolation
JPH0216574B2 (ja)
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
JPS63155747A (ja) 半導体装置の製造方法
JP2896072B2 (ja) 半導体素子のフィールド酸化膜の形成方法
JPS62136022A (ja) 半導体装置の製造方法
JPS63204746A (ja) 半導体装置の製造方法
JPS63217640A (ja) 半導体装置の素子分離形成方法
JPH0338733B2 (ja)
JPS6387741A (ja) 半導体装置の製造方法
JPS62145833A (ja) 半導体装置の製造方法
JPS59202649A (ja) 半導体装置の製造方法
JP3059749B2 (ja) 半導体装置の製造方法
JP2720179B2 (ja) 半導体装置およびその製造方法
JPS63197365A (ja) 半導体装置の製造方法
JPH03136347A (ja) 半導体素子の製造方法
JPS6316903B2 (ja)
JPS61214536A (ja) 半導体装置の製造方法
JPS58169935A (ja) 半導体装置の製造方法
JPS63131547A (ja) 半導体装置の製造方法
JPS61107736A (ja) 半導体装置の製造方法
JPH01244636A (ja) 半導体装置の製造方法