JPS6316903B2 - - Google Patents
Info
- Publication number
- JPS6316903B2 JPS6316903B2 JP57116532A JP11653282A JPS6316903B2 JP S6316903 B2 JPS6316903 B2 JP S6316903B2 JP 57116532 A JP57116532 A JP 57116532A JP 11653282 A JP11653282 A JP 11653282A JP S6316903 B2 JPS6316903 B2 JP S6316903B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- silicon
- thermally
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 239000012808 vapor phase Substances 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005121 nitriding Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 description 17
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- -1 nitride silicon oxide Chemical class 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は集積回路装置の製造方法に関し、特に
集積回路の素子間分離方法に関する。
集積回路の素子間分離方法に関する。
集積回路装置に於いては近年高密度化の要請が
強くなり内部に組み込まれる素子の面積が微細に
なつている。
強くなり内部に組み込まれる素子の面積が微細に
なつている。
この様に素子の面積が微少になると共に素子間
を分離する領域の集積回路装置に占める面積が集
積度の向上に大きな障害となる事が明確となつて
きた。
を分離する領域の集積回路装置に占める面積が集
積度の向上に大きな障害となる事が明確となつて
きた。
従来、集積回路装置に於ける素子間分離は選択
的に成長されたシリコン酸化膜によつて行われて
いた。このシリコン酸化膜を選択的に成長させる
為には通常シリコン基板を熱酸化して選択的に埋
設する酸化膜を形成する方法が採用されている。
この方法に於いては、シリコン基板上に500〜
1000Å程度の薄い熱酸化シリコン酸化膜と1000〜
2000Åの気相成長シリコン窒化膜を選択的に形成
し、これらの二層膜を熱酸化時の酸化マスクとし
て用い、シリコン基板上に約1.0μmの厚い熱酸化
膜を形成していた。この二層膜に於ける薄いシリ
コン酸化膜の役割は、熱酸化時に於けるシリコン
基板と気相成長シリコン窒化膜の間のストレスを
緩和する事であり、この薄いシリコン酸化膜があ
る事によりシリコン基板表面にストレスによる欠
陥が入る事が防がれている。他方この薄いシリコ
ン酸化膜中は、酸素や水酸基等の酸化因子が拡散
しやすいために、1.0μm程度の厚い酸化膜を形成
する時に窒化膜の端の部分に於いて、薄いシリコ
ン酸化膜も厚くなり厚い酸化膜が酸マスクである
気相成長窒化膜の下側にまで入り込んでしまうと
いう現象があつた。この為素子分離領域が拡がつ
てしまい能動素子領域が減少し集積度の向上に対
して大きな障害となつていた。
的に成長されたシリコン酸化膜によつて行われて
いた。このシリコン酸化膜を選択的に成長させる
為には通常シリコン基板を熱酸化して選択的に埋
設する酸化膜を形成する方法が採用されている。
この方法に於いては、シリコン基板上に500〜
1000Å程度の薄い熱酸化シリコン酸化膜と1000〜
2000Åの気相成長シリコン窒化膜を選択的に形成
し、これらの二層膜を熱酸化時の酸化マスクとし
て用い、シリコン基板上に約1.0μmの厚い熱酸化
膜を形成していた。この二層膜に於ける薄いシリ
コン酸化膜の役割は、熱酸化時に於けるシリコン
基板と気相成長シリコン窒化膜の間のストレスを
緩和する事であり、この薄いシリコン酸化膜があ
る事によりシリコン基板表面にストレスによる欠
陥が入る事が防がれている。他方この薄いシリコ
ン酸化膜中は、酸素や水酸基等の酸化因子が拡散
しやすいために、1.0μm程度の厚い酸化膜を形成
する時に窒化膜の端の部分に於いて、薄いシリコ
ン酸化膜も厚くなり厚い酸化膜が酸マスクである
気相成長窒化膜の下側にまで入り込んでしまうと
いう現象があつた。この為素子分離領域が拡がつ
てしまい能動素子領域が減少し集積度の向上に対
して大きな障害となつていた。
この様な、従来の素子間分離法に於ける欠点を
除去する為に上記分離領域を予め溝状にエツチン
グしてから厚い酸化膜を形成する等、種々の方法
が提案されているが、それらの新しい分離方式は
非常に複雑な工程をへる事が多く実用上に難点を
生じていた。
除去する為に上記分離領域を予め溝状にエツチン
グしてから厚い酸化膜を形成する等、種々の方法
が提案されているが、それらの新しい分離方式は
非常に複雑な工程をへる事が多く実用上に難点を
生じていた。
従つて本発明の目的は上記の欠点を除いた素子
間分離法を提供する事である。
間分離法を提供する事である。
本発明は数百Åの厚さのシリコン酸化を予め熱
窒化をして酸化のマスクとなる気相成長窒化膜の
下に用いれば、厚い酸化膜形成的に基板シリコン
に歪を生じさせる事なく又、厚い酸化物の横方向
の拡がりもなく、素子間分離の為の厚い酸化膜を
形成できるという知見に基く。
窒化をして酸化のマスクとなる気相成長窒化膜の
下に用いれば、厚い酸化膜形成的に基板シリコン
に歪を生じさせる事なく又、厚い酸化物の横方向
の拡がりもなく、素子間分離の為の厚い酸化膜を
形成できるという知見に基く。
本発明の素子間分離方法は、シリコン基板を熱
酸化する工程と、該シリコン酸化膜をたとえばア
ンモニアを含むガス中に於いて熱窒化する工程
と、該シリコン酸化膜上に選択的に気相成長シリ
コン窒化膜を形成する工程と、該シリコン窒化膜
をマスクとしてシリコン基板を選択的に酸化する
工程を有するものである。
酸化する工程と、該シリコン酸化膜をたとえばア
ンモニアを含むガス中に於いて熱窒化する工程
と、該シリコン酸化膜上に選択的に気相成長シリ
コン窒化膜を形成する工程と、該シリコン窒化膜
をマスクとしてシリコン基板を選択的に酸化する
工程を有するものである。
次に本発明をよりよく理解する為に図面を用い
て説明しよう。第１図は従来の素子間分離法を説
明する為の断面図である。この従来の方法に於い
ては、先づ第１図ａに示す如く、シリコン基板１
０１上に熱酸化により数百Åの厚さのシリコン酸
化膜１０２を形成し、次に第１図ｂに示す様に気
相成長によりシリコン窒化膜１０３を成長させ、
第１図ｃに示す如く素子間分離領域から該シリコ
ン酸化膜１０２シリコン窒化膜１０３をエツチン
グ除去し選択的に後の酸化的のマスクとなる。シ
リコン酸化膜１０２，シリコン酸化膜１０３を残
し、最後に第１図ｄに示す如く該シリコン窒化膜
１０３，シリコン酸化膜１０２をマスクとしてシ
リコン基板１０１を1000℃前後の温度で通常はス
チーム雰囲気中に於いて酸化し約1.0μの厚さの素
子間分離酸化膜１０４を形成する。
て説明しよう。第１図は従来の素子間分離法を説
明する為の断面図である。この従来の方法に於い
ては、先づ第１図ａに示す如く、シリコン基板１
０１上に熱酸化により数百Åの厚さのシリコン酸
化膜１０２を形成し、次に第１図ｂに示す様に気
相成長によりシリコン窒化膜１０３を成長させ、
第１図ｃに示す如く素子間分離領域から該シリコ
ン酸化膜１０２シリコン窒化膜１０３をエツチン
グ除去し選択的に後の酸化的のマスクとなる。シ
リコン酸化膜１０２，シリコン酸化膜１０３を残
し、最後に第１図ｄに示す如く該シリコン窒化膜
１０３，シリコン酸化膜１０２をマスクとしてシ
リコン基板１０１を1000℃前後の温度で通常はス
チーム雰囲気中に於いて酸化し約1.0μの厚さの素
子間分離酸化膜１０４を形成する。
この従来の素子間分離法に於いては厚い酸化膜
１０４はマスクとなる。シリコン窒化膜１０３の
端から横方向に拡がり長さLBだけシリコン窒化
膜１０３の下に入り込む。このLBの値は厚いシ
リコン酸化膜１０４の厚さの７割から10割位の値
に及ぶ。この為に素子間分離領域の面積が拡がつ
てしまい、従つて後からトランジスタ等の能動素
子を形成する領域が狭くなり集積度の向上が阻害
されるという大きな欠点があつた。
１０４はマスクとなる。シリコン窒化膜１０３の
端から横方向に拡がり長さLBだけシリコン窒化
膜１０３の下に入り込む。このLBの値は厚いシ
リコン酸化膜１０４の厚さの７割から10割位の値
に及ぶ。この為に素子間分離領域の面積が拡がつ
てしまい、従つて後からトランジスタ等の能動素
子を形成する領域が狭くなり集積度の向上が阻害
されるという大きな欠点があつた。
第２図は本発明の素子間分離法を説明する為の
断面図である。本発明の素子間分離法は先づ第２
図ａに示す如く、シリコン基板２０１上に熱酸化
により数百Åの厚さのシリコン酸化膜２０２を形
成し次に第２図ｂに示す様にアンモニアガスを含
む雰囲気中で熱処理する事でシリコン酸化膜２０
２を熱窒化されたシリコン酸化膜２０３に変え
る。次にシリコン窒化膜を気相成長させて選択的
にエツチングする事により、第２図ｃに示される
如く選択的に残された熱窒化シリコン酸化膜２０
３とシリコン窒化膜２０４を形成し最後第２図ｄ
に示される如くに該熱窒化シリコン酸化膜２０３
とシリコン窒化膜２０４を酸化マスクとして厚い
素子間分離用絶縁膜２０５を形成する。
断面図である。本発明の素子間分離法は先づ第２
図ａに示す如く、シリコン基板２０１上に熱酸化
により数百Åの厚さのシリコン酸化膜２０２を形
成し次に第２図ｂに示す様にアンモニアガスを含
む雰囲気中で熱処理する事でシリコン酸化膜２０
２を熱窒化されたシリコン酸化膜２０３に変え
る。次にシリコン窒化膜を気相成長させて選択的
にエツチングする事により、第２図ｃに示される
如く選択的に残された熱窒化シリコン酸化膜２０
３とシリコン窒化膜２０４を形成し最後第２図ｄ
に示される如くに該熱窒化シリコン酸化膜２０３
とシリコン窒化膜２０４を酸化マスクとして厚い
素子間分離用絶縁膜２０５を形成する。
この本発明の素子間分離法に於いては、シリコ
ン窒化膜２０４の下の薄いシリコン酸化膜は熱窒
化されたシリコン酸化膜２０３である。この熱窒
化されたシリコン酸化膜２０４は酸化に対してバ
リヤー性をもつているために、厚い酸化膜２０５
を形成する際に該酸化膜２０５の横方向への拡が
りが非常に少い。そのためにシリコン窒化膜２０
４の下の、後で（能動）素子が形成される領域の
面積が狭くなる事が防がれ集積度が大きく向上す
るという利点を有する。更に又、熱窒化されたシ
リコン酸化膜２０３は通常のシリコン酸化膜と同
様シリコン窒化膜２０４とシリコン基板２０１の
間に入る応力を緩和する働きをもち、シリコン基
板２０１には歪が入らないため後で形成される素
子の特性を劣化させる事もない。
ン窒化膜２０４の下の薄いシリコン酸化膜は熱窒
化されたシリコン酸化膜２０３である。この熱窒
化されたシリコン酸化膜２０４は酸化に対してバ
リヤー性をもつているために、厚い酸化膜２０５
を形成する際に該酸化膜２０５の横方向への拡が
りが非常に少い。そのためにシリコン窒化膜２０
４の下の、後で（能動）素子が形成される領域の
面積が狭くなる事が防がれ集積度が大きく向上す
るという利点を有する。更に又、熱窒化されたシ
リコン酸化膜２０３は通常のシリコン酸化膜と同
様シリコン窒化膜２０４とシリコン基板２０１の
間に入る応力を緩和する働きをもち、シリコン基
板２０１には歪が入らないため後で形成される素
子の特性を劣化させる事もない。
第１図は従来技術の半導体装置の製造方法を示
す断面図であり、第２図は本発明の一実施例を示
す断面図である。 尚、図において、１０１，２０１……シリコン
基板、１０２，２０２……シリコン酸化膜、１０
３，２０４……気相成長によるシリコン窒化膜、
１０４，２０５……素子間分離の厚い酸化膜、２
０３……熱窒化されたシリコン酸化膜である。
す断面図であり、第２図は本発明の一実施例を示
す断面図である。 尚、図において、１０１，２０１……シリコン
基板、１０２，２０２……シリコン酸化膜、１０
３，２０４……気相成長によるシリコン窒化膜、
１０４，２０５……素子間分離の厚い酸化膜、２
０３……熱窒化されたシリコン酸化膜である。
Claims (1)
- １ シリコン基板を熱酸化してシリコン酸化膜を
形成する工程と、該シリコン酸化膜を熱窒化する
工程と、該熱窒化されたシリコン酸化膜上にシリ
コン窒化膜を気相成長する工程と、該シリコン窒
化膜と熱窒化されたシリコン酸化膜とを選択的に
エツチング除去する工程と、残されたシリコン窒
化膜及び熱窒化されたシリコン酸化膜をマスクと
してシリコン基板を熱酸化する工程を含む事を特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11653282A JPS596557A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11653282A JPS596557A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS596557A JPS596557A (ja) | 1984-01-13 |
| JPS6316903B2 true JPS6316903B2 (ja) | 1988-04-11 |
Family
ID=14689451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11653282A Granted JPS596557A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596557A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6321848A (ja) * | 1986-07-16 | 1988-01-29 | Sanyo Electric Co Ltd | 素子分離領域の形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5154378A (en) * | 1974-11-07 | 1976-05-13 | Fujitsu Ltd | Handotaisochino seizohoho |
| JPS56125859A (en) * | 1980-03-06 | 1981-10-02 | Fujitsu Ltd | Manufacture of semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50123275U (ja) * | 1974-03-22 | 1975-10-08 |
-
1982
- 1982-07-05 JP JP11653282A patent/JPS596557A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5154378A (en) * | 1974-11-07 | 1976-05-13 | Fujitsu Ltd | Handotaisochino seizohoho |
| JPS56125859A (en) * | 1980-03-06 | 1981-10-02 | Fujitsu Ltd | Manufacture of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS596557A (ja) | 1984-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4743566A (en) | Method of manufacturing a semiconductor device, in which a silicon slice is locally provided with field oxide with a channel stopper | |
| JPH0644563B2 (ja) | シリコン基板上で半導体素子を分離する方法 | |
| US5236862A (en) | Method of forming oxide isolation | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| US5661072A (en) | Method for reducing oxide thinning during the formation of a semiconductor device | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| US5422300A (en) | Method for forming electrical isolation in an integrated circuit | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JPS6316903B2 (ja) | ||
| JPH05251637A (ja) | 半導体装置およびその製造方法 | |
| JPS6359538B2 (ja) | ||
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH07176742A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPS6231492B2 (ja) | ||
| JPS63155747A (ja) | 半導体装置の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPH0258778B2 (ja) | ||
| JPH065588A (ja) | 半導体装置の製造方法 | |
| JPS6117143B2 (ja) | ||
| JP2533141B2 (ja) | 半導体装置の製造方法 | |
| JPH0541375A (ja) | 半導体装置 |