JPS63155735A - 半導体装置用配線基板 - Google Patents
半導体装置用配線基板Info
- Publication number
- JPS63155735A JPS63155735A JP30332886A JP30332886A JPS63155735A JP S63155735 A JPS63155735 A JP S63155735A JP 30332886 A JP30332886 A JP 30332886A JP 30332886 A JP30332886 A JP 30332886A JP S63155735 A JPS63155735 A JP S63155735A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- wiring
- semiconductor device
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は表面に配線層を形成しである半導体装置搭載用
基板に関する。
基板に関する。
工Ｃ＠の半導体素子はセラミック基板やリードフレーム
等の金属基板に塔載され、実装されて半導体装置が構成
される。即ち、第２図の従来の半導体装置の一例に示す
ように、金属の基板ｌの表面に絶縁層２を設け、絶縁層
２」―にＡ４等で配線３を形成し、この基板１の半導体
素子塔載部りに半導体素子５をグイボンディングし、半
導体素子５の電極と配線３とをＡ７！やＡｌ −Ｓｊ、
等のボンディングワイヤ７で結線しである。
等の金属基板に塔載され、実装されて半導体装置が構成
される。即ち、第２図の従来の半導体装置の一例に示す
ように、金属の基板ｌの表面に絶縁層２を設け、絶縁層
２」―にＡ４等で配線３を形成し、この基板１の半導体
素子塔載部りに半導体素子５をグイボンディングし、半
導体素子５の電極と配線３とをＡ７！やＡｌ −Ｓｊ、
等のボンディングワイヤ７で結線しである。
しかし、か＼る従来の半導体装置においては、ボンディ
ングワイヤ７が半導体素子５の周縁角部に接触しないよ
うに、半導体素子塔載部りと配線３の先端との間に四角
枠状にボンディング化ｌを設ける必要がある。又、１枚
のウエノ・−から各半導体素子５を切り出す際には、電
極６を有する表面側からレーザー等で形成したハーフエ
ッチに沿ってウェハーをチョコレートブレイクして分割
するので、半導体素子５の裏面側にバリ８が発生する。
ングワイヤ７が半導体素子５の周縁角部に接触しないよ
うに、半導体素子塔載部りと配線３の先端との間に四角
枠状にボンディング化ｌを設ける必要がある。又、１枚
のウエノ・−から各半導体素子５を切り出す際には、電
極６を有する表面側からレーザー等で形成したハーフエ
ッチに沿ってウェハーをチョコレートブレイクして分割
するので、半導体素子５の裏面側にバリ８が発生する。
このバリ８を配線３に接触させなｌ／）Ａ４こも、半導
体素子塔載部りと配線３の先端との間に四角枠状のボン
ディング化ｔが必要となる。
体素子塔載部りと配線３の先端との間に四角枠状のボン
ディング化ｔが必要となる。
この四角枠状のボンディング化ｔは半導体素子が大きく
なるほど必然的に大さくなり、通常の５〜６隨角の半導
体素子５でも一般に幅約０．４〜０．５酩程度が必要で
あった。四角枠状のボンディング化ｌは半導体装置の動
作に全く寄与しない無駄なスペースであり、半導体素子
の高密度な実装の妨げとなっていた。
なるほど必然的に大さくなり、通常の５〜６隨角の半導
体素子５でも一般に幅約０．４〜０．５酩程度が必要で
あった。四角枠状のボンディング化ｌは半導体装置の動
作に全く寄与しない無駄なスペースであり、半導体素子
の高密度な実装の妨げとなっていた。
本発明は、か＼る従来の事情に鑑み、無駄なポンディン
グ化を設けなくても半導体素子を搭載でき、従来よりも
高密度な実装を可能にする半導体素子用配線基板を提供
することを目的とする。
グ化を設けなくても半導体素子を搭載でき、従来よりも
高密度な実装を可能にする半導体素子用配線基板を提供
することを目的とする。
本発明の半導体素子用配線基板は、基板表面上に半導体
素子の塔載部にまで延在して形成した配線と、半導体素
子塔載部内の上記配線上であって半導体素子電極と対向
する位置に形成した電極接続用バンブとを具えたことを
特徴とする。
素子の塔載部にまで延在して形成した配線と、半導体素
子塔載部内の上記配線上であって半導体素子電極と対向
する位置に形成した電極接続用バンブとを具えたことを
特徴とする。
本発明においては、第１図に示すように、半導体素子５
はその電極６を半導体素子塔載部りで基板１の配線３と
対面させ、対向して当接した電極６と配線３上のバンプ
４とを熱圧着又は超音波溶着により直接固着させる。従
って、バンプの材質としては、熱圧着又は超音波溶着が
容易なアルミニウム、金または銅、若しくはこれらの少
なくとも一種を含む合金が好ましい。
はその電極６を半導体素子塔載部りで基板１の配線３と
対面させ、対向して当接した電極６と配線３上のバンプ
４とを熱圧着又は超音波溶着により直接固着させる。従
って、バンプの材質としては、熱圧着又は超音波溶着が
容易なアルミニウム、金または銅、若しくはこれらの少
なくとも一種を含む合金が好ましい。
また、バンプ４の高さは熱圧着又は超音波溶着が可能で
あれば出来るだけ薄い方が好ましく、特に１０〜１．０
０μｍの範囲の高さが半導体装置の薄型化のために好ま
しい。
あれば出来るだけ薄い方が好ましく、特に１０〜１．０
０μｍの範囲の高さが半導体装置の薄型化のために好ま
しい。
更に、バンプ４を半導体素子５側に形成することも考え
られるが、その場合は半導体素子の大幅なコストアップ
を招くだけでなく、工程の付加により半導体素子の信頼
性を低下させることにもなるので好ましくない。
られるが、その場合は半導体素子の大幅なコストアップ
を招くだけでなく、工程の付加により半導体素子の信頼
性を低下させることにもなるので好ましくない。
本発明によれば、第１図に示すように基板１の半導体素
子塔載部り内で配線３上に設けたバンプ４に直接半導体
素子５の電極６を接続するので、従来の如く最シデイン
グワイヤを使用せず、従ってボンディングワイヤと半導
体素子５の周縁角部との接触は起こり得ない。又、本発
明の配線基板では、第１図の如く半導体素子５を従来と
は上下逆にするギヤング・ボンドにより塔載するので、
ウェハーから切り出す際に半導体素子５の裏面側に発生
するバリ８が基板１の配線３と接触することもない。
子塔載部り内で配線３上に設けたバンプ４に直接半導体
素子５の電極６を接続するので、従来の如く最シデイン
グワイヤを使用せず、従ってボンディングワイヤと半導
体素子５の周縁角部との接触は起こり得ない。又、本発
明の配線基板では、第１図の如く半導体素子５を従来と
は上下逆にするギヤング・ボンドにより塔載するので、
ウェハーから切り出す際に半導体素子５の裏面側に発生
するバリ８が基板１の配線３と接触することもない。
従って、本発明の配線基板ではボンディング化のような
無駄なスペースを設ける必要がなく、実装面積をその分
だけ小さくすることができる。
無駄なスペースを設ける必要がなく、実装面積をその分
だけ小さくすることができる。
また、本発明の配線基板を配線密度の高い薄膜配線基板
に適用すれば、より一層の高密度実装ないし半導体装置
の薄型化に有効である。
に適用すれば、より一層の高密度実装ないし半導体装置
の薄型化に有効である。
第１図に示す金属基板１の表面上に半導体素子塔載部り
まで延在したＡｔ配線３を形成し、半導体素子塔載部り
内の配線３上にＡ４のバンプ４を形成した。このバンプ
４に６朋角で厚さＱ、５ｍｓの半導体素子５の電極６を
熱圧着により直接接続して第１図の半導体装置を構成し
た。
まで延在したＡｔ配線３を形成し、半導体素子塔載部り
内の配線３上にＡ４のバンプ４を形成した。このバンプ
４に６朋角で厚さＱ、５ｍｓの半導体素子５の電極６を
熱圧着により直接接続して第１図の半導体装置を構成し
た。
一方、上記と同じ寸法の半導体素子５を用いて従来の如
くワイヤボンディングにより第２図の半導体装置を構成
するためには、幅０．４間の四角枠状のボンディング化
！が必要であった。
くワイヤボンディングにより第２図の半導体装置を構成
するためには、幅０．４間の四角枠状のボンディング化
！が必要であった。
従って、従来の配線基板では必要な実装面積が４６．２
４ｍｍ を占めるのに対して、本発明の配線基板では実
装面積は３５ｍｍであり、従来よりも実装密度を約２２
．１５％向上させることができた。
４ｍｍ を占めるのに対して、本発明の配線基板では実
装面積は３５ｍｍであり、従来よりも実装密度を約２２
．１５％向上させることができた。
尚、以上の説明ではリードフレームのよウナ金属基板を
用いる例を示したが、本発明はビングリッドアレイ等の
従来ワイヤボンディングにより結線していた半導体装置
に使用する配線基板の全てに適用できるものである。
用いる例を示したが、本発明はビングリッドアレイ等の
従来ワイヤボンディングにより結線していた半導体装置
に使用する配線基板の全てに適用できるものである。
本発明の半導体装置用配線基板によれば、無駄なボンデ
ィング化を設けなくても半導体素子を搭載でさ、従来よ
りも高密度な実装が可能である。
ィング化を設けなくても半導体素子を搭載でさ、従来よ
りも高密度な実装が可能である。
第１図は本発明の配線基板を用いた半導体装置の断面図
であり、第２図は従来の配線基板を用いてワイヤボンデ
ィングした半導体装置の断面図である。 １・・基板 ３・・配線 ４・・バンブ５・・半導体素
子 ６・・電極 ７・・ボンディングワイヤ 第１区 策２図
であり、第２図は従来の配線基板を用いてワイヤボンデ
ィングした半導体装置の断面図である。 １・・基板 ３・・配線 ４・・バンブ５・・半導体素
子 ６・・電極 ７・・ボンディングワイヤ 第１区 策２図
Claims (3)
- （１）基板表面上に半導体素子の塔載部にまで延在して
形成した配線と、半導体素子塔載部内の上記配線上であ
つて半導体素子電極と対向する位置に形成した電極接続
用バンプとを具えたことを特徴とする半導体装置用配線
基板。 - （２）上記バンプがアルミニウム、金または銅、若しく
はこれらの少なくとも一種を含む合金からなることを特
徴とする、特許請求の範囲（１）項に記載の半導体装置
用配線基板。 - （３）上記バンプの高さが１０μｍ〜１００μｍである
ことを特徴とする、特許請求の範囲（１）項又は（２）
項に記載の半導体装置用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30332886A JPS63155735A (ja) | 1986-12-19 | 1986-12-19 | 半導体装置用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30332886A JPS63155735A (ja) | 1986-12-19 | 1986-12-19 | 半導体装置用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155735A true JPS63155735A (ja) | 1988-06-28 |
Family
ID=17919651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30332886A Pending JPS63155735A (ja) | 1986-12-19 | 1986-12-19 | 半導体装置用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7930086B2 (en) | 2004-01-30 | 2011-04-19 | Toyota Jidosha Kabushiki Kaisha | Shifting apparatus and shifting control method thereof |
-
1986
- 1986-12-19 JP JP30332886A patent/JPS63155735A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7930086B2 (en) | 2004-01-30 | 2011-04-19 | Toyota Jidosha Kabushiki Kaisha | Shifting apparatus and shifting control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230348B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US4607276A (en) | Tape packages | |
| US5637828A (en) | High density semiconductor package | |
| US5028987A (en) | High current hermetic package having a lead extending through the package lid and a packaged semiconductor chip | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| KR20060121823A (ko) | 가역 리드리스 패키지, 및 이를 제조 및 사용하기 위한방법 | |
| JPH08116016A (ja) | リードフレーム及び半導体装置 | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| US20220278026A1 (en) | Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device | |
| JPS63155735A (ja) | 半導体装置用配線基板 | |
| JPH0817870A (ja) | 半導体装置 | |
| JPH08148647A (ja) | 半導体装置 | |
| JP2833916B2 (ja) | 半導体装置 | |
| JPS61241954A (ja) | 半導体装置 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| JP2971594B2 (ja) | 半導体集積回路装置 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH0333068Y2 (ja) | ||
| JPS6243337B2 (ja) | ||
| JP2973712B2 (ja) | 平行平板型コンデンサの電極取り付け構造 | |
| JPS6244545Y2 (ja) | ||
| JP2001267351A (ja) | ワイヤボンディング構造 | |
| KR200148753Y1 (ko) | 반도체 패키지 | |
| JP2006032773A (ja) | 半導体装置 |