JPH06124960A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06124960A JPH06124960A JP30048792A JP30048792A JPH06124960A JP H06124960 A JPH06124960 A JP H06124960A JP 30048792 A JP30048792 A JP 30048792A JP 30048792 A JP30048792 A JP 30048792A JP H06124960 A JPH06124960 A JP H06124960A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- phosphorus
- film
- arsenic
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 接合部分に不純物領域が形成されの防止する
とともに、ＤＤＤ構造を形成してホットエレクトロン効
果や短チャンネル効果を抑止できる半導体装置の製造方
法を提供することを目的とする。 【構成】 Ｐ型半導体基板１上に多結晶シリコン膜３を
所定の厚みで形成する工程と、この多結晶シリコン膜３
に拡散の浸透度が異なる燐と砒素をその膜厚および後に
形成しようとする接合の深さに基づき算出したイオン注
入量で各々注入する工程と、前記燐および砒素を前記多
結晶シリコン膜３からＰ型半導体基板１内に拡散させ、
前記砒素にて高濃度拡散層８を形成すると共にこの層８
の周囲に燐にて低濃度拡散層９を形成する工程とを有す
る。
とともに、ＤＤＤ構造を形成してホットエレクトロン効
果や短チャンネル効果を抑止できる半導体装置の製造方
法を提供することを目的とする。 【構成】 Ｐ型半導体基板１上に多結晶シリコン膜３を
所定の厚みで形成する工程と、この多結晶シリコン膜３
に拡散の浸透度が異なる燐と砒素をその膜厚および後に
形成しようとする接合の深さに基づき算出したイオン注
入量で各々注入する工程と、前記燐および砒素を前記多
結晶シリコン膜３からＰ型半導体基板１内に拡散させ、
前記砒素にて高濃度拡散層８を形成すると共にこの層８
の周囲に燐にて低濃度拡散層９を形成する工程とを有す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に微細ＭＯＳトランジスタにおいて接合を形成
するのに好適な方法に関する。
関し、特に微細ＭＯＳトランジスタにおいて接合を形成
するのに好適な方法に関する。
【０００２】
【従来の技術】従来のｎチャンネル微細ＭＯＳトランジ
スタにおけるソース（又はドレイン）領域の接合形成方
法を、キャパシタ下部電極が積み上げされるタイプを例
として、図３に基づき説明する。
スタにおけるソース（又はドレイン）領域の接合形成方
法を、キャパシタ下部電極が積み上げされるタイプを例
として、図３に基づき説明する。
【０００３】同図（ａ）に示すように、まず、Ｐ型シリ
コン基板（半導体基板）２１に、選択酸化法により素子
分離領域２２を形成した後、ゲート絶縁膜２３を形成す
る。次に、ゲート電極２４を形成し、この電極２４をマ
スクとしてＰ型シリコン基板２１に砒素をイオン注入す
ることによって、この基板２１にｎチャンネルトランジ
スタのソース・ドレインとなるｎ+ 拡散層２５，２５を
形成する。次に、同図（ｂ）に示すように、ｎ+ 拡散層
２５上の全面に酸化シリコン膜２７を堆積し、エッチン
グにより開口部２６を設け、その上にノンドープの多結
晶又はアモルファスのシリコン膜２８を堆積する。この
シリコン膜２８にイオン注入法で不純物燐を注入する。
コン基板（半導体基板）２１に、選択酸化法により素子
分離領域２２を形成した後、ゲート絶縁膜２３を形成す
る。次に、ゲート電極２４を形成し、この電極２４をマ
スクとしてＰ型シリコン基板２１に砒素をイオン注入す
ることによって、この基板２１にｎチャンネルトランジ
スタのソース・ドレインとなるｎ+ 拡散層２５，２５を
形成する。次に、同図（ｂ）に示すように、ｎ+ 拡散層
２５上の全面に酸化シリコン膜２７を堆積し、エッチン
グにより開口部２６を設け、その上にノンドープの多結
晶又はアモルファスのシリコン膜２８を堆積する。この
シリコン膜２８にイオン注入法で不純物燐を注入する。
【０００４】
【発明が解決しようとする課題】ところが、イオン注入
で燐を注入しその後に熱処理を行うと、多結晶シリコン
２８中に注入された燐は、前記の開口部２６からＰ型シ
リコン基板１中に拡散し、砒素で形成した深さ0.2 μm
程度のｎ+ 拡散層２５を越えて広がり、これによって不
純物領域ａが形成される。この不純物層ａは、トランジ
スタ特性に対して、接合リーク、短チャンネル効果、或
いはホットエレクトロン効果などの悪影響を与え、半導
体装置の信頼性を低下させる。特に、ＤＲＡＭの微細化
が推進されるに伴い、ソース・ドレイン領域である拡散
層５を形成するにあたっては、不純物の拡散を精度よく
制御し、ソース・ドレイン間の抵抗、リーク電流、及び
接合耐圧等において、良好な電気的特性を得ることが重
要な課題になっている。
で燐を注入しその後に熱処理を行うと、多結晶シリコン
２８中に注入された燐は、前記の開口部２６からＰ型シ
リコン基板１中に拡散し、砒素で形成した深さ0.2 μm
程度のｎ+ 拡散層２５を越えて広がり、これによって不
純物領域ａが形成される。この不純物層ａは、トランジ
スタ特性に対して、接合リーク、短チャンネル効果、或
いはホットエレクトロン効果などの悪影響を与え、半導
体装置の信頼性を低下させる。特に、ＤＲＡＭの微細化
が推進されるに伴い、ソース・ドレイン領域である拡散
層５を形成するにあたっては、不純物の拡散を精度よく
制御し、ソース・ドレイン間の抵抗、リーク電流、及び
接合耐圧等において、良好な電気的特性を得ることが重
要な課題になっている。
【０００５】なお、このような欠点を解決するものとし
て、特開平２−２８１６５４号公報（国際特許分類 Ｈ
０１Ｌ ２７／１０８）には、拡散バリアを用いること
によって不純物領域を拡散層よりも浅く形成する方法が
提案されているが、いかにして不純物領域の厚みを正確
に制御するかは明らかにされていない。
て、特開平２−２８１６５４号公報（国際特許分類 Ｈ
０１Ｌ ２７／１０８）には、拡散バリアを用いること
によって不純物領域を拡散層よりも浅く形成する方法が
提案されているが、いかにして不純物領域の厚みを正確
に制御するかは明らかにされていない。
【０００６】本発明は、上記の事情に鑑み、電極となる
多結晶シリコンからの拡散によって不純物領域が形成さ
れるのを防止するとともに、ＤＤＤ（ｄｏｕｂｌｅ ｄ
ｉｆｆｕｓｅｄ ｄｒａｉｎ）構造を形成してホットエ
レクトロン効果や短チャンネル効果を抑止できる半導体
装置の製造方法を提供することを目的とする。
多結晶シリコンからの拡散によって不純物領域が形成さ
れるのを防止するとともに、ＤＤＤ（ｄｏｕｂｌｅ ｄ
ｉｆｆｕｓｅｄ ｄｒａｉｎ）構造を形成してホットエ
レクトロン効果や短チャンネル効果を抑止できる半導体
装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、上記の課題を解決するために、半導体基
板上に多結晶シリコン又はアモルファスシリコンからな
る半導体膜を所定の厚みで形成する工程と、上記半導体
膜に拡散の浸透度が異なる二種の不純物をその膜厚及び
後に形成しようとする接合の深さに基づき算出したイオ
ン注入量で各々注入し、不純物供給体を形成する工程
と、前記半導体基板及び前記不純物供給体に熱処理を施
し、前記不純物供給体から二種の不純物を前記半導体基
板内に各々拡散して高濃度拡散層及び低濃度拡散層を形
成する工程と、を含むことを特徴とする
の製造方法は、上記の課題を解決するために、半導体基
板上に多結晶シリコン又はアモルファスシリコンからな
る半導体膜を所定の厚みで形成する工程と、上記半導体
膜に拡散の浸透度が異なる二種の不純物をその膜厚及び
後に形成しようとする接合の深さに基づき算出したイオ
ン注入量で各々注入し、不純物供給体を形成する工程
と、前記半導体基板及び前記不純物供給体に熱処理を施
し、前記不純物供給体から二種の不純物を前記半導体基
板内に各々拡散して高濃度拡散層及び低濃度拡散層を形
成する工程と、を含むことを特徴とする
【０００８】
【作用】上記の構成において、多結晶又はアモルファス
シリコンからなる半導体膜にイオン注入された不純物
は、前記の拡散工程によって半導体基板内に拡散し、二
種ある不純物のうち浸透度の低い不純物（或いは、両不
純物）にて高濃度拡散層が形成される。一方、浸透度の
高い不純物にて上記高濃度拡散層を囲むように低濃度拡
散層が形成される。即ち、ＤＤＤ構造が得られ、これに
よってホットエレクトロン効果及び短チャンネル効果が
抑止され、ソース・ドレイン間の抵抗、リーク電流、及
び接合耐圧等において、良好な電気的特性を得ることが
ることができる。
シリコンからなる半導体膜にイオン注入された不純物
は、前記の拡散工程によって半導体基板内に拡散し、二
種ある不純物のうち浸透度の低い不純物（或いは、両不
純物）にて高濃度拡散層が形成される。一方、浸透度の
高い不純物にて上記高濃度拡散層を囲むように低濃度拡
散層が形成される。即ち、ＤＤＤ構造が得られ、これに
よってホットエレクトロン効果及び短チャンネル効果が
抑止され、ソース・ドレイン間の抵抗、リーク電流、及
び接合耐圧等において、良好な電気的特性を得ることが
ることができる。
【０００９】ここで、多結晶又はアモルファスシリコン
からなる半導体膜には、その膜厚及び後に形成する接合
の深さに基づき算出されたイオン注入量で不純物が注入
される。不純物の注入量を不純物供給体となる半導体膜
の厚みで割った値（以下、規格化ドーズと称する）と、
拡散によって形成される接合の深さには、密接な関係が
あり、この規格化ドーズによって高濃度拡散層および低
濃度拡散層の深さを正確に調整することが可能である。
からなる半導体膜には、その膜厚及び後に形成する接合
の深さに基づき算出されたイオン注入量で不純物が注入
される。不純物の注入量を不純物供給体となる半導体膜
の厚みで割った値（以下、規格化ドーズと称する）と、
拡散によって形成される接合の深さには、密接な関係が
あり、この規格化ドーズによって高濃度拡散層および低
濃度拡散層の深さを正確に調整することが可能である。
【００１０】また、高濃度拡散層上に前記の拡散供給体
となる膜を残すようにすれば、例えば、キャパシタ下部
電極を形成する際に、当該電極となる多結晶シリコン膜
と前記高濃度拡散層との間に、当該不純物供給体膜が介
在することになる。従って、上記多結晶シリコン膜に不
純物を注入し熱処理を行っても、前記の不純物供給体膜
の介在によって、不純物が半導体基板内に拡散するのが
抑止され、不純物領域は形成されない。それゆえ、この
不純物領域が形成されることによる不具合、即ち、トラ
ンジスタ特性に対して、接合リーク、短チャンネル効果
などの悪影響を防止することができる。
となる膜を残すようにすれば、例えば、キャパシタ下部
電極を形成する際に、当該電極となる多結晶シリコン膜
と前記高濃度拡散層との間に、当該不純物供給体膜が介
在することになる。従って、上記多結晶シリコン膜に不
純物を注入し熱処理を行っても、前記の不純物供給体膜
の介在によって、不純物が半導体基板内に拡散するのが
抑止され、不純物領域は形成されない。それゆえ、この
不純物領域が形成されることによる不具合、即ち、トラ
ンジスタ特性に対して、接合リーク、短チャンネル効果
などの悪影響を防止することができる。
【００１１】なお、不純物供給体となる半導体膜を、後
にそのまま電極又は配線として用いる構造の半導体装置
においても、本発明を適用できるものである。この場合
でも、低濃度拡散層は、所望の深さに制御されるので、
この低濃度拡散層がいわゆる従来例で説明した不純物領
域となることはない。
にそのまま電極又は配線として用いる構造の半導体装置
においても、本発明を適用できるものである。この場合
でも、低濃度拡散層は、所望の深さに制御されるので、
この低濃度拡散層がいわゆる従来例で説明した不純物領
域となることはない。
【００１２】
【実施例】本発明の一実施例を、図１および図２に基づ
いて説明すれば、以下の通りである。なお、この実施例
では、ｎチャンネル微細ＭＯＳトランジスタを例とし
て、そのソース・レイン領域の接合形成方法を説明す
る。
いて説明すれば、以下の通りである。なお、この実施例
では、ｎチャンネル微細ＭＯＳトランジスタを例とし
て、そのソース・レイン領域の接合形成方法を説明す
る。
【００１３】図１（ａ）に示すように、ｐ型シリコン基
板１に選択酸化法により厚さ0.5 μm の素子分離酸化膜
２を形成する。次に、その全面に、後に拡散供給膜とな
るノンドープの多結晶（又はアモルファス）シリコン膜
３を、0.3 μm の厚みで堆積する。そして、ゲート電極
形成部分となる領域４をエッチングにより除去し、シリ
コン基板１を露出させる。
板１に選択酸化法により厚さ0.5 μm の素子分離酸化膜
２を形成する。次に、その全面に、後に拡散供給膜とな
るノンドープの多結晶（又はアモルファス）シリコン膜
３を、0.3 μm の厚みで堆積する。そして、ゲート電極
形成部分となる領域４をエッチングにより除去し、シリ
コン基板１を露出させる。
【００１４】次に、同図（ｂ）に示すように、熱酸化膜
５を厚み１５ｎm に成長させ、その全面にゲート電極と
なる多結晶（又はアモルファス）シリコン膜を0.5 μm
堆積させ、エッチバックすることによりゲート電極６を
形成する。その後、加速電圧80kev 、ドーズ量１×1016
ｃｍ-2の条件により砒素を、加速電圧40kev 、ドーズ量
１×1014ｃｍ-2の条件により燐を、それぞれ前記の多結
晶シリコン膜３にイオン注入する。
５を厚み１５ｎm に成長させ、その全面にゲート電極と
なる多結晶（又はアモルファス）シリコン膜を0.5 μm
堆積させ、エッチバックすることによりゲート電極６を
形成する。その後、加速電圧80kev 、ドーズ量１×1016
ｃｍ-2の条件により砒素を、加速電圧40kev 、ドーズ量
１×1014ｃｍ-2の条件により燐を、それぞれ前記の多結
晶シリコン膜３にイオン注入する。
【００１５】ここで、イオンの注入量は、図２のグラフ
を利用して算出される。図２は、酸化供給膜としてアモ
ルファスシリコン膜を用い、且つ、不純物として燐を用
いた場合のグラフであり、アモルファスシリコン膜中の
燐のドーズ量／膜厚と、このアモルファスシリコン膜を
８５０℃で６０分及び９００℃で６０分の条件で熱処理
して形成される接合の深さとの関係を示している。この
図２により、例えば、拡散供給源となるアモルファスシ
リコン膜を0.3 μm とすれば、ｔ＝３０００Åのグラフ
が用いられ、接合深さを0.3 μm とするのであれば、約
2.2 ×１０20ｃｍ-3のイオン濃度となり、このイオン濃
度にアモルファスシリコン膜の膜厚を掛けることでイオ
ンの注入（ドーズ）量が算出できる。図２は、燐につい
てのものであるが、砒素についても同様のグラフを用
い、注入量を算出して接合の深さを制御することができ
る。
を利用して算出される。図２は、酸化供給膜としてアモ
ルファスシリコン膜を用い、且つ、不純物として燐を用
いた場合のグラフであり、アモルファスシリコン膜中の
燐のドーズ量／膜厚と、このアモルファスシリコン膜を
８５０℃で６０分及び９００℃で６０分の条件で熱処理
して形成される接合の深さとの関係を示している。この
図２により、例えば、拡散供給源となるアモルファスシ
リコン膜を0.3 μm とすれば、ｔ＝３０００Åのグラフ
が用いられ、接合深さを0.3 μm とするのであれば、約
2.2 ×１０20ｃｍ-3のイオン濃度となり、このイオン濃
度にアモルファスシリコン膜の膜厚を掛けることでイオ
ンの注入（ドーズ）量が算出できる。図２は、燐につい
てのものであるが、砒素についても同様のグラフを用
い、注入量を算出して接合の深さを制御することができ
る。
【００１６】次に、前記のイオン注入された基板に対
し、９００℃で３０分間の熱処理を行なう。この熱処理
により、多結晶シリコン膜３内に注入された砒素および
燐がシリコン基板１内に拡散し、ｎ+ 拡散層８、及びｎ
- 拡散層９を形成する。砒素で形成したｎ+ 拡散層８の
周りに燐のｎ- 拡散層９が形成されるのは、高濃度（〜
１０20ｃｍ-3）の砒素拡散層中で比較的低濃度（〜１０
18ｃｍ-3）の燐の拡散が促進され、砒素の拡散層を越え
て燐が拡散し易いからである( 文献:R. B. Fairand W.
G. Meyer Silicon Pro cessing, ASTM STP 804, D. C.
Gupta, Ed., American Society for Testing and Mater
ials, 1983, pp. 290-305. 参照) 。
し、９００℃で３０分間の熱処理を行なう。この熱処理
により、多結晶シリコン膜３内に注入された砒素および
燐がシリコン基板１内に拡散し、ｎ+ 拡散層８、及びｎ
- 拡散層９を形成する。砒素で形成したｎ+ 拡散層８の
周りに燐のｎ- 拡散層９が形成されるのは、高濃度（〜
１０20ｃｍ-3）の砒素拡散層中で比較的低濃度（〜１０
18ｃｍ-3）の燐の拡散が促進され、砒素の拡散層を越え
て燐が拡散し易いからである( 文献:R. B. Fairand W.
G. Meyer Silicon Pro cessing, ASTM STP 804, D. C.
Gupta, Ed., American Society for Testing and Mater
ials, 1983, pp. 290-305. 参照) 。
【００１７】その後、同図（ｃ）に示すように、熱酸化
膜５上の全面に酸化シリコン膜を0.2 μm の厚みで堆積
し、これをパターニングしてゲート電極６上部にシリコ
ン酸化膜１０を形成すると共に、拡散供給源として使用
した多結晶シリコン膜にて電極接続層１１を形成する。
以後、キャパシタ電極層などの必要な上部構造を形成し
ていく。
膜５上の全面に酸化シリコン膜を0.2 μm の厚みで堆積
し、これをパターニングしてゲート電極６上部にシリコ
ン酸化膜１０を形成すると共に、拡散供給源として使用
した多結晶シリコン膜にて電極接続層１１を形成する。
以後、キャパシタ電極層などの必要な上部構造を形成し
ていく。
【００１８】上記の構成によれば、ｎ+ 拡散層８の周り
に燐のｎ- 拡散層９が形成され、ＤＤＤ構造が得られ
る。これにより、ホットエレクトロン効果及び短チャン
ネル効果を抑止し、ソース・ドレイン間の抵抗、リーク
電流、及び接合耐圧等において、良好な電気的特性を得
ることがることができる。
に燐のｎ- 拡散層９が形成され、ＤＤＤ構造が得られ
る。これにより、ホットエレクトロン効果及び短チャン
ネル効果を抑止し、ソース・ドレイン間の抵抗、リーク
電流、及び接合耐圧等において、良好な電気的特性を得
ることがることができる。
【００１９】また、ｎ+ 拡散層８上に存在する拡散供給
膜からなる電極接続層１１は、例えば、キャパシタ下部
電極を形成する際に、当該電極となる多結晶シリコン膜
と前記ｎ+ 拡散層８上との間に介在することになる。従
って、上記多結晶シリコン膜に不純物を注入し熱処理に
て拡散を起こさせても、前記の電極接続層１１の介在に
よって、不純物がシリコン基板１に拡散するのが抑止さ
れ、不純物領域は形成されない。それゆえ、この不純物
領域が形成されることによる不具合、即ち、トランジス
タ特性に対して、接合リーク、短チャンネル効果などの
悪影響を防止することができる。
膜からなる電極接続層１１は、例えば、キャパシタ下部
電極を形成する際に、当該電極となる多結晶シリコン膜
と前記ｎ+ 拡散層８上との間に介在することになる。従
って、上記多結晶シリコン膜に不純物を注入し熱処理に
て拡散を起こさせても、前記の電極接続層１１の介在に
よって、不純物がシリコン基板１に拡散するのが抑止さ
れ、不純物領域は形成されない。それゆえ、この不純物
領域が形成されることによる不具合、即ち、トランジス
タ特性に対して、接合リーク、短チャンネル効果などの
悪影響を防止することができる。
【００２０】なお、本実施例では、前記のイオン注入工
程で砒素および燐を同時にイオン注入し、熱処理により
両拡散層を形成するようにしたが、砒素の注入拡散後に
燐を注入拡散させるようにしてもよいものである。
程で砒素および燐を同時にイオン注入し、熱処理により
両拡散層を形成するようにしたが、砒素の注入拡散後に
燐を注入拡散させるようにしてもよいものである。
【００２１】
【発明の効果】以上のように、本発明によれば、ホット
エレクトロン効果及び短チャンネル効果を抑止して良好
な電気的特性を得ることができると共に、ソフトエラー
などを無くして半導体装置の信頼性を高めることができ
るという効果を奏する。
エレクトロン効果及び短チャンネル効果を抑止して良好
な電気的特性を得ることができると共に、ソフトエラー
などを無くして半導体装置の信頼性を高めることができ
るという効果を奏する。
【図１】本発明の一実施例としてのｎチャネルＭＯＳト
ランジスタの製造方法を示す製造工程図である。
ランジスタの製造方法を示す製造工程図である。
【図２】不純物（燐）で形成される接合の深さ（縦軸）
の規格化ドーズ（横軸）依存性を示すグラフである。
の規格化ドーズ（横軸）依存性を示すグラフである。
【図３】従来のｎチャネルＭＯＳトランジスタの製造方
法を示す製造工程図である。
法を示す製造工程図である。
【符号の説明】 １ Ｐ型シリコン基板 ２ 素子分離酸化膜 ３ アモルファスシリコン膜（拡散供給膜） ４ ゲート電極 ８ ｎ+ 拡散層（高濃度拡散層） ９ ｎ- 拡散層（低濃度拡散層）
Claims (1)
- 【請求項１】 半導体基板上に多結晶シリコン又はアモ
ルファスシリコンからなる半導体膜を所定の厚みで形成
する工程と、上記半導体膜に拡散の浸透度が異なる二種
の不純物をその膜厚及び後に形成しようとする接合の深
さに基づき算出したイオン注入量で各々注入し、不純物
供給体を形成する工程と、前記半導体基板及び前記不純
物供給体に熱処理を施し、前記不純物供給体から二種の
不純物を前記半導体基板内に各々拡散して高濃度拡散層
及び低濃度拡散層を形成する工程と、を含むことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30048792A JPH06124960A (ja) | 1992-10-13 | 1992-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30048792A JPH06124960A (ja) | 1992-10-13 | 1992-10-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06124960A true JPH06124960A (ja) | 1994-05-06 |
Family
ID=17885405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30048792A Pending JPH06124960A (ja) | 1992-10-13 | 1992-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06124960A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802682B1 (ko) * | 2000-01-20 | 2008-02-12 | 어플라이드 머티어리얼스, 인코포레이티드 | 가스 분배 장치 및 그 가스 분배 장치를 포함하는 챔버 |
| JP2012104827A (ja) * | 2010-11-08 | 2012-05-31 | Hynix Semiconductor Inc | 埋没ジャンクションを有する垂直型トランジスタ及びその形成方法 |
-
1992
- 1992-10-13 JP JP30048792A patent/JPH06124960A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802682B1 (ko) * | 2000-01-20 | 2008-02-12 | 어플라이드 머티어리얼스, 인코포레이티드 | 가스 분배 장치 및 그 가스 분배 장치를 포함하는 챔버 |
| JP2012104827A (ja) * | 2010-11-08 | 2012-05-31 | Hynix Semiconductor Inc | 埋没ジャンクションを有する垂直型トランジスタ及びその形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0297027A (ja) | 半導体装置の製造方法 | |
| JPH04239760A (ja) | 半導体装置の製造法 | |
| JPS63305546A (ja) | 半導体集積回路装置の製造方法 | |
| JPH06124960A (ja) | 半導体装置の製造方法 | |
| JPH09181274A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0456456B2 (ja) | ||
| US6548873B2 (en) | Semiconductor device and manufacturing method of the same | |
| JP2544806B2 (ja) | 半導体装置の製造方法 | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JPS63155720A (ja) | 半導体装置の製造方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| JP2626485B2 (ja) | 半導体装置の製造方法 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPS6321825A (ja) | 半導体装置の製造方法 | |
| JPH0230145A (ja) | 半導体装置の製造方法 | |
| JPS60198813A (ja) | 半導体への不純物拡散法 | |
| JPH05190848A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS5980941A (ja) | 半導体装置の製造方法 | |
| JPH04260331A (ja) | 半導体装置の製造方法 | |
| JPH0547774A (ja) | 半導体装置の製造方法 | |
| JPH03218025A (ja) | 半導体装置の製造方法 | |
| JPS60116164A (ja) | 半導体装置の製造方法 | |
| JPH0127596B2 (ja) | ||
| JPH03209836A (ja) | 半導体装置の製造方法 |