JPH02270335A

JPH02270335A - 半導体装置及びその製造方法

Info

Publication number: JPH02270335A
Application number: JP9062189A
Authority: JP
Inventors: Etsuo Fukuda; 悦生福田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1989-04-12
Filing date: 1989-04-12
Publication date: 1990-11-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分前）本発明は、ＭＯＳトランジスタの構造及び製造方法に係
り、特にパンチスルー現象を低減したＭＯＳトランジス
タに関する。

（従来の技術）第３図に従来のＭＯＳトランジスタの構造を示す。ｎ型
シリコン基板２１上には、選択酸化法などにより素子分
離領域２２が形成されている。

また、ｎ型シリコン基板２１上の素子形成領域の所定位
置にはゲート酸化膜２３が形成され、更に１、：、ノケ
−ト酸化膜２３上に導体膜、例えばリンを高濃度に拡散
させた多結晶シリコンから成るゲ−ト電極２４が形成さ
れている。このゲート電極２４の側面には、例えばＬＰ
−ＣＶＤ　　Ｓ　ｉ　０２膜から成る側壁絶縁膜２５が
形成されている。また、ｎ型シリコン基板２１内のゲー
ト電極２４端部から素子／分離領域２２にわたってボロ
ンあるいはフッ化ボロンが注入されたＰ型のドレイン／
ソース拡散層２６が形成されている。このドレイン／ソ
ース拡散層２６及びゲート電極２４上には、ホウ素とリ
ンを多量に含んだＳ　ｉＯ２膜即ち、ＢＰＳＧ膜２７膜
形７され素子の平坦化がはかられている。また、ドレイ
ン／ソース拡散層２６上の所定位置には、コンタクト孔
が設けられ八ρからなる電極２８が形成されている。

この様な構造のＭＯＳ）ランジスタにおいては、ボロン
の拡散係数が大きいため、ドレイン／ソース拡散層２６
へのボロンのイオン注入後の熱処理により拡散層が表面
から深い位置迄形成される。

よって、ドレイン／ソース拡散層２６の深い位置におい
ても電流が流れるパンチスルー現象が顕著になる。また
、素子の微細化に伴いドレイン／ソース領域２６の深さ
を浅く形成しなければならなず、浅いドレイン／ソース
拡散層２６をイオン注入によって形成するためには、イ
オン注入のエネルギーを低い値で押さえなければならな
い。しかし、イオン注入の低エネルギー化は注入ドーズ
量に関係しており、あまり低エネルギーで注入をおこな
うとイオンの反射がおこり正確な注入量とはならないと
いう問題が生じる。

（発明が解決しようとする課題）以上の様に従来のＭＯＳトランジスタの構造では、拡散
層の深い位置において電流が流れるパンチスルー現象が
発生し、特に、ボロンの場合は拡散係数が大きいためこ
の現象が顕著になる。このパンチスルー現象は、素子の
特性、例えばドレイン電流−ゲート電圧特性の劣化をも
たらすという問題があった。また、素子の微細化に伴い
拡散層を浅くする必要があり、これをイオン注入により
形成するためには、イオン注入のエネルギーを低い値で
押さえなければならない。しかし、あまり低いエネルギ
ーで注入を行なうとイオンの反射がおこり正確な注入量
とならないという問題があった。

本発明は、この様な課題を解決する半導体装置及びその
製造方法を提供することを目的とする。

［発明の構成］（課題を解決するための手段）本発明は、上記事情に鑑みて為されたもので、第１の発
明°は、半導体基板上に形成されたゲート電極及びこの
ゲート電極を挟んで前記半導体基板に設けられたドレイ
ン／ソース拡散層と、このドレイン／ソース拡散層下に
設けられた窒素を導入した層とを具備したことを特徴と
する半導体装置を提供する。

また、第２の発明は前記窒素を導入した層は、前記ドレ
イン／ソース拡散層を形成する不純物の窒化物が添加さ
れた層であることを特徴とする半導体装置を提供する。

また、第３の発明は前記半導体装置はＰチャネルＭＯＳ
トランジスタであることを特徴とする半導体装置を提供
する。

また、第４の発明は半導体基板上にゲート電極及びこの
ゲート電極を挟んで前記半導体基板にドレイン／ソース
拡散層を形成する工程と、ドレイン／ソース拡散層下に
対応する領域に窒素を添加する工程とを具備したことを
特徴とする半導体装置の製造方法を提供する。

また、第５の発明は、前記窒素はドレイン／ソース拡散
層を形成する不純物の窒化物のスパッタ型イオン注入法
により添加することを特徴とする請求項３記載の半導体
装置の製造方法を提供する。

（作　　用）この様に、本発明においては、ドレイン／ソース拡散層
の下位に位置した半導体基板中にスパッタ型固体イオン
ソースを用いることにより、ドレイン／ソース拡散層を
形成する不純物の窒化物を含む層を形成する。この添加
層中の窒素は、他の元素に比べてキャリアを捕獲しやす
いため、この捕獲作用によりドレイン／ソース拡散層の
表面から深い位置において電流が流れるのを低減できパ
ンチスルー現象を抑制できる。

また、半導体の格子中に窒化物が入り込む構造となり、
ドレイン／ソース拡散層からの不純物の拡散をこの部分
で阻止できるため、イオン注入のエネルギーをかなり低
いレベルで押さえなくとも拡散層を浅くでき素子の微細
化にも対応できる。

（実施例）以下、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の実施例の半導体装置の断面図である
。ｎ型シリコン基板１上には、選択酸化法などにより素
子分離領域２が形成されている。

また、ｎ型シリコン基板１上の素子形成領域の所定位置
にはゲート酸化膜３が形成され、更に、このゲート酸化
膜３上に導体膜、例えばリンを高濃度に拡散させた多結
晶シリコンから成るゲート電極４が形成されている。こ
のゲート電極４の側面ニハ、例えばＬ　Ｐ　　Ｇ　Ｖ　
Ｄ　　Ｓ　ｔ　Ｏ２膜から成る側壁絶縁膜５が形成され
ている。また、ｎ型シリコン基板１内のドレイン／ソー
ス拡散層６予定域の下位に接して、窒化ボロン（ＢＮ）
をスパッタ型イオン注入法を用いて形成された窒化ボロ
ン添加層７が設けられている。更に、この窒化ボロン添
加層７上には、ボロンのイオン注入によりドレイン／ソ
ース拡散層６が形成されている。また、このドレイン／
ソース拡散層６及びゲート電極４上にはホウ素とリンを
多量に含んだＳ　ｉＯ２膜即ちＢＰＳＧ膜８が形成され
、素子の平坦化がはかられている。また、ドレイン／ソ
ース拡散層６上の所定位置には、コンタクト孔が設けら
れＡＩ）から成る電極９が形成されている。

第２図は、本発明の実施例の半導体装置の製造方法を工
程順に断面図で示したものである。

ｎ型シリコン基板１（又はｎ型ウェル）上に例えば選択
酸化法等により素子分離領域を形成する。

次に、ｎ型シリコン基板１の素子形成領域に厚さ２００
Ａ程度のゲート酸化膜３、続いてゲート電極用多結晶シ
リコンを全面に形成する。次にリンを拡散してこの多結
晶シリコンのシート抵抗を数十〔Ω／Ｃ−］まで低下さ
せた後、フォトレジストをマスクにして巾１．０μｍに
加工しゲート電極４とする。次にＣＶＤ法によりＳ　ｉ
Ｏ２膜をウェハ全面に１５０ＯＡ堆積し、それを反応性
イオンエツチング法を用いて全面エツチングすることで
ゲート電極４の側壁にのみ側壁絶縁膜５を残置する。

（第２図（ａ））次に、窒化ボロンターゲットを１０００℃〜１２００℃
、セシウムガス雰囲気中でスパッタリング法によりスパ
ッタして窒化ボロンを生成後、これを引出し、加速して
イオン注入することによリドレイン／ソース拡散層６、
形成予定域の下位に接したｎ型シリコン基板１中に窒化
ボロン添加層７を形成する。次に、ボロンを４０ｋｅｙ
、５Ｘ１０ｃｍ　　　でイオン注入し、９００℃、酸素
雰囲気中で３０分間のアニール処理を行ないドレイン／
ソース拡散層６を形成する。このアニール処理の際、ド
レイン／ソース／ゲート上には厚さ４００Ａ程度のＳ　
Ｉ　Ｏ２膜１０も形成される。

（第２図（ｂ））次に、ドレイン／ソース／ゲート上に形成された５ｉ０
２膜１０を希ＨＦ溶液でエツチングにより除去する。次
に、ＣＶＤ法によりホウ素とリンを多量に含んだＳ　ｉ
ｏ　２膜、即ち、ＢＰＳＧ膜８を全面に厚さ１μｍ程度
堆積し、２０６ｇ３雰囲気中で９００℃、６０分間のア
ニール処理を行ない、このＢＰＳＧ膜８表面を平坦化す
る。（第２図（Ｃ））次に、このＢＰＳＧ膜８にコンタクト孔を開口し、全面
に例えばＡＩ膜を８０００Ａスパツタリング法で堆積後
、パターニングし電極９を形成する。（第２図（ｄ））以上の様なＭＯＳｌ−ランジスタの構造及び製造方法に
おいては、ドレイン／ソース拡散層の下位に接して窒素
添加層が設けられている。この窒素は他の元素に比ベキ
ャリアを捕獲しやすいため、この捕獲作用によりドレイ
ン／ソース拡散層の表面から深い位置において電流が流
れるのを低減できパンチスルー現象を制御できる。

また、シリコン原子の格子中に窒化ボロンが入り込む構
造となり、ボロン又は、フッ化ボロンのアニール処理に
よる拡散をこの部分で素子できるため、イオン注入のエ
ネルギーをかなり低いレベルで押さえなくとも拡散層を
浅くでき素子の微細化にも対応できる。

なお、窒化ボロンのイオン注入量を制御することにより
、その後のボロンのイオン注入工程を省略することも可
能である。即ち、所定深さ位置に窒化ボロンをイオン注
入し、このイオン注入層からボロンを表面に拡散させる
ことにより、先述実施例と同様な構造が実現できる。

また、上記実施例はＰチャネルのＭＯＳトランジスタに
ついて説明したが、同様にｎチャネルのＭＯＳトランジ
スタ、更にはＣＭＯＳトランジスタにも適用できる。ｎ
チャネルＭＯＳトランジスタではＰ型シリコン基板を用
いドレイン／ソース不純物としてヒ素やリンを用いれば
良い。この場合、ドレイン／ソース拡散層の下位に接し
て、ヒ素やリンの窒化物を設ける様にすれば良い。

また、以上の実施例では不純物の窒化物をイオン注入し
たが、所望により窒素のみイオン注入するようにしても
よい。

［発明の効果］以上述べた様に本発明によれば、窒素は他の元素に比ベ
キャリアの捕獲作用が大きいため、ドレイン／ソース拡
散層の表面から深い位置において電流が流れるのを阻止
できパンチスルー現象を抑制できる。従って素子の特性
劣化を防ぐことができ信頼性の向上につながる。

また、イオン注入のエネルギーをかなり低いレベルまで
押さえることなく浅い拡散層を形成できる半導体装置を
得ることができる。

【図面の簡単な説明】

第１図は、本発明の実施例の半導体装置の断面図、第２
図は、本発明の実施例の半導体装置の製造方法を工程順
に示した断面図、第３図は、従来例の半導体装置を示す
断面図である。図において、１・・・ｎ型シリコン基板、２・・・素子分離領域、３
・・・ゲート酸化膜、４・・・ゲート電極、５・・・側
壁絶縁膜、６・・・ドレイン／ソース拡散層、７・・・
窒化ボロン添加層、８・・・ＢＰＳＧ膜、９・・・電極
、１ｏ・・・Ｓ　ｉＯ２膜、２１・・・ｎ型シリコン基
板、２２・・・素子分離領域、２３・・・ゲート酸化膜
、２４・・・ゲート電極、２５・・・側壁絶縁膜、２６
・・・ドレイン／ソース拡散層、２７・・・ＢＰＳＧ膜
、２８・・・電極。

Claims

【特許請求の範囲】

（１）半導体基板上に形成されたゲート電極及びこのゲ
ート電極を挟んで前記半導体基板に設けられたドレイン
／ソース拡散層と、このドレイン／ソース拡散層下に設
けられた窒素を導入した層とを具備したことを特徴とす
る半導体装置。
（２）前記窒素を導入した層は、前記ドレイン／ソース
拡散層を形成する不純物の窒化物が添加された層である
ことを特徴とする請求項１記載の半導体装置。
（３）前記半導体装置は、ＰチャネルＭＯＳトランジス
タであることを特徴とする請求項１または請求項２記載
の半導体装置。
（４）半導体基板上にゲート電極及びこのゲート電極を
挟んで前記半導体基板にドレイン／ソース拡散層を形成
する工程と、ドレイン／ソース拡散層下に対応する領域
に窒素を添加する工程とを具備したことを特徴とする半
導体装置の製造方法。
（５）前記窒素は、ドレイン／ソース拡散層を形成する
不純物の窒化物のスパッタ型イオン注入法により添加す
ることを特徴とする請求項４記載の半導体装置の製造方
法。