JPS63151037A - 半導体素子の検査方法 - Google Patents
半導体素子の検査方法Info
- Publication number
- JPS63151037A JPS63151037A JP61299646A JP29964686A JPS63151037A JP S63151037 A JPS63151037 A JP S63151037A JP 61299646 A JP61299646 A JP 61299646A JP 29964686 A JP29964686 A JP 29964686A JP S63151037 A JPS63151037 A JP S63151037A
- Authority
- JP
- Japan
- Prior art keywords
- pallet
- inspection
- semiconductor
- probes
- cassette
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000007689 inspection Methods 0.000 title claims description 31
- 238000012360 testing method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 241001422033 Thestylus Species 0.000 claims description 6
- 230000032258 transport Effects 0.000 claims 1
- 239000000523 sample Substances 0.000 abstract description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000005484 gravity Effects 0.000 description 3
- 238000000605 extraction Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000010924 continuous production Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体素子の検査方法に関する。
(従来の技術)
従来完成品のパッケージ工程後のICなど半導体素子の
電気的特性を検査するのに半導体製造装置であるICハ
ンドラーで実行していた。ICハンドラーは当業者にお
いて周知である。
電気的特性を検査するのに半導体製造装置であるICハ
ンドラーで実行していた。ICハンドラーは当業者にお
いて周知である。
即ち筒状のマガジンに1列に設定された複数のICを重
力の作用及びオートローダ−機構によりハンドラー側面
に設けられた検査部に搬送し、検査後重力の作用及びオ
ートローダ−機構により性能別に選別していた。
力の作用及びオートローダ−機構によりハンドラー側面
に設けられた検査部に搬送し、検査後重力の作用及びオ
ートローダ−機構により性能別に選別していた。
(発明が解決しようとする問題点)
ICの技術革新によりICの多様化が進んでいる。この
ICの多用化でICのパッケージの形状も対応要求され
、多種多様なパッケージ形状の半導体素子が製造されて
いる。そこでこの多種多様なパッケージ形状の半導体素
子を即座に検査する装置が必要となった。しかしながら
従来のICハンドラーにおいては、品種の異なるICを
検査する際、ICのパッケージ形状に合った筒状のマガ
ジンを用意しなければならず、なおかつ検査部も新しい
品種に合ったものに換えなければならず、オペレーター
にかなりの負担をかけていた。
ICの多用化でICのパッケージの形状も対応要求され
、多種多様なパッケージ形状の半導体素子が製造されて
いる。そこでこの多種多様なパッケージ形状の半導体素
子を即座に検査する装置が必要となった。しかしながら
従来のICハンドラーにおいては、品種の異なるICを
検査する際、ICのパッケージ形状に合った筒状のマガ
ジンを用意しなければならず、なおかつ検査部も新しい
品種に合ったものに換えなければならず、オペレーター
にかなりの負担をかけていた。
さらに、ICハンドラーにおいてのICの搬送方法には
1重力の作用に頼っているところが大きく、この方法で
はICが途中で詰ってしまうことが頻繁におこり信頼性
に欠けていた。
1重力の作用に頼っているところが大きく、この方法で
はICが途中で詰ってしまうことが頻繁におこり信頼性
に欠けていた。
さらにICの検査部においては、ICの接触位置とテス
タとのメジャリングケーブルの長さは約150mmにも
および正確な検査が実行不可能となる欠点もあった。
タとのメジャリングケーブルの長さは約150mmにも
および正確な検査が実行不可能となる欠点もあった。
この発明は上記点を改善するためになされたもので汎用
性があり信頼の高いIC検査方法を提供するものである
。
性があり信頼の高いIC検査方法を提供するものである
。
(問題点を解決するための手段)
この発明は、パッケージングされた半導体素子をパレッ
トの予め定められた位置に複数個設けた状態で上記半導
体素子の電極端子にテスタの触針を接触させ電気的特性
を検査することを特徴とした半導体素子の検査方法を得
るものである。
トの予め定められた位置に複数個設けた状態で上記半導
体素子の電極端子にテスタの触針を接触させ電気的特性
を検査することを特徴とした半導体素子の検査方法を得
るものである。
(作用)
パッケージングされた半導体素子をパレットの予め定め
られた位置に設けた状態でテスタに接続している触針を
接触させて電気的特性を検査することにより汎用性が生
じ信頼が向上するという効果が得られる。
られた位置に設けた状態でテスタに接続している触針を
接触させて電気的特性を検査することにより汎用性が生
じ信頼が向上するという効果が得られる。
(実施例)
次に本発明の一実施例を図を参照して説明する。
被測定体は例えば第6図(A)に示す如き半導体チップ
をマ硬乍しパッケージングされた後の半導ノ体素子例え
ばIC中である。このIC中を載置するパレット■は第
1図に示す如く例えば縦450na横450 m高さI
O−に構成され、ICを設定するためのくり抜き六〇例
えば縦20m横10111M深さ5鴫が周縁より約5m
のところから1m間隔をおいて形成されている。くり抜
き穴■は合計21 X 40 = 840個形成されて
いる。このパレット■はカセット■に20枚夫々適当な
間隔を設けて水平に収納可能である。
をマ硬乍しパッケージングされた後の半導ノ体素子例え
ばIC中である。このIC中を載置するパレット■は第
1図に示す如く例えば縦450na横450 m高さI
O−に構成され、ICを設定するためのくり抜き六〇例
えば縦20m横10111M深さ5鴫が周縁より約5m
のところから1m間隔をおいて形成されている。くり抜
き穴■は合計21 X 40 = 840個形成されて
いる。このパレット■はカセット■に20枚夫々適当な
間隔を設けて水平に収納可能である。
上記パレット■の格子状に形成されたくり抜き六〇にI
C中を設は例えば載置して、このパッケージに多数のI
C中を配列した状態のIC中について電気的特性を測定
する装置の構造について説明する。
C中を設は例えば載置して、このパッケージに多数のI
C中を配列した状態のIC中について電気的特性を測定
する装置の構造について説明する。
上記IC■を設定するパレット■を複数枚例えば20枚
積載収納したカセット■を載置台0上に載置する。この
載置台■はモータ■に連結した支持軸■の回動により上
下動可能に構成されている。
積載収納したカセット■を載置台0上に載置する。この
載置台■はモータ■に連結した支持軸■の回動により上
下動可能に構成されている。
この載置台0に載置されたカセット■からパレット■を
1枚づつ取り出すために取出し機構が設けられている。
1枚づつ取り出すために取出し機構が設けられている。
この取り出し機構は検査ステージ(lO)に設定されて
いる。パレット■の上記取出し機構は、−軸上をスライ
ドする構造となっており、板状アーム(Ha)(llb
)が板状体(12a)(12b) (12c)によって
形成されるガイドに沿って移動する構造となっている。
いる。パレット■の上記取出し機構は、−軸上をスライ
ドする構造となっており、板状アーム(Ha)(llb
)が板状体(12a)(12b) (12c)によって
形成されるガイドに沿って移動する構造となっている。
このアーム(lla) (llb)のスライドは、電気
モータ(13)の回転により回転軸(14)に係合した
ベルト(15)を回転し、このベルト(15)の回転に
よりスクリュー(16)を動作させ螺合作用で係合して
スライドさせるものである。又この板状アーム(lla
) (llb)及び板状体(12a) (12b) (
12c)には真空吸着機構が設定されている。又板状体
(12a)(12b) (12c)は上下動可能となっ
ている。この機構を備えた検査ステージ(10)はモー
タに連結しておりX方向・Y方向・Z方向・θ方向の駆
動が可能である。検査部において、検査ステージ(10
)の対向した位置にはプローブカード(20)が設けら
れていて、このプローブカード(20)にはプローブ針
(21)が取着している。このプローブ針(21)から
テスタまでは電気的に接続されている。
モータ(13)の回転により回転軸(14)に係合した
ベルト(15)を回転し、このベルト(15)の回転に
よりスクリュー(16)を動作させ螺合作用で係合して
スライドさせるものである。又この板状アーム(lla
) (llb)及び板状体(12a) (12b) (
12c)には真空吸着機構が設定されている。又板状体
(12a)(12b) (12c)は上下動可能となっ
ている。この機構を備えた検査ステージ(10)はモー
タに連結しておりX方向・Y方向・Z方向・θ方向の駆
動が可能である。検査部において、検査ステージ(10
)の対向した位置にはプローブカード(20)が設けら
れていて、このプローブカード(20)にはプローブ針
(21)が取着している。このプローブ針(21)から
テスタまでは電気的に接続されている。
このプローブカード(20)の上方向には、拡大鏡例え
ばマイクロスコープが設定されており、前面には操作パ
ネルが設けられている。この操作パネルの下方向には、
この検査装置の動作を制御するためのCPUが設定され
ている。CPUへの動作手順の入力は操作パネルから入
力される6次にこの検査装置によりパッケージされたI
C中の電気的特性の検査方法について説明する。
ばマイクロスコープが設定されており、前面には操作パ
ネルが設けられている。この操作パネルの下方向には、
この検査装置の動作を制御するためのCPUが設定され
ている。CPUへの動作手順の入力は操作パネルから入
力される6次にこの検査装置によりパッケージされたI
C中の電気的特性の検査方法について説明する。
まず完成品であるパッケージングされたIC中をパレッ
ト■に形成された上記穴部■に予め定められた方向に合
わせて第1図に示す如く配設する。
ト■に形成された上記穴部■に予め定められた方向に合
わせて第1図に示す如く配設する。
パレット01枚につき840個のICのが設置可能なの
で、20枚のパレット■を収納可能なカセット■には合
計で16,800個のIC中が設定可能である。
で、20枚のパレット■を収納可能なカセット■には合
計で16,800個のIC中が設定可能である。
パレット■をカセット■から検査ステージ(10)に載
置するには、まず検査ステージ(10)をX方向・Y方
向の駆動によりカセット■の前面に設定する。
置するには、まず検査ステージ(10)をX方向・Y方
向の駆動によりカセット■の前面に設定する。
ここで板状体(12a) (12b) (12c)を下
動させた後。
動させた後。
パレットの間隙に板状アーム(lla) (llb)を
平行にスライド挿入し、ここでカセット(ハ)の載置台
0を所定間隔だけ下動して、板状アーム(lla) (
llb)にパレット■を載置する。板状アーム(lla
) (llb)はパレット■を真空吸着し平行にスライ
ド搬出する。
平行にスライド挿入し、ここでカセット(ハ)の載置台
0を所定間隔だけ下動して、板状アーム(lla) (
llb)にパレット■を載置する。板状アーム(lla
) (llb)はパレット■を真空吸着し平行にスライ
ド搬出する。
板状アーム(lla) (llb)スライド後、板状態
(12a)(12b) (12c)を上動させ、検査ス
テージ(10)の上面を均一平面として、パレット■を
真空吸着する。
(12a)(12b) (12c)を上動させ、検査ス
テージ(10)の上面を均一平面として、パレット■を
真空吸着する。
次に検査ステージ(10)に載置されたパレット■の位
置合わせをする。この位置合わせは例えばパレット■の
コーナ一部のX方向・Y方向を周知のレーザ認識機構(
図示せず)で検知し、この結果により検査ステージ(1
0)をθ方向に回転し検査ステージ(10)のX方向・
Y方向の駆動とパレット■のコーナ一部のX方向・Y方
向とを一致させるものである。パレット■の位置合わせ
後、第3図(A)に示す如く検査ステージ(10)をプ
ローブカード(20)設定位置にまで相対的に移動する
。ここで検査ステージ(10)をZ方向に垂直に上動さ
せて、第3図(B)に示す如くパレット■に設定されて
いる1つのIC中の電極端子であるピン列(1a)とプ
ローブカード(20)に取着しているプローブ針(21
)列を接触させる。この接触圧は予め定めた設定値に制
御される。即ち、検査ステージ(lO)を上動させ第3
図(C)に示す如くプローブ針(21)のバネ力でIC
中のピン(1a)の酸化被膜を破りIC中とテスタの触
針例えばプローブ針(21)を正確に接続する。
置合わせをする。この位置合わせは例えばパレット■の
コーナ一部のX方向・Y方向を周知のレーザ認識機構(
図示せず)で検知し、この結果により検査ステージ(1
0)をθ方向に回転し検査ステージ(10)のX方向・
Y方向の駆動とパレット■のコーナ一部のX方向・Y方
向とを一致させるものである。パレット■の位置合わせ
後、第3図(A)に示す如く検査ステージ(10)をプ
ローブカード(20)設定位置にまで相対的に移動する
。ここで検査ステージ(10)をZ方向に垂直に上動さ
せて、第3図(B)に示す如くパレット■に設定されて
いる1つのIC中の電極端子であるピン列(1a)とプ
ローブカード(20)に取着しているプローブ針(21
)列を接触させる。この接触圧は予め定めた設定値に制
御される。即ち、検査ステージ(lO)を上動させ第3
図(C)に示す如くプローブ針(21)のバネ力でIC
中のピン(1a)の酸化被膜を破りIC中とテスタの触
針例えばプローブ針(21)を正確に接続する。
この検査ステージ(10)の上動させる動作は、実際に
は連続工程で実行される。上記ICのとプローブ針(2
1)の接触状態でICの電気的特性を検査した後、検査
ステージ(10)を下動させ、次にX方向・Y方向の駆
動により次のIC中の設定位置まで移動し、上記の動作
を緑返す、パレット■に設定されているすべてのIC中
の検査を終了した後、検査ステージ(10)を移動し、
パレット■の搬出入機構を利用してカセット■を元の位
置にもどす0次に、カセットの載置台0を上動させ、次
のパレット■を検査ステージ(10)に載置し、上記し
た検査動作によりIC中の検査を実行する。
は連続工程で実行される。上記ICのとプローブ針(2
1)の接触状態でICの電気的特性を検査した後、検査
ステージ(10)を下動させ、次にX方向・Y方向の駆
動により次のIC中の設定位置まで移動し、上記の動作
を緑返す、パレット■に設定されているすべてのIC中
の検査を終了した後、検査ステージ(10)を移動し、
パレット■の搬出入機構を利用してカセット■を元の位
置にもどす0次に、カセットの載置台0を上動させ、次
のパレット■を検査ステージ(10)に載置し、上記し
た検査動作によりIC中の検査を実行する。
他の実施例として上記実施例とパッケージの形状の異な
ったICの検査について説明する。
ったICの検査について説明する。
このI C(30)は第6図(B)に示す如く上記実施
例と形状が異なるので上記パレット■をそのまま使用し
たのでは、IC(30)が固定されず正確な検査は不可
能である。そこでこのIC(30)の形状に対応した形
にくり抜かれた第5図に示す如くカバーを設ける。この
カバー(33)例えば厚さ1n11でパレット■に形成
された六〇の数やパレット■の大きさに相応している。
例と形状が異なるので上記パレット■をそのまま使用し
たのでは、IC(30)が固定されず正確な検査は不可
能である。そこでこのIC(30)の形状に対応した形
にくり抜かれた第5図に示す如くカバーを設ける。この
カバー(33)例えば厚さ1n11でパレット■に形成
された六〇の数やパレット■の大きさに相応している。
このカバー(33)をパレット■に正確に装着する。パ
レット■とカバー(33)を正確に位置決めするために
、パレット■の四角にガイドホールに)を設け、カバー
(33)にはカバー(33)の四角にガイドピン(34
)を設ける。このガイドピン(34)はガイドホールに
)に対応している。
レット■とカバー(33)を正確に位置決めするために
、パレット■の四角にガイドホールに)を設け、カバー
(33)にはカバー(33)の四角にガイドピン(34
)を設ける。このガイドピン(34)はガイドホールに
)に対応している。
パレット■にカバー(33)を装着した後、この形状に
合ったIC(30)をパレット■に設定し、このパレッ
ト■をカセット■に搬入する。IC(30)の検査は上
記実施例と同様に行なう。
合ったIC(30)をパレット■に設定し、このパレッ
ト■をカセット■に搬入する。IC(30)の検査は上
記実施例と同様に行なう。
どのようにカバー(33)を設けることにより、いかな
る形状のICにも対応可能となる。上記実施例ではパレ
ットのくり抜き部にICを載置した状態について説明し
たが、パレットのくり抜き部にICのソケットを設置し
、このソケットにICを挿入するように構成してもよい
。この場合ICのパレットへの挿入取出しの自動化にさ
し込みカや抜き取り力を必要とする。
る形状のICにも対応可能となる。上記実施例ではパレ
ットのくり抜き部にICを載置した状態について説明し
たが、パレットのくり抜き部にICのソケットを設置し
、このソケットにICを挿入するように構成してもよい
。この場合ICのパレットへの挿入取出しの自動化にさ
し込みカや抜き取り力を必要とする。
さらにパレットに配設された状態の電極ピン列にテスタ
の触針を接触する際、ICが高精度化されると電極端子
が細くなり、位置合わせ精度が要求される場合には、ワ
イヤボンダで実用されているようにTVカメラで電極端
子列を撮像し、予め定められた位置との位置ずれを検出
し自動位置認識することにより精度よく確実に触針を接
触できる。
の触針を接触する際、ICが高精度化されると電極端子
が細くなり、位置合わせ精度が要求される場合には、ワ
イヤボンダで実用されているようにTVカメラで電極端
子列を撮像し、予め定められた位置との位置ずれを検出
し自動位置認識することにより精度よく確実に触針を接
触できる。
以上のように本発明を構成したことにより、汎用性が生
じ信頼が向上するという効果が得られる。
じ信頼が向上するという効果が得られる。
第1図は本発明の一実施例を説明するためのパレットの
図、第2図は第1図のICの電気的特性の検査をする装
置の図、第3図は第1図のIC検査の拡大図、第4図は
第1図の検査ステージの図、第5図は第1図のパレット
にカバーを装着した図、第6図は第1図のパレットに設
定するICの図である。 1− I C(Integrated C1rcuit
)2・・・パレット 5・・・カセット10・
・・検査ステージ 20・・・プローブカード33
・・・カバー
図、第2図は第1図のICの電気的特性の検査をする装
置の図、第3図は第1図のIC検査の拡大図、第4図は
第1図の検査ステージの図、第5図は第1図のパレット
にカバーを装着した図、第6図は第1図のパレットに設
定するICの図である。 1− I C(Integrated C1rcuit
)2・・・パレット 5・・・カセット10・
・・検査ステージ 20・・・プローブカード33
・・・カバー
Claims (4)
- (1)パッケージングされた半導体素子をパレットの予
め定められた位置に複数個設けた状態で上記半導体素子
の電極端子にテスタの触針を接触させ電気的特性を検査
することを特徴とした半導体素子の検査方法。 - (2)半導体素子の電極端子と触針を接触させる手段は
触針のバネ力で半導体素子のピンの酸化被膜を破り接触
させることを特徴とする特許請求の範囲第1項記載の半
導体素子の検査方法。 - (3)パレット着脱可能なカバーを設けたことを特徴と
する特許請求の範囲第1項記載の半導体素子の検査方法
。 - (4)パレットを載置台に搬送する手段はパレット収納
容器からパレットを直接載置台に搬送することを特徴と
した特許請求の範囲第1項記載の半導体素子の検査方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61299646A JPH0727939B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体素子の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61299646A JPH0727939B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体素子の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63151037A true JPS63151037A (ja) | 1988-06-23 |
JPH0727939B2 JPH0727939B2 (ja) | 1995-03-29 |
Family
ID=17875274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61299646A Expired - Lifetime JPH0727939B2 (ja) | 1986-12-16 | 1986-12-16 | 半導体素子の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0727939B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210752A (ja) * | 1988-06-29 | 1990-01-16 | Tokyo Electron Ltd | 半導体素子の検査装置 |
JPH02147973A (ja) * | 1988-11-30 | 1990-06-06 | Tokyo Electron Ltd | 半導体検査装置 |
JPH02213777A (ja) * | 1989-02-15 | 1990-08-24 | Tokyo Electron Ltd | 半導体チッププローバ |
JPH02281165A (ja) * | 1989-04-21 | 1990-11-16 | Tokyo Electron Ltd | 半導体検査装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53112754U (ja) * | 1977-02-16 | 1978-09-08 | ||
JPS57147247A (en) * | 1981-03-06 | 1982-09-11 | Hitachi Ltd | Automatic inspecting device for semiconductor chip |
-
1986
- 1986-12-16 JP JP61299646A patent/JPH0727939B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53112754U (ja) * | 1977-02-16 | 1978-09-08 | ||
JPS57147247A (en) * | 1981-03-06 | 1982-09-11 | Hitachi Ltd | Automatic inspecting device for semiconductor chip |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0210752A (ja) * | 1988-06-29 | 1990-01-16 | Tokyo Electron Ltd | 半導体素子の検査装置 |
JPH02147973A (ja) * | 1988-11-30 | 1990-06-06 | Tokyo Electron Ltd | 半導体検査装置 |
JPH02213777A (ja) * | 1989-02-15 | 1990-08-24 | Tokyo Electron Ltd | 半導体チッププローバ |
JPH02281165A (ja) * | 1989-04-21 | 1990-11-16 | Tokyo Electron Ltd | 半導体検査装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0727939B2 (ja) | 1995-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5894217A (en) | Test handler having turn table | |
KR0138753B1 (ko) | Ic 검사 장치 | |
CN115274484B (zh) | 一种晶圆检测装置及其检测方法 | |
US5192908A (en) | Semiconductor device testing apparatus with positioning mechanism | |
JPS63151037A (ja) | 半導体素子の検査方法 | |
KR101838805B1 (ko) | 반도체 소자 테스트 장치 및 방법 | |
JPH04115544A (ja) | 半導体試験装置とその試験方法 | |
JPH0737941A (ja) | プローブ装置 | |
JP2575013B2 (ja) | 液晶表示体検査装置 | |
JPH0329335A (ja) | 半導体チッププローバ | |
JPH0266474A (ja) | 半導体素子の検査方法 | |
JP3902747B2 (ja) | プローブ装置 | |
JPS63299352A (ja) | プロ−ブ装置 | |
JPH0266475A (ja) | 半導体素子の検査方法 | |
JPH0513524A (ja) | 半導体素子の検査方法 | |
JPH09326426A (ja) | ウェーハの検査装置および方法 | |
US20230105734A1 (en) | Electronic component testing apparatus, socket, and carrier | |
JPH0210752A (ja) | 半導体素子の検査装置 | |
JPH03141657A (ja) | 検査装置 | |
JPH02213777A (ja) | 半導体チッププローバ | |
JPH0794560A (ja) | プローブ装置 | |
JPH06102311A (ja) | 半導体パッケージのテスト方法およびその装置 | |
JPH01213181A (ja) | 素子収納用トレイ | |
JPH0661317A (ja) | プローブ装置 | |
JPH02272370A (ja) | 半導体検査装置 |