JPS63147230A - 命令の先取りを行なうデ−タ処理装置 - Google Patents
命令の先取りを行なうデ−タ処理装置Info
- Publication number
- JPS63147230A JPS63147230A JP29531586A JP29531586A JPS63147230A JP S63147230 A JPS63147230 A JP S63147230A JP 29531586 A JP29531586 A JP 29531586A JP 29531586 A JP29531586 A JP 29531586A JP S63147230 A JPS63147230 A JP S63147230A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- branch
- address
- destination address
- branch destination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Advance Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、分岐命令のアドレスと該分岐命令の分岐先ア
ドレスを対にして記憶する分岐ヒストリテーブルを有し
、命令の先取りを行なうデータ処理装置に関する。
ドレスを対にして記憶する分岐ヒストリテーブルを有し
、命令の先取りを行なうデータ処理装置に関する。
従来、この種のデータ処理装置において、分岐命令の登
録は分岐が成功した時に行なわれる。また、意図して分
岐アドレスを変更するような分岐命令の場合、その分岐
先アドレスの変更の頻度は多い。
録は分岐が成功した時に行なわれる。また、意図して分
岐アドレスを変更するような分岐命令の場合、その分岐
先アドレスの変更の頻度は多い。
上述した従来のデータ処理装置は、分岐ヒストリテーブ
ルにただ単に分岐命令のアドレスと分岐先アドレスを記
憶しているだけのため、分岐先アドレスがしばしば変更
されるような分岐命令の場合には、間違った分岐先命令
を先取ってしまい再度命令を取りなおす必要があるとい
う欠点がある。
ルにただ単に分岐命令のアドレスと分岐先アドレスを記
憶しているだけのため、分岐先アドレスがしばしば変更
されるような分岐命令の場合には、間違った分岐先命令
を先取ってしまい再度命令を取りなおす必要があるとい
う欠点がある。
本発明の命令の先取りを行なうデータ処理装置は、命令
先取りアドレスにより分岐ヒストリテーブルを索引し、
予測されうる分岐先アドレスを取出す手段と、前記予測
されうる分岐先アドレスと分岐命令実行時の分岐先アド
レスとを比較する手段と、前記比較する手段によりアド
レスの不一致が検出された時、不一致を示す情報を分岐
ヒストリテーブルに分岐先アドレスに対応させて格納す
る手段と、命令先取りアドレスにより分岐ヒストリテー
ブルを索引する時、前記不一致を示す情報により索引結
果を無効化する手段とを有している。
先取りアドレスにより分岐ヒストリテーブルを索引し、
予測されうる分岐先アドレスを取出す手段と、前記予測
されうる分岐先アドレスと分岐命令実行時の分岐先アド
レスとを比較する手段と、前記比較する手段によりアド
レスの不一致が検出された時、不一致を示す情報を分岐
ヒストリテーブルに分岐先アドレスに対応させて格納す
る手段と、命令先取りアドレスにより分岐ヒストリテー
ブルを索引する時、前記不一致を示す情報により索引結
果を無効化する手段とを有している。
（作 用）
実際に分岐命令が実行されて、予測されうる分岐先アド
レスと実際の分岐先アドレスとが一致しなかったとき不
一致を示す情報が分岐ヒストリテーブルに分岐先アドレ
スに対応して格納される。そして、次に同じ命令アドレ
スの命令先取りが行なわれたとき、分岐ヒストリテーブ
ルの情報が無効化されるので、予測される分岐先アドレ
スによる命令先取りが抑止される。
レスと実際の分岐先アドレスとが一致しなかったとき不
一致を示す情報が分岐ヒストリテーブルに分岐先アドレ
スに対応して格納される。そして、次に同じ命令アドレ
スの命令先取りが行なわれたとき、分岐ヒストリテーブ
ルの情報が無効化されるので、予測される分岐先アドレ
スによる命令先取りが抑止される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の命令の先取りを行なうデータ処理装置
の一実施例のブロック図である。
の一実施例のブロック図である。
分岐ヒストリテーブル３は、分岐命令のアドレスと分岐
先アドレスおよび一致の有効／無効を示すビットを対に
して記憶しており、命令アドレスレジスタ２から信号線
１０２を介して送出される命令アドレスの一部をアドレ
スとして信号線１０３に分岐命令のアドレス情報を、信
号線１０４に分岐先アドレスを、また一致の有効／無効
の情報を信号線１０５に送出する。比較器４は、分岐ヒ
ストリテーブル３に命令アドレスと一致する分岐命令の
アドレスがあるかどうかを検出する比較器で、信号線１
０２を介して命令アドレスレジスタ２より送出される命
令先取りのアドレス情報と分岐ビストリテーブル３より
信号線１０３を介して送出される分岐命令のアドレス情
報を比較し、一致している時には、信号線１０５を介し
て分岐ヒストリテーブル３より送出される有効／無効の
情報により、有効ならば一致していることを信号線１０
Ｂに送出する。分岐先アドレスレジスタ５は予測される
分岐先アドレスを受けるレジスタであり、信号線１０Ｂ
を介して比較器４より分岐ヒストリテーブル３に一致す
るアドレスがあることが伝えられると、信号線１０４を
介して送出される分岐先アドレスを受け、信号線１０７
に分岐先アドレスを送出する。分岐先アドレスキュー６
は、予測された分岐先アドレスと実際の分岐先アドレス
をチェックするために、実際に分岐先アドレスが分岐命
令で計算されるまで予測分岐先アドレスを保持しておく
キューであり、信号１ＩＡ１０７を介しぞ分岐先アドレ
スレジスタ５より送出される予測分岐アドレスを受け、
信号線１０８に命令アドレスレジスタ２にある分岐命令
の分岐先アドレスと対応する分岐ヒストリテーブル３の
予測分岐アドレスを送出する。比較器７は、予測分岐先
アドレスと実際の分岐先アドレスを比較する回路であり
、信号線１０２を介して命令アドレスレジスタ２より送
出される実際の分岐先アドレスと分岐先アドレスキュー
６より信号線１０Ｂを介して送出される予測分岐先アド
レスを比較して、その一致／不一致を信号線１０９を介
して分岐ヒストリテーブル３に送出し格納する。命令先
取り制御装置１は、命令先取りを制御する回路であり、
信号線１０】を介して命令アドレスレジスタ２に命令先
取りアドレスまたは分岐先アドレスを送出する。また、
信号線１０Ｂを介して比較器４から分岐ヒストリテーブ
ル３に一致するアドレスがあることが送られると、分岐
先アドレスレジスタ５より送出される分岐先アドレスを
受け、命令先取りを行なう。命令アドレスレジスタ２は
命令アドレスを受けるレジスタであり、命令先取り制御
装置１より信号線１０１を介して送出される命令アドレ
スを受け、信号線１０２を介してその命令アドレスを分
岐先ヒストリテーブル３、比較器４および記憶装置（図
示せず）へ送出する。
先アドレスおよび一致の有効／無効を示すビットを対に
して記憶しており、命令アドレスレジスタ２から信号線
１０２を介して送出される命令アドレスの一部をアドレ
スとして信号線１０３に分岐命令のアドレス情報を、信
号線１０４に分岐先アドレスを、また一致の有効／無効
の情報を信号線１０５に送出する。比較器４は、分岐ヒ
ストリテーブル３に命令アドレスと一致する分岐命令の
アドレスがあるかどうかを検出する比較器で、信号線１
０２を介して命令アドレスレジスタ２より送出される命
令先取りのアドレス情報と分岐ビストリテーブル３より
信号線１０３を介して送出される分岐命令のアドレス情
報を比較し、一致している時には、信号線１０５を介し
て分岐ヒストリテーブル３より送出される有効／無効の
情報により、有効ならば一致していることを信号線１０
Ｂに送出する。分岐先アドレスレジスタ５は予測される
分岐先アドレスを受けるレジスタであり、信号線１０Ｂ
を介して比較器４より分岐ヒストリテーブル３に一致す
るアドレスがあることが伝えられると、信号線１０４を
介して送出される分岐先アドレスを受け、信号線１０７
に分岐先アドレスを送出する。分岐先アドレスキュー６
は、予測された分岐先アドレスと実際の分岐先アドレス
をチェックするために、実際に分岐先アドレスが分岐命
令で計算されるまで予測分岐先アドレスを保持しておく
キューであり、信号１ＩＡ１０７を介しぞ分岐先アドレ
スレジスタ５より送出される予測分岐アドレスを受け、
信号線１０８に命令アドレスレジスタ２にある分岐命令
の分岐先アドレスと対応する分岐ヒストリテーブル３の
予測分岐アドレスを送出する。比較器７は、予測分岐先
アドレスと実際の分岐先アドレスを比較する回路であり
、信号線１０２を介して命令アドレスレジスタ２より送
出される実際の分岐先アドレスと分岐先アドレスキュー
６より信号線１０Ｂを介して送出される予測分岐先アド
レスを比較して、その一致／不一致を信号線１０９を介
して分岐ヒストリテーブル３に送出し格納する。命令先
取り制御装置１は、命令先取りを制御する回路であり、
信号線１０】を介して命令アドレスレジスタ２に命令先
取りアドレスまたは分岐先アドレスを送出する。また、
信号線１０Ｂを介して比較器４から分岐ヒストリテーブ
ル３に一致するアドレスがあることが送られると、分岐
先アドレスレジスタ５より送出される分岐先アドレスを
受け、命令先取りを行なう。命令アドレスレジスタ２は
命令アドレスを受けるレジスタであり、命令先取り制御
装置１より信号線１０１を介して送出される命令アドレ
スを受け、信号線１０２を介してその命令アドレスを分
岐先ヒストリテーブル３、比較器４および記憶装置（図
示せず）へ送出する。
次に、本実施例の動作を説明する。
まず、命令の先取りを行なう時は、先取る命令のアドレ
スが信号線１０１を介して命令アドレスレジスタ２に送
出される。分岐ヒストリテーブル３は命令アドレスレジ
スタ２にある命令アドレスにより各情報を送出する。そ
して一致するものがあった場合は、比較器４より信号線
１０６を介して命令先取り制御装置１にその一致が伝え
られ、分岐先アドレスレジスタ５は予測される分岐先ア
ドレスを受け、分岐先取り制御装置１は分岐先アドレス
レジスタ５のアドレスをもとに次の命令先取リアドレス
を命令アドレスレジスタ２に送出する。また、分岐先ア
ドレスキュー６は分岐先アドレスレジスタ５より送出さ
れた予測分岐先アドレスをたくわえる。
スが信号線１０１を介して命令アドレスレジスタ２に送
出される。分岐ヒストリテーブル３は命令アドレスレジ
スタ２にある命令アドレスにより各情報を送出する。そ
して一致するものがあった場合は、比較器４より信号線
１０６を介して命令先取り制御装置１にその一致が伝え
られ、分岐先アドレスレジスタ５は予測される分岐先ア
ドレスを受け、分岐先取り制御装置１は分岐先アドレス
レジスタ５のアドレスをもとに次の命令先取リアドレス
を命令アドレスレジスタ２に送出する。また、分岐先ア
ドレスキュー６は分岐先アドレスレジスタ５より送出さ
れた予測分岐先アドレスをたくわえる。
次に実際に分岐命令が実行される時は、命令先取り制御
装置１より実際の分岐先アドレスが命令アドレスレジス
タ２に送出される。比較器７は命令アドレスレジスタ２
の実際の分岐先アドレスと分岐先アドレスキュー６にた
くわえられている予測分岐先アドレスとの比較を行ない
、その一致／不一致を分岐ヒストリテーブル３に送出し
、分岐ヒストリテーブル３の内容の有効／無効の情報と
して分岐命令のアドレスを対にして記憶する。ここで、
不一致であった場合には、次に同じ命令アドレスの命令
先取りが行なわれた時に、信号線１０５を介して分岐ヒ
ストリテーブル３の情報の無効が比較器４に伝えられ予
測分岐先アドレスによる命令先取りが抑止される。
装置１より実際の分岐先アドレスが命令アドレスレジス
タ２に送出される。比較器７は命令アドレスレジスタ２
の実際の分岐先アドレスと分岐先アドレスキュー６にた
くわえられている予測分岐先アドレスとの比較を行ない
、その一致／不一致を分岐ヒストリテーブル３に送出し
、分岐ヒストリテーブル３の内容の有効／無効の情報と
して分岐命令のアドレスを対にして記憶する。ここで、
不一致であった場合には、次に同じ命令アドレスの命令
先取りが行なわれた時に、信号線１０５を介して分岐ヒ
ストリテーブル３の情報の無効が比較器４に伝えられ予
測分岐先アドレスによる命令先取りが抑止される。
なお、ここでは分岐先アドレスについて論じたが、この
ことは分岐先命令先取りのモードなどについても同様に
行なうことができる。
ことは分岐先命令先取りのモードなどについても同様に
行なうことができる。
以上説明したように本発明は、分岐先アドレスが変更さ
れる分岐命令に対する予測分岐先命令の先取りを押える
ことにより、無駄な命令先取りを抑止し、効率的に命令
を先取ることができる効果がある。
れる分岐命令に対する予測分岐先命令の先取りを押える
ことにより、無駄な命令先取りを抑止し、効率的に命令
を先取ることができる効果がある。
第１図は本発明の命令の先取りを行なうデータ処理装置
の一実施例を示すブロック図である。 １・・・・・・・・・命令先取り制御装置、２ ・−−
−−・・・・命令アドレスレジスタ、３・・・・・・・
・・分岐ヒストリテーブル、４．７−・・・・・・・・
比較器、 ５ ・−−−−・・・・分岐先アドレスレジスタ、６・
・・・・・分岐先アドレスキュー。 第１図
の一実施例を示すブロック図である。 １・・・・・・・・・命令先取り制御装置、２ ・−−
−−・・・・命令アドレスレジスタ、３・・・・・・・
・・分岐ヒストリテーブル、４．７−・・・・・・・・
比較器、 ５ ・−−−−・・・・分岐先アドレスレジスタ、６・
・・・・・分岐先アドレスキュー。 第１図
Claims (1)
- 【特許請求の範囲】 分岐命令のアドレスと該分岐命令の分岐先アドレスを対
にして記憶する分岐ヒストリテーブルを有し、命令の先
取りを行なうデータ処理装置において、 命令先取りアドレスにより前記分岐ヒストリテーブルを
索引し、予測されうる分岐先アドレスを取出す手段と、 前記予測されうる分岐先アドレスと分岐命令実行時の分
岐先アドレスとを比較する手段と、前記比較する手段に
よりアドレスの不一致が検出された時、不一致を示す情
報を分岐ヒストリテーブルに分岐先アドレスに対応させ
て格納する手段と、 命令先取りアドレスにより分岐ヒストリテーブルを索引
する時、前記不一致を示す情報により索引結果を無効化
する手段とを有することを特徴とする命令の先取りを行
なうデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29531586A JPS63147230A (ja) | 1986-12-10 | 1986-12-10 | 命令の先取りを行なうデ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29531586A JPS63147230A (ja) | 1986-12-10 | 1986-12-10 | 命令の先取りを行なうデ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63147230A true JPS63147230A (ja) | 1988-06-20 |
Family
ID=17819015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29531586A Pending JPS63147230A (ja) | 1986-12-10 | 1986-12-10 | 命令の先取りを行なうデ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63147230A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02310624A (ja) * | 1989-05-25 | 1990-12-26 | Nec Corp | データ処理装置 |
| US5203061A (en) * | 1991-02-14 | 1993-04-20 | Sanyo Electric Co., Ltd. | Working apparatus having working head movable in X-Y directions |
| US6662295B2 (en) | 1997-09-10 | 2003-12-09 | Ricoh Company, Ltd. | Method and system dynamically presenting the branch target address in conditional branch instruction |
| JP2008299795A (ja) * | 2007-06-04 | 2008-12-11 | Nec Electronics Corp | 分岐予測制御装置及びその方法 |
| CN105892992A (zh) * | 2015-01-26 | 2016-08-24 | 安恒通（北京）科技有限公司 | 用于反编译定位的方法、装置及应用 |
-
1986
- 1986-12-10 JP JP29531586A patent/JPS63147230A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02310624A (ja) * | 1989-05-25 | 1990-12-26 | Nec Corp | データ処理装置 |
| US5203061A (en) * | 1991-02-14 | 1993-04-20 | Sanyo Electric Co., Ltd. | Working apparatus having working head movable in X-Y directions |
| US6662295B2 (en) | 1997-09-10 | 2003-12-09 | Ricoh Company, Ltd. | Method and system dynamically presenting the branch target address in conditional branch instruction |
| JP2008299795A (ja) * | 2007-06-04 | 2008-12-11 | Nec Electronics Corp | 分岐予測制御装置及びその方法 |
| CN105892992A (zh) * | 2015-01-26 | 2016-08-24 | 安恒通（北京）科技有限公司 | 用于反编译定位的方法、装置及应用 |
| CN105892992B (zh) * | 2015-01-26 | 2018-05-08 | 安一恒通（北京）科技有限公司 | 用于反编译定位的方法、装置及应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258453B1 (en) | Instruction prefetch control apparatus | |
| EP0139407B1 (en) | Data select match | |
| CA1311304C (en) | Apparatus for forcing a reload from main memory upon cache memory error | |
| US5263144A (en) | Method and apparatus for sharing data between processors in a computer system | |
| JPH0285960A (ja) | 情報処理システム | |
| JPS63147230A (ja) | 命令の先取りを行なうデ−タ処理装置 | |
| JPH01302444A (ja) | 論理アドレスキャッシュ制御方式 | |
| EP0173909A2 (en) | Look-aside buffer least recently used marker controller | |
| KR960035272A (ko) | 캐시메모리와 프로세서 버스간의 인터페이스 및 그 방법 | |
| JPS6312030A (ja) | 情報処理装置のエラ−処理機構 | |
| JPS5991551A (ja) | 分岐先アドレス予測を行なう命令先取り装置 | |
| JPH08272687A (ja) | 入出力キャッシュメモリ | |
| JPH0326862B2 (ja) | ||
| JPH0516058B2 (ja) | ||
| JP2805786B2 (ja) | 情報処理装置 | |
| JPH01271841A (ja) | データ処理装置 | |
| JPH0342722A (ja) | 分岐ヒストリテーブルを用いた分岐予測方式 | |
| JPS61289464A (ja) | スカラ演算処理装置 | |
| JPH04190440A (ja) | アドレス変換制御方法 | |
| JPH04120650A (ja) | Ｄｍａアドレス変換装置とｄｍａ装置 | |
| JPS63191230A (ja) | 命令の先取りを行なう情報処理装置 | |
| JPH0736693A (ja) | 情報処理装置 | |
| JPH10187531A (ja) | キャッシュメモリのプリフェッチ方式 | |
| JPS62232035A (ja) | 命令先取り制御方式 | |
| JPS6345653A (ja) | 情報処理装置の無効化処理方式 |