JPH0285960A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH0285960A JPH0285960A JP63236565A JP23656588A JPH0285960A JP H0285960 A JPH0285960 A JP H0285960A JP 63236565 A JP63236565 A JP 63236565A JP 23656588 A JP23656588 A JP 23656588A JP H0285960 A JPH0285960 A JP H0285960A
- Authority
- JP
- Japan
- Prior art keywords
- address
- vector
- store
- area
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 title claims description 61
- 239000013598 vector Substances 0.000 claims abstract description 198
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims description 17
- 230000004044 response Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004720 fertilization Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Complex Calculations (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はベクトル演算処理及びスカラ演算処理を制御実
行する情報処理システムに関するもので、特に主記憶装
置を共用し、キャッシュメモリを持つ並列処理装置に於
けるベクトルデータストア処理中のスカラデータロード
処理を効率良く行う為のキャッシュ一致処理制御方式に
関するものである。
行する情報処理システムに関するもので、特に主記憶装
置を共用し、キャッシュメモリを持つ並列処理装置に於
けるベクトルデータストア処理中のスカラデータロード
処理を効率良く行う為のキャッシュ一致処理制御方式に
関するものである。
キャッシュメモリ回路を持つスカラ演算処理装置と主記
憶装置に対して複数個のインターフェースを持ち、複数
のベクトル要素データを同時にアクセスすることの出来
る並列ベクトル演算処理装置とを有する情報処理システ
ムにおいて、ベクトル演算処理装置が行なうベクトル要
素の主記憶装置に対するストア動作に対応して、スカラ
演算処理装置で持っているキャッシュメモリ回路の内容
を保証する為に、ベクトルストアアドレスをタグ記憶回
路に襟り、キャッシュメモリ回路にベクトルストアアド
レスに対応したデータが登録されているか否かをチェッ
クし、登録されていればタグ記憶回路に登録されている
該当アドレスを無効化する無効化回路を持たせる方式は
、従来から知られている。
憶装置に対して複数個のインターフェースを持ち、複数
のベクトル要素データを同時にアクセスすることの出来
る並列ベクトル演算処理装置とを有する情報処理システ
ムにおいて、ベクトル演算処理装置が行なうベクトル要
素の主記憶装置に対するストア動作に対応して、スカラ
演算処理装置で持っているキャッシュメモリ回路の内容
を保証する為に、ベクトルストアアドレスをタグ記憶回
路に襟り、キャッシュメモリ回路にベクトルストアアド
レスに対応したデータが登録されているか否かをチェッ
クし、登録されていればタグ記憶回路に登録されている
該当アドレスを無効化する無効化回路を持たせる方式は
、従来から知られている。
一般には、この無効化動作は、実際の主記憶装置へのベ
クトル要素ストア動作とは独立に行なわれ、且つ無効化
動作の処理効率を向上させる為、複数個の無効化回路を
持たせる方法等も知られている。
クトル要素ストア動作とは独立に行なわれ、且つ無効化
動作の処理効率を向上させる為、複数個の無効化回路を
持たせる方法等も知られている。
然し乍ら、主記憶装置を共用する並列処理装置構成にお
いては、他情報処理装置から主記憶装置に対してベクト
ルストア動作が行われると、自情報処理装置が持ってい
るキャッシュメモリ回路のデータと主記憶装置とのデー
タの一致性を保証する為に、他の情報処理装置から主記
憶装置へのベクトルストアアドレスを受けとって自情報
処理装置のキャッシュメモリ回路に該当するアドレスの
データが登録されているか否かをチェックするキャッシ
ュ無効化処理が必要である。
いては、他情報処理装置から主記憶装置に対してベクト
ルストア動作が行われると、自情報処理装置が持ってい
るキャッシュメモリ回路のデータと主記憶装置とのデー
タの一致性を保証する為に、他の情報処理装置から主記
憶装置へのベクトルストアアドレスを受けとって自情報
処理装置のキャッシュメモリ回路に該当するアドレスの
データが登録されているか否かをチェックするキャッシ
ュ無効化処理が必要である。
従来、この種の処理は、シーケンシャルに行なっている
為、他情報処理装置のベクトルストア動作に対するキャ
ッシュ無効化処理が終了するのを持って、自情報処理装
置のキャッシュメモリ回路に対するスカラロード命令を
実行している。
為、他情報処理装置のベクトルストア動作に対するキャ
ッシュ無効化処理が終了するのを持って、自情報処理装
置のキャッシュメモリ回路に対するスカラロード命令を
実行している。
上述した従来の方式では、自情報処理装置又は他情報処
理装置からのベクトルストア命令の後続のスカラロード
命令は、たとえ自処理装置のバッファメモリ回路に要求
しているスカラデータが存在している場合も、バッファ
メモリ回路のデータ保証が終了する迄実行を中断してい
る為、スカラロード命令の高速化が行えないという欠点
があった。
理装置からのベクトルストア命令の後続のスカラロード
命令は、たとえ自処理装置のバッファメモリ回路に要求
しているスカラデータが存在している場合も、バッファ
メモリ回路のデータ保証が終了する迄実行を中断してい
る為、スカラロード命令の高速化が行えないという欠点
があった。
本発明の情報処理システムの1つは、主記憶装置と、該
主記憶装置を共用する複数の情報処理装置からなる情報
処理システムにおいて、該主記憶装置との間でデータの
送受信パスを持ち、該主記憶装置に記憶されたベクトル
要素デ−夕をアクセスするベクトル演算処理手段と、前
記主記憶装置との間でデータの送受信パスを持つスカラ
演算処理手段と、 プログラム命令に従って前記ベクトル演算処理手段また
は前記スカラ演算処理手段に対してベクトルデータまた
はスカラデータのロード/ストア動作指令を出す指令手
段と、 前記主記憶装置との間でデータ送受信パスを持ち、該主
記憶装置とのデータの一部の写しを記憶するバッファメ
モリ手段と、 該バッファメモリ手段の格納ブロックデータに対応する
前記主記憶装置のブロックアドレス情報を該ブロックア
ドレス情報の有効/無効を表示するバリッドビットと共
に登録するタグ記憶手段と、該タグ記憶手段にブロック
アドレス情報の新規登録または登録アドレスの無効化処
理を制御するタグ制御手段と、 前記指令手段からのベクトルデータストア動作指令に応
答し、該ベクトルデータストア動作指令に伴なって発生
される複数のベクトル要素に対する夫々のストアアドレ
スが前記タグ記憶手段に登録されているか否かをチェッ
クし、登録されている場合には前記タグ制御手段に登録
アドレスの無効化を指示するタグ無効化指示手段と、前
記ベクトルストア動作指令に対応して、前記主記憶装置
上のストア開始アドレスとストア終了アドレスをアドレ
ス領域として出力するベクトルストアアドレス手段と、 該ベクトルストアアドレス手段の出力を前記複数の情報
処理装置にベクトルストア処理中か否かを有効/無効表
示ビットと共に出力するアドレス領域出力手段と、 前記複数の情報処理装置からのベクトルストアアドレス
手段の出力を夫々の有効/無効表示ビットと共に受信す
るアドレス領域受信手段と、前記ベクトルデータストア
動作指令に応答して、前記タグ登録無効化指示手段が動
作を完了し、前記有効/無効表示ビットをオフにする前
か、または前記複数の情報処理装置から夫々の有効/無
効表示ビットがオフになる前に、前記指令手段から後続
のスカラデータロード動作指令を受けとると、該スカラ
データロード動作指令に伴なって受けとられるスカラデ
ータロードアドレスが前記ベクトルストアアドレス手段
で示されるアドレス領域内に入っているか否か、また前
記アドレス領域受信手段で示される他情報処理装置から
の前記主記憶装置に対するベクトルストア動作中有効ビ
ットがオンになっているアドレス領域内にあるか否かを
チェックし、領域内にあれば領域内検出信号を出力する
領域検出手段と、 前記指令手段からのスカラデータロード動作指令を処理
中に、前記領域検出手段から前記領域内検出信号が出力
されると、該領域内検出信号に応答して、前記タグ記憶
手段の登録内容を全て無効化処理すると共に、前記アド
レス領域受信手段内の有効/無効表示ビットをオフにし
、かつ前記無効化指示手段の動作をキャンセルする無効
化手段とを有する。
主記憶装置を共用する複数の情報処理装置からなる情報
処理システムにおいて、該主記憶装置との間でデータの
送受信パスを持ち、該主記憶装置に記憶されたベクトル
要素デ−夕をアクセスするベクトル演算処理手段と、前
記主記憶装置との間でデータの送受信パスを持つスカラ
演算処理手段と、 プログラム命令に従って前記ベクトル演算処理手段また
は前記スカラ演算処理手段に対してベクトルデータまた
はスカラデータのロード/ストア動作指令を出す指令手
段と、 前記主記憶装置との間でデータ送受信パスを持ち、該主
記憶装置とのデータの一部の写しを記憶するバッファメ
モリ手段と、 該バッファメモリ手段の格納ブロックデータに対応する
前記主記憶装置のブロックアドレス情報を該ブロックア
ドレス情報の有効/無効を表示するバリッドビットと共
に登録するタグ記憶手段と、該タグ記憶手段にブロック
アドレス情報の新規登録または登録アドレスの無効化処
理を制御するタグ制御手段と、 前記指令手段からのベクトルデータストア動作指令に応
答し、該ベクトルデータストア動作指令に伴なって発生
される複数のベクトル要素に対する夫々のストアアドレ
スが前記タグ記憶手段に登録されているか否かをチェッ
クし、登録されている場合には前記タグ制御手段に登録
アドレスの無効化を指示するタグ無効化指示手段と、前
記ベクトルストア動作指令に対応して、前記主記憶装置
上のストア開始アドレスとストア終了アドレスをアドレ
ス領域として出力するベクトルストアアドレス手段と、 該ベクトルストアアドレス手段の出力を前記複数の情報
処理装置にベクトルストア処理中か否かを有効/無効表
示ビットと共に出力するアドレス領域出力手段と、 前記複数の情報処理装置からのベクトルストアアドレス
手段の出力を夫々の有効/無効表示ビットと共に受信す
るアドレス領域受信手段と、前記ベクトルデータストア
動作指令に応答して、前記タグ登録無効化指示手段が動
作を完了し、前記有効/無効表示ビットをオフにする前
か、または前記複数の情報処理装置から夫々の有効/無
効表示ビットがオフになる前に、前記指令手段から後続
のスカラデータロード動作指令を受けとると、該スカラ
データロード動作指令に伴なって受けとられるスカラデ
ータロードアドレスが前記ベクトルストアアドレス手段
で示されるアドレス領域内に入っているか否か、また前
記アドレス領域受信手段で示される他情報処理装置から
の前記主記憶装置に対するベクトルストア動作中有効ビ
ットがオンになっているアドレス領域内にあるか否かを
チェックし、領域内にあれば領域内検出信号を出力する
領域検出手段と、 前記指令手段からのスカラデータロード動作指令を処理
中に、前記領域検出手段から前記領域内検出信号が出力
されると、該領域内検出信号に応答して、前記タグ記憶
手段の登録内容を全て無効化処理すると共に、前記アド
レス領域受信手段内の有効/無効表示ビットをオフにし
、かつ前記無効化指示手段の動作をキャンセルする無効
化手段とを有する。
本発明の情報処理システムの他の1つは、主記憶装置と
、該主記憶装置を共用する複数の情報処理装置からなる
情報処理システムにおいて、該主記憶装置との間でデー
タの送受信パスを持ち、該主記憶装置に記憶されたベク
トル要素データをアクセスするベクトル演算処理手段と
、前記主記憶装置との間でデータの送受信パスを持つス
カラ演算処理手段と、 プログラム命令に従って前記ベクトル演算処理手段また
はスカラ演算処理手段に対してベクトルデータまたはス
カラデータのロード/ストア動作指令を出す指令手段と
、 前記主記憶装置との間でデータ送受信パスを持ち、該主
記憶装置のデータの一部の写しを記憶するバッファメモ
リ手段と、 該バッファメモリ手段の格納ブロックデータに対応する
前−肥土記憶装置のブロックアドレス情報を該ブロック
アドレス情報の有効/無効を表示するバリッドビットと
共に登録するタグ記憶手段と、該タグ記憶手□段にブロ
ックアドレス情報の新規登録または登録アドレスの無効
化処理を制御するタグ制御子はと、 前記指令手段からのベクトルデータストア動作指令に応
答し、該ベクトルデータストア動作指令に伴なって発生
される複数のベクトル要素データの夫々のデータに対す
る前記主記憶装置上のストアアドレスが前記タグ記憶手
段に登録されているか否かをチェックし、登録されてい
る場合には前記タグ制御手段に登録アドレスの無効化を
指示するタグ無効化指示手段と、 前記ベクトルストア動作指令に対応する前記主記憶装置
上のストア開始アドレスとストア終了アドレスをアドレ
ス領域として出力し、かつ複数のベクトル要素データに
対して各データをストアする毎に対応して前記アドレス
領域の111を減少させるように動作するベクトルスト
アアドレス手段と、該ベクトルストアアドレス手段の出
力及びベクトルストア処理中か否かを示すストア処理表
示ビットを前記複数の情報処理装置に送出するアドレス
領域出力手段と、 前記複数の情報処理装置から夫々送出されるアドレス領
域出力手段の出力を受信する複数のアドレス領域受信手
段と、 前記ベクトルデータストア動作指令に応答して、前記タ
グ登録無効化指示手段が動作を完了し、前記ストア処理
表示ビットをオフにする以前に、または前記複数の情報
処理装置から送られてくる前記ストア処理表示ビットが
全てオフになる以前に、前記指令手段から後続のスカラ
データロード動作指令を受けとると、該スカラデータロ
ード動作指令に伴なって受けとられるスカラデータロー
ドアドレスが前記ベクトルストアアドレス手段で示され
るアドレス領域内にあるが否が、また前記複数のアドレ
ス領域受信手段で示される他情報処理装置の前記主記憶
装置に対するストア処理表示ビットがオンになっている
場合、対応する他情報処理装置から送られて来ているア
ドレス領域内に前記スカラデータロードアドレスが入っ
ているが否かをチェックし、領域内に入っていれば領域
内検出信号を出力する領域検出手段と、 前記指令手段からのスカラデータロード動作指令を処理
中仁、前・記領域検出手段がらの前2c!領域内検出信
号を受けとると、該領域内検出信号に応答して、前記タ
グ記憶手段の登録内容を全て無効化処理すると共に、前
記アドレス領域受信手段内の有効/無効表示ビットをオ
フにし、かつ前記無効化指示手段の動作をキャンセルす
る無効化手段とを有する。
、該主記憶装置を共用する複数の情報処理装置からなる
情報処理システムにおいて、該主記憶装置との間でデー
タの送受信パスを持ち、該主記憶装置に記憶されたベク
トル要素データをアクセスするベクトル演算処理手段と
、前記主記憶装置との間でデータの送受信パスを持つス
カラ演算処理手段と、 プログラム命令に従って前記ベクトル演算処理手段また
はスカラ演算処理手段に対してベクトルデータまたはス
カラデータのロード/ストア動作指令を出す指令手段と
、 前記主記憶装置との間でデータ送受信パスを持ち、該主
記憶装置のデータの一部の写しを記憶するバッファメモ
リ手段と、 該バッファメモリ手段の格納ブロックデータに対応する
前−肥土記憶装置のブロックアドレス情報を該ブロック
アドレス情報の有効/無効を表示するバリッドビットと
共に登録するタグ記憶手段と、該タグ記憶手□段にブロ
ックアドレス情報の新規登録または登録アドレスの無効
化処理を制御するタグ制御子はと、 前記指令手段からのベクトルデータストア動作指令に応
答し、該ベクトルデータストア動作指令に伴なって発生
される複数のベクトル要素データの夫々のデータに対す
る前記主記憶装置上のストアアドレスが前記タグ記憶手
段に登録されているか否かをチェックし、登録されてい
る場合には前記タグ制御手段に登録アドレスの無効化を
指示するタグ無効化指示手段と、 前記ベクトルストア動作指令に対応する前記主記憶装置
上のストア開始アドレスとストア終了アドレスをアドレ
ス領域として出力し、かつ複数のベクトル要素データに
対して各データをストアする毎に対応して前記アドレス
領域の111を減少させるように動作するベクトルスト
アアドレス手段と、該ベクトルストアアドレス手段の出
力及びベクトルストア処理中か否かを示すストア処理表
示ビットを前記複数の情報処理装置に送出するアドレス
領域出力手段と、 前記複数の情報処理装置から夫々送出されるアドレス領
域出力手段の出力を受信する複数のアドレス領域受信手
段と、 前記ベクトルデータストア動作指令に応答して、前記タ
グ登録無効化指示手段が動作を完了し、前記ストア処理
表示ビットをオフにする以前に、または前記複数の情報
処理装置から送られてくる前記ストア処理表示ビットが
全てオフになる以前に、前記指令手段から後続のスカラ
データロード動作指令を受けとると、該スカラデータロ
ード動作指令に伴なって受けとられるスカラデータロー
ドアドレスが前記ベクトルストアアドレス手段で示され
るアドレス領域内にあるが否が、また前記複数のアドレ
ス領域受信手段で示される他情報処理装置の前記主記憶
装置に対するストア処理表示ビットがオンになっている
場合、対応する他情報処理装置から送られて来ているア
ドレス領域内に前記スカラデータロードアドレスが入っ
ているが否かをチェックし、領域内に入っていれば領域
内検出信号を出力する領域検出手段と、 前記指令手段からのスカラデータロード動作指令を処理
中仁、前・記領域検出手段がらの前2c!領域内検出信
号を受けとると、該領域内検出信号に応答して、前記タ
グ記憶手段の登録内容を全て無効化処理すると共に、前
記アドレス領域受信手段内の有効/無効表示ビットをオ
フにし、かつ前記無効化指示手段の動作をキャンセルす
る無効化手段とを有する。
次に本発明について図面を参照しながら詳細に説明する
。
。
まず、第1図を用いて、本発明の第1の実施例について
説明を行う。
説明を行う。
本実施例では説明を簡単にする為に、2台の情報処理装
置1.2が1台の主記憶装置5を共用するケースについ
て説明する。
置1.2が1台の主記憶装置5を共用するケースについ
て説明する。
情報処理装置2に於いて、指令回路3がらベクトルデー
タストア指令がパス101を介してベクトル演算処理装
置14及びタグ登録無効化回路11に送られると、ベク
トル演算処理装置14はパス102を介して主記憶装置
5に対してベクトルストア動作を実行する。ベクトルス
トアアドレス領域レジスタ回路7では、パス115を介
してタグ登録無効化回路11がら送られて(るベクトル
ストアの開始アドレス(B)及びベクトル要素間距離(
D)及びベクトルストアの要素数(E)の情報から、ベ
クトルストア開始アドレス(B)と終了アドレス−(B
)±(D)X (E)を計算し結果を保持する。ここで
、式の士は、ストアデータが上アドレス方向が下アドレ
ス方向かを示す。
タストア指令がパス101を介してベクトル演算処理装
置14及びタグ登録無効化回路11に送られると、ベク
トル演算処理装置14はパス102を介して主記憶装置
5に対してベクトルストア動作を実行する。ベクトルス
トアアドレス領域レジスタ回路7では、パス115を介
してタグ登録無効化回路11がら送られて(るベクトル
ストアの開始アドレス(B)及びベクトル要素間距離(
D)及びベクトルストアの要素数(E)の情報から、ベ
クトルストア開始アドレス(B)と終了アドレス−(B
)±(D)X (E)を計算し結果を保持する。ここで
、式の士は、ストアデータが上アドレス方向が下アドレ
ス方向かを示す。
また、タグ登録無効化回路11では、パス101を介し
て送られてくるベクトルストア情報からベクトルストア
アドレス(B)、(B±D)、(B±2D)、・・・(
B+EX[))を作成し、キャッシュ制御回路6にパス
117を介して図示していないがキャッシュ無効化リク
エストと共に送られる。
て送られてくるベクトルストア情報からベクトルストア
アドレス(B)、(B±D)、(B±2D)、・・・(
B+EX[))を作成し、キャッシュ制御回路6にパス
117を介して図示していないがキャッシュ無効化リク
エストと共に送られる。
スカラロード指令を受けとると、偵域検出回路12では
、−緒に送られてくるスカラロードアドレスをベクトル
ストアアドレス領域レジスタ回路7の出力105及び他
情報処理装置1がらパス120を介して送られてくる他
情報処理装置のベクトルストア動作に対応したベクトル
ストア領域アドレスを保持する領域アドレス受信回路1
5の出力119を比較し、スカラロードアドレスがベク
トルストアアドレス領域内に入っているか否かが比較さ
れ、領域内に入っていると、領域内検出信号がパス10
7を介して無効化回路19に送られ、該無効化回路19
の出力によりタグ登録無効化回路11の処理をキャンセ
ルし、かつタグ制御回路9を制御し、タグ記憶回路8の
全てのタグを無効化する。
、−緒に送られてくるスカラロードアドレスをベクトル
ストアアドレス領域レジスタ回路7の出力105及び他
情報処理装置1がらパス120を介して送られてくる他
情報処理装置のベクトルストア動作に対応したベクトル
ストア領域アドレスを保持する領域アドレス受信回路1
5の出力119を比較し、スカラロードアドレスがベク
トルストアアドレス領域内に入っているか否かが比較さ
れ、領域内に入っていると、領域内検出信号がパス10
7を介して無効化回路19に送られ、該無効化回路19
の出力によりタグ登録無効化回路11の処理をキャンセ
ルし、かつタグ制御回路9を制御し、タグ記憶回路8の
全てのタグを無効化する。
一方、キャッシュ制御回路6では、対応するスカラロー
ド指令が前記動作によりキャッシュミスヒツトとなり、
直接主記憶装置5にパス118を介して送出される。ス
カラロード指令に対する主記憶装置5からのりプライデ
ータは、パス111を介してキャッシュメモリ10に登
録され、かつスカラ演算処理回路13にも返される。領
域内検出信号が出なければ、まず、スカラロードアドレ
スがタグ記憶回路8に登録されているか否かを調べ、登
録されていれば、キャッシュメモリ10から読み出され
たスカラデータがパス113を介してスカラ演算処理回
路13に送られる。また、タグ記憶回路8にスカラロー
ドアドレスが登録されていなければ、パス111を介し
て主記憶装置5からスカラロードアドレスデータを含む
ブロックデータがキャッシュメモリ10に登録され、タ
グ記憶回路8にもスカラロードアドレスを含むブロック
アドレスがタグ制御回路9の指示により登録され、キャ
ッシュメモリ10から再びスカラロードデータを読み出
し、スカラ演算処理回路13にロードデータが送られる
。
ド指令が前記動作によりキャッシュミスヒツトとなり、
直接主記憶装置5にパス118を介して送出される。ス
カラロード指令に対する主記憶装置5からのりプライデ
ータは、パス111を介してキャッシュメモリ10に登
録され、かつスカラ演算処理回路13にも返される。領
域内検出信号が出なければ、まず、スカラロードアドレ
スがタグ記憶回路8に登録されているか否かを調べ、登
録されていれば、キャッシュメモリ10から読み出され
たスカラデータがパス113を介してスカラ演算処理回
路13に送られる。また、タグ記憶回路8にスカラロー
ドアドレスが登録されていなければ、パス111を介し
て主記憶装置5からスカラロードアドレスデータを含む
ブロックデータがキャッシュメモリ10に登録され、タ
グ記憶回路8にもスカラロードアドレスを含むブロック
アドレスがタグ制御回路9の指示により登録され、キャ
ッシュメモリ10から再びスカラロードデータを読み出
し、スカラ演算処理回路13にロードデータが送られる
。
以上の動作が第1の実施例による具体例の説明である。
次に第2図を参照して、タグ記憶回路8及びタグ登録無
効化指示回路11について、さらに詳しく説明する。
効化指示回路11について、さらに詳しく説明する。
指令回路3からベクトルストア指令がパス101を介し
てタグ登録無効化回路11に送出されると、−緒に送ら
れるベクトルストアの開始アドレス(B)及びベクトル
要素間距M (D )及びベクトルストアのう素数、(
E)が、それぞれ開始アドレス201、ベクトル要素間
距離レジスタ202、要素数レジスタ203にセットさ
れる。
てタグ登録無効化回路11に送出されると、−緒に送ら
れるベクトルストアの開始アドレス(B)及びベクトル
要素間距M (D )及びベクトルストアのう素数、(
E)が、それぞれ開始アドレス201、ベクトル要素間
距離レジスタ202、要素数レジスタ203にセットさ
れる。
開始アドレスレジスタ201の出力は、切替回路204
を介して加算器入力レジスタ205に送られ、ベクトル
要素間距離レジスタ2.02の出力は、加算器206に
送られる。加算器206は、加算器人力レジスタ205
の出力とベクトル要素間レジスタ202の出力を加算し
、結果は切替回路204とベクトルストアアドレスレジ
スタ207に送られる。
を介して加算器入力レジスタ205に送られ、ベクトル
要素間距離レジスタ2.02の出力は、加算器206に
送られる。加算器206は、加算器人力レジスタ205
の出力とベクトル要素間レジスタ202の出力を加算し
、結果は切替回路204とベクトルストアアドレスレジ
スタ207に送られる。
ベクトルストアアドレスレジスタ207の出力は、加算
器206の結果がセットされる毎に、パス117を介し
てキャッシュ制御回路6にキャッシュ無効化リクエスト
として送られ。タグ検索アドレスレジスタ502に切替
回路501を介してセットされる。
器206の結果がセットされる毎に、パス117を介し
てキャッシュ制御回路6にキャッシュ無効化リクエスト
として送られ。タグ検索アドレスレジスタ502に切替
回路501を介してセットされる。
また、ベクトルストアアドレスレジスタ207には、ベ
クトルストアアドレスが要素数(E)回数だけセットさ
れ、キャッシュ制御回路6に(E)回ベクトルストアア
ドレスとして転送される。
クトルストアアドレスが要素数(E)回数だけセットさ
れ、キャッシュ制御回路6に(E)回ベクトルストアア
ドレスとして転送される。
ここで、切替回路501の切替制御は、本実施例では詳
しく示していないが、スカラロードストアリクエストが
パス505を介してスカラリクエストレジスタ500か
ら送られてくるタイミングと、パス117を介してベク
トルストアアドレスレジスタ207からキャッシュ無効
化リクエストが送られてくるタイミングが一致した場合
には、スカシロード/ストアリクエストを優先して処理
するものとし、その間タグ登録無効化回路11の処理は
中断する必要があるが、これらの制御は一般的に考えら
れるリクエスト競合制御方式を通用すればよく、本発明
とは直接関係しないので、詳細な説明は省略する。
しく示していないが、スカラロードストアリクエストが
パス505を介してスカラリクエストレジスタ500か
ら送られてくるタイミングと、パス117を介してベク
トルストアアドレスレジスタ207からキャッシュ無効
化リクエストが送られてくるタイミングが一致した場合
には、スカシロード/ストアリクエストを優先して処理
するものとし、その間タグ登録無効化回路11の処理は
中断する必要があるが、これらの制御は一般的に考えら
れるリクエスト競合制御方式を通用すればよく、本発明
とは直接関係しないので、詳細な説明は省略する。
タグ登録無効化回路11に於いては、ベクトルストアア
ドレスの作成及び転送は、要素数レジスタ203の出力
を減算器209を通して、ベクトルストアアドレス制御
回路211で零が検出される迄実行される。一方、第1
図で説明した様に、無効化回路19からの制御信号12
1により減算結果レジスタがリセットされると、ベクト
ルストアアドレス制御回路211で零が検出され、タグ
登録無効化回路11の動作は強制終了させられる。
ドレスの作成及び転送は、要素数レジスタ203の出力
を減算器209を通して、ベクトルストアアドレス制御
回路211で零が検出される迄実行される。一方、第1
図で説明した様に、無効化回路19からの制御信号12
1により減算結果レジスタがリセットされると、ベクト
ルストアアドレス制御回路211で零が検出され、タグ
登録無効化回路11の動作は強制終了させられる。
タグ検索アドレスレジスタ502にベクトルストアアド
レスがセットされると、該アドレスの下位ブロック内ア
ドレス部がパス110を介してタグメモリ301とタグ
Vビットメモリ305に送られ、該当するブロックアド
レス及びVビットが読み出され、比較回路401,40
2AND/NANDゲート403,404に送られる。
レスがセットされると、該アドレスの下位ブロック内ア
ドレス部がパス110を介してタグメモリ301とタグ
Vビットメモリ305に送られ、該当するブロックアド
レス及びVビットが読み出され、比較回路401,40
2AND/NANDゲート403,404に送られる。
本実施例では、バッファメモリは2コンパートメント(
レベル)を考えている。
レベル)を考えている。
比較回路401.402では、タグメモリ回路301の
出力とタグ検索アドレスレジスタ502の上位ブロック
アドレス情報とが比較され、比較結果がAND/NAN
Dゲート403,404でタグVビットメモリ回路30
5の出力とレベル毎に夫々AND条件がとられる。比較
回路401または402で比較一致がとれ、且つ該当プ
ロ・ツクアドレスの有効性を表示するタグVビットメモ
リ回路305の出力がオン状態であれば、両レベルの一
致信号のORがNANDゲート405てとられ、ヒツト
信号がヒツト表示フラグ407にセットされ、その時の
ヒツトレベルが0レベル系であればレベル〇一致フラグ
408がセットされる。
出力とタグ検索アドレスレジスタ502の上位ブロック
アドレス情報とが比較され、比較結果がAND/NAN
Dゲート403,404でタグVビットメモリ回路30
5の出力とレベル毎に夫々AND条件がとられる。比較
回路401または402で比較一致がとれ、且つ該当プ
ロ・ツクアドレスの有効性を表示するタグVビットメモ
リ回路305の出力がオン状態であれば、両レベルの一
致信号のORがNANDゲート405てとられ、ヒツト
信号がヒツト表示フラグ407にセットされ、その時の
ヒツトレベルが0レベル系であればレベル〇一致フラグ
408がセットされる。
ヒツト表示フラグ407がセットされると、タグ検索ア
ドレスレジスタ502の下位ブロック内アドレス情報が
無効化アドレスレジスタ406にセットされ、出力はタ
グ記憶回路8に送られる。
ドレスレジスタ502の下位ブロック内アドレス情報が
無効化アドレスレジスタ406にセットされ、出力はタ
グ記憶回路8に送られる。
ヒツト表示フラグ407の出力は、ANDゲート409
でキャッシュ制御回路6のキキッシュタイミング制御部
503からのタイミンク信号506とAND条件をとり
、タグ記憶回路8の中のタグVビットメモリ305のV
ビットをOにセットする為の書込人力は、0”レベル信
号303の出力が切替回路304で選択される。
でキャッシュ制御回路6のキキッシュタイミング制御部
503からのタイミンク信号506とAND条件をとり
、タグ記憶回路8の中のタグVビットメモリ305のV
ビットをOにセットする為の書込人力は、0”レベル信
号303の出力が切替回路304で選択される。
一方、無効化回路19からの制御信号121が全タグ無
効化アドレス回路411に入力される。
効化アドレス回路411に入力される。
該出力は、切替回路412を介してタグVビットメモリ
305に送られ、全タグピットがクリアされる。
305に送られ、全タグピットがクリアされる。
以上がタグ記憶回路8のベクトルストアアドレスの無効
化処理方法の説明である。
化処理方法の説明である。
次に、ベクトルストアアドレス領域レジスタ回路7、領
域検出回路12、及び領域アドレス送、受信回路15.
16について第3図の1プロ・ツク図を参照して説明す
る。
域検出回路12、及び領域アドレス送、受信回路15.
16について第3図の1プロ・ツク図を参照して説明す
る。
情報処理装置2の指令回路3からのベクトルデータスト
ア指令が、タグ登録無効化回路11経由でパス115を
介してベクトルストアアドレス領域レジスタ回路7に出
されると、−緒に送られるベクトルストアの開始アドレ
ス(B)、ベクトル要素間距離(D)、及びベクトルス
トアの要素数(E)が、それぞれ開始アドレスレジスタ
600、ベクトル要素間距離レジスタ601、及び要素
数レジスタ602にセットされる。開始アドレスレジス
タ600の出力は、加算器604とベクトルストア開始
アドレスレジスタ606に送られる。
ア指令が、タグ登録無効化回路11経由でパス115を
介してベクトルストアアドレス領域レジスタ回路7に出
されると、−緒に送られるベクトルストアの開始アドレ
ス(B)、ベクトル要素間距離(D)、及びベクトルス
トアの要素数(E)が、それぞれ開始アドレスレジスタ
600、ベクトル要素間距離レジスタ601、及び要素
数レジスタ602にセットされる。開始アドレスレジス
タ600の出力は、加算器604とベクトルストア開始
アドレスレジスタ606に送られる。
要素間距離レジスタ601と要素数レジスタ602の出
力は、乗算器603に入力され、DXEの出力が加算器
604に入力され、加算器604からは、B+DxEの
演算結果がベクトルストア終了アドレスレジスタ605
にセットされる。
力は、乗算器603に入力され、DXEの出力が加算器
604に入力され、加算器604からは、B+DxEの
演算結果がベクトルストア終了アドレスレジスタ605
にセットされる。
これらの2つのレジスタ605,606の内容が有効な
のは、ベクトルストアアドレス制御回路211(第2図
)でベクトル残要素数が零を検出する迄の間である。即
ち、ベクトルデータストア指令に対するタグ登録無効化
処理実行中の間だけ、ベクトルストア開始アトレジスタ
606とベクトル終了アドレスレジスタ605の内容は
有効である。一方、レジスタ605,606の出力は、
ベクトルストア終了アドレス送信レジスタ60つとベク
トルストア開始アドレス送信レジスタ610に送られる
が、この内容は情報処理装置2からの主記憶装置5に対
するベクトルストア動作が完了する迄、有効な内容を保
持している。
のは、ベクトルストアアドレス制御回路211(第2図
)でベクトル残要素数が零を検出する迄の間である。即
ち、ベクトルデータストア指令に対するタグ登録無効化
処理実行中の間だけ、ベクトルストア開始アトレジスタ
606とベクトル終了アドレスレジスタ605の内容は
有効である。一方、レジスタ605,606の出力は、
ベクトルストア終了アドレス送信レジスタ60つとベク
トルストア開始アドレス送信レジスタ610に送られる
が、この内容は情報処理装置2からの主記憶装置5に対
するベクトルストア動作が完了する迄、有効な内容を保
持している。
同様に、ベクトルストア終了アドレス受信レジスタ60
7及びベクトルストア開始アドレス受信レジスタ608
′の内容は、情報処理装置1から主記憶装置5に対する
ベクトルストア動作が完了する迄、有効な値が保持され
る。
7及びベクトルストア開始アドレス受信レジスタ608
′の内容は、情報処理装置1から主記憶装置5に対する
ベクトルストア動作が完了する迄、有効な値が保持され
る。
領域アドレス受信回路15とベクトルストア終了アドレ
スレジスタ605、ベクトルストア開始アドレスレジス
タ506にある値がセットされ、有効な期間中にスカラ
データロード指令が指令回路3からキャッシュ制御回路
6に出されると、緒に転送されてくるスカラデータロー
ドアドレス情報がスカラリクエストレジスタ500から
領域検出回路12及びタグ検索アドレスレジスタ502
に送られる。
スレジスタ605、ベクトルストア開始アドレスレジス
タ506にある値がセットされ、有効な期間中にスカラ
データロード指令が指令回路3からキャッシュ制御回路
6に出されると、緒に転送されてくるスカラデータロー
ドアドレス情報がスカラリクエストレジスタ500から
領域検出回路12及びタグ検索アドレスレジスタ502
に送られる。
領域検出回路12では、減算器702でベクトル終了ア
ドレスレジスタ605の出力からスカラロードアドレス
情報116が減算され、結果が正値であれば減算可能(
キャリーアウト)信号70Gが出され、減算器703で
は逆にスカラロードアドレス情報116からベクトルス
トア開始アドレスレジスタ606の出力を減算し、同様
に結果が正値であれば減算可能(キャリーアウト)信号
707が出力される。即ち、信号706と信号707が
ゲート709で条件がとられれば、スカラロードアドレ
スがベクトルストア開始アドレスとベクトルストア終了
アドレスの間に入っている事を意味する。
ドレスレジスタ605の出力からスカラロードアドレス
情報116が減算され、結果が正値であれば減算可能(
キャリーアウト)信号70Gが出され、減算器703で
は逆にスカラロードアドレス情報116からベクトルス
トア開始アドレスレジスタ606の出力を減算し、同様
に結果が正値であれば減算可能(キャリーアウト)信号
707が出力される。即ち、信号706と信号707が
ゲート709で条件がとられれば、スカラロードアドレ
スがベクトルストア開始アドレスとベクトルストア終了
アドレスの間に入っている事を意味する。
このケースでは、スカラデータロードアドレスとベクト
ルデータストアアドレスが一致する可能性があり、タグ
登録無効化処理が終了する前にキャッシュメモリ10か
らスカラデータのロードを実行すると、ベクトルストア
で主記憶装置5の内容が変更されようとしているのにそ
の変更前のキャッシュメモリ10の内容をロードしてし
まう結果となる。
ルデータストアアドレスが一致する可能性があり、タグ
登録無効化処理が終了する前にキャッシュメモリ10か
らスカラデータのロードを実行すると、ベクトルストア
で主記憶装置5の内容が変更されようとしているのにそ
の変更前のキャッシュメモリ10の内容をロードしてし
まう結果となる。
そこで、上記ゲート709で条件がとられれば、無効化
回路19に対して制御信号107を送り、すでに説明し
た様に、タグ登録無効化回路11の処理をキャンセル、
かつタグ制御回路9を制御し、タグ記憶回路8の全ての
タグを無効化する。
回路19に対して制御信号107を送り、すでに説明し
た様に、タグ登録無効化回路11の処理をキャンセル、
かつタグ制御回路9を制御し、タグ記憶回路8の全ての
タグを無効化する。
一方、同様に、減算器700,701を使って、領域ア
ドレス受信回路の内容とスカラロードアドの内容が比較
され、他の情報処理装置1の主記憶装置5に対するベク
トルストア領域内にスカラロードアドレろが入っている
かどうかが調べられ、領域内に入っていれば、キャッシ
ュメモリ10と主記憶装置5の内容の一致性がとれなく
なる可能性があるので、無効化回路1つに対して同様に
制御信号107が送出される。
ドレス受信回路の内容とスカラロードアドの内容が比較
され、他の情報処理装置1の主記憶装置5に対するベク
トルストア領域内にスカラロードアドレろが入っている
かどうかが調べられ、領域内に入っていれば、キャッシ
ュメモリ10と主記憶装置5の内容の一致性がとれなく
なる可能性があるので、無効化回路1つに対して同様に
制御信号107が送出される。
この様に、複数の情報処理装置が共用する主記憶装置に
対して、ベクトルストア実行中に、後続のスカラロード
命令を中断することなく処理することが出来る。
対して、ベクトルストア実行中に、後続のスカラロード
命令を中断することなく処理することが出来る。
第4図を参照すると、本発明の第2の実施例による情報
処理システムは、ベクトルストアアドレス領域回路20
が付加されている点を除いて、第1図に示した第1の実
施例と同様の構成を有する。
処理システムは、ベクトルストアアドレス領域回路20
が付加されている点を除いて、第1図に示した第1の実
施例と同様の構成を有する。
従って、第1の実施例と同様の機能を有するものには同
一参照符号を付し、それらの説明については省略する。
一参照符号を付し、それらの説明については省略する。
スカラロード指令を受けると、領域検出回路12では、
−緒に送られてくるスカラロードアドレスをベクトルス
トアアドレス領域回路20の出力123及び他情報処理
装置1からパス120を介して送られてくる他情報処理
装置のベクトルストア動作に対応したベクトルストアア
ドレス領域アドレスを保持する領域アドレス受信回路1
5の出力119を比較し、スカラロードアドレスがベク
トルストアアドレス領域内に入っているか否かが比較さ
れ、領域内に入っていると、領域内検出信号がパス10
7を介して無効化回路19に送られ、該無効化回路19
の出力によりタグ無効化回路11の処理をキャンセルし
かつタグ制御回路9を制御し、タグ記憶回路8の全てを
無効化する。
−緒に送られてくるスカラロードアドレスをベクトルス
トアアドレス領域回路20の出力123及び他情報処理
装置1からパス120を介して送られてくる他情報処理
装置のベクトルストア動作に対応したベクトルストアア
ドレス領域アドレスを保持する領域アドレス受信回路1
5の出力119を比較し、スカラロードアドレスがベク
トルストアアドレス領域内に入っているか否かが比較さ
れ、領域内に入っていると、領域内検出信号がパス10
7を介して無効化回路19に送られ、該無効化回路19
の出力によりタグ無効化回路11の処理をキャンセルし
かつタグ制御回路9を制御し、タグ記憶回路8の全てを
無効化する。
次に、ベクトルストアアドレス領域レジスタ回路7、ベ
クトルストアアドレス領域回路20、領域アドレス受信
回路15及び領域検出回路12について、第5図のブロ
ック図を参照して説明する。
クトルストアアドレス領域回路20、領域アドレス受信
回路15及び領域検出回路12について、第5図のブロ
ック図を参照して説明する。
情報処理装置2の指令回路3からのベクトルデータスト
ア指令が、タグ登録無効化回路11経由でパス115を
介してベクトルストアアドレス領域レジスタ回路7に出
されると、−緒に送られるベクトルストア゛の開始アド
レス(B)、ベクトル要素間距離(D)、及びベクトル
ストアの要素数(E)が、それぞれ開始アドレスレジス
タ600、ベクトル要素間距離レジスタ601、及び要
素数レジスタ602に夫々セットされる。開始アドレス
レジスタ600の出力は、加算器604とベクトルスト
ア開始アドレスレジスタ606に送られる。要素間距離
レジスタ601と要素数レジスタ602の出力は、乗算
器603に入力され、DXEの出力が加算器604に入
力され、加算器604からはB+DXEの演算結果がベ
クトルストア終了アドレスレジスタ605にセットされ
る。また、レジスタ605,605の出力は、ベクトル
ストアアドレス領域回路20内のベクトルストア終了ア
ドレスレジスタ801とベクトルストアベースレジスタ
803に送られるが、レジスタ803の内容はタグ登録
無効化回路11の無効化処理とベクトルデータの各要素
データのストア動作が行われる毎に、ベクトル要素間距
離レジスタ804の内容と加算器806で加算され、ベ
クトルストアベースアドレスレジスタ811にセットさ
れる。
ア指令が、タグ登録無効化回路11経由でパス115を
介してベクトルストアアドレス領域レジスタ回路7に出
されると、−緒に送られるベクトルストア゛の開始アド
レス(B)、ベクトル要素間距離(D)、及びベクトル
ストアの要素数(E)が、それぞれ開始アドレスレジス
タ600、ベクトル要素間距離レジスタ601、及び要
素数レジスタ602に夫々セットされる。開始アドレス
レジスタ600の出力は、加算器604とベクトルスト
ア開始アドレスレジスタ606に送られる。要素間距離
レジスタ601と要素数レジスタ602の出力は、乗算
器603に入力され、DXEの出力が加算器604に入
力され、加算器604からはB+DXEの演算結果がベ
クトルストア終了アドレスレジスタ605にセットされ
る。また、レジスタ605,605の出力は、ベクトル
ストアアドレス領域回路20内のベクトルストア終了ア
ドレスレジスタ801とベクトルストアベースレジスタ
803に送られるが、レジスタ803の内容はタグ登録
無効化回路11の無効化処理とベクトルデータの各要素
データのストア動作が行われる毎に、ベクトル要素間距
離レジスタ804の内容と加算器806で加算され、ベ
クトルストアベースアドレスレジスタ811にセットさ
れる。
即ち、レジスタ801とレジスタ811で示されるベク
トルストアアドレス領域は、無効化処理とベクトルデー
タの各要素データストア処理が実施される毎に狭められ
、これらの内容は、情報処理装置2からの主記憶装置5
に対するベクトルストア動作が完了する迄、有効な値を
示す。
トルストアアドレス領域は、無効化処理とベクトルデー
タの各要素データストア処理が実施される毎に狭められ
、これらの内容は、情報処理装置2からの主記憶装置5
に対するベクトルストア動作が完了する迄、有効な値を
示す。
一方、ベクトルストア終了アドレス受信レジスタ607
及びベクトルストア開始アドレス受信レジスタ608の
内容も、情報処理装置1から主記憶装置5に対してベク
トルストア動作が完了する迄有効な値を保持する。
及びベクトルストア開始アドレス受信レジスタ608の
内容も、情報処理装置1から主記憶装置5に対してベク
トルストア動作が完了する迄有効な値を保持する。
領域アドレス受信回路15と、ベクトルストア終了アド
レスレジスタ801、ベクトルストアベースアドレスレ
ジスタ811にある値がセットされ、有効な期間中にス
カラデータロード指令が指令回路3からキャッシュ制御
回路6に出されると、−緒に転送されてくるスカラデー
タロードアドレス情報がスカラリクエストレジスタ50
0から領域検出回路12及びタグ検索アドレスレジスタ
502に送られる。ベクトルストアアドレス領域回路2
0における要素数レジスタ805の内容は、減算器80
βでべ、クトルストアアドレスレジスタ811の内容が
更新される毎に−1され、残要素レジスタ809に結果
がセットされ、減算制御回路810で零が検出される迄
、実行される。
レスレジスタ801、ベクトルストアベースアドレスレ
ジスタ811にある値がセットされ、有効な期間中にス
カラデータロード指令が指令回路3からキャッシュ制御
回路6に出されると、−緒に転送されてくるスカラデー
タロードアドレス情報がスカラリクエストレジスタ50
0から領域検出回路12及びタグ検索アドレスレジスタ
502に送られる。ベクトルストアアドレス領域回路2
0における要素数レジスタ805の内容は、減算器80
βでべ、クトルストアアドレスレジスタ811の内容が
更新される毎に−1され、残要素レジスタ809に結果
がセットされ、減算制御回路810で零が検出される迄
、実行される。
領域検出回路12では、減算器702でベクトル終了ア
ドレスレジスタ801の出力からスカラロードアドレス
情報116が減算され、結果が正値であれば減算可能(
キャリーアウト)信号70Gが出され、減算器703で
は逆にスカラロードアドレス情報116からベクトルス
トアベースアドレスレジスタ811の内容を減算し、同
様に結果が正値であれば減算可能(キャリーアウト)信
号707か出力される。即ち、信号706と707がゲ
ート709で条件がとれれば、スカラロードアドレスが
ベクトルストア開始アドレスとベクトルストア終了アド
レスの間に入っている事を意味する。
ドレスレジスタ801の出力からスカラロードアドレス
情報116が減算され、結果が正値であれば減算可能(
キャリーアウト)信号70Gが出され、減算器703で
は逆にスカラロードアドレス情報116からベクトルス
トアベースアドレスレジスタ811の内容を減算し、同
様に結果が正値であれば減算可能(キャリーアウト)信
号707か出力される。即ち、信号706と707がゲ
ート709で条件がとれれば、スカラロードアドレスが
ベクトルストア開始アドレスとベクトルストア終了アド
レスの間に入っている事を意味する。
このケースでは。スカラロードアドレスとベクトルデー
タストアアドレスが一致する可能性があり、タグ登録無
効化処理が終了する前にキャッシュメモリ10からスカ
ラデータのロードを実行すると、ベクトルストアで主記
憶装置5の内容が変更されようとしているのにその変更
前のキャッシュメモリ10の内容をロードしてしまう結
果となる。
タストアアドレスが一致する可能性があり、タグ登録無
効化処理が終了する前にキャッシュメモリ10からスカ
ラデータのロードを実行すると、ベクトルストアで主記
憶装置5の内容が変更されようとしているのにその変更
前のキャッシュメモリ10の内容をロードしてしまう結
果となる。
そこで、上記ゲート709で条件がとれれば、無効化回
路19に対して制御信号107を送り、すでに説明した
様に、タグ登録無効化回路11の処理をキャンセルし、
かつタグ制御回路9を制御し、タグ記憶回路8の全ての
タグを無効化する。
路19に対して制御信号107を送り、すでに説明した
様に、タグ登録無効化回路11の処理をキャンセルし、
かつタグ制御回路9を制御し、タグ記憶回路8の全ての
タグを無効化する。
一方、同様に、減算器700,701を使って、領域ア
ドレス受信回路の内容とスカラロードアドレスの内容が
比較され、他の情報処理装置1の主記憶装置5に対する
ベクトルストア領域内にスカラロードアドレスが入って
いるかどうかが調べられ、領域内に入っていれば、キャ
ッシュメモリ10と主記憶装置5の内容の一致性がとれ
なくなる可能性があるので、無効化回路19に対して同
様に制御信号1′07が送出される。
ドレス受信回路の内容とスカラロードアドレスの内容が
比較され、他の情報処理装置1の主記憶装置5に対する
ベクトルストア領域内にスカラロードアドレスが入って
いるかどうかが調べられ、領域内に入っていれば、キャ
ッシュメモリ10と主記憶装置5の内容の一致性がとれ
なくなる可能性があるので、無効化回路19に対して同
様に制御信号1′07が送出される。
この様に、複数の情報処理装置が共用する主記憶装置に
対1で、ベクトルストア実行中に、後続のスカラロード
命令を中断することなく処理することが出来る。
対1で、ベクトルストア実行中に、後続のスカラロード
命令を中断することなく処理することが出来る。
以上説明したように、本発明は、ベクトル演算命令にお
けるベクトル要素のストア動作は、■連続番地へのスト
ア動作、■一定距離(D)番地毎へのストア動作、■ラ
ンダムな番地へのストア動作に大別されるが、■と■の
ストア動作が殆んどである性質を利用し、■と■のスト
ア動作中はストアアドレスの開始アドレスと終了アドレ
スを前もってベクトルストアアドレス領域レジスタに保
持し、主記憶装置を共用する装置間でその内容を参照す
ることにより、後続のスカラロード命令のロードアドレ
スがベクトルストアアドレス領域内に入っていなければ
、ベクトルストア処理の追い越し処理を可能にし、性能
を向上させることができるという効果がある。又、■と
■のストア動作中はストアアドレスの開始アドレスと終
了アドレスを前もってベクトルストアアドレス領域レジ
スタに保持し、且つ該レジスタはベクトル要素がストア
される毎に、領域を対応してせばめることにより、主記
憶装置を共用する装置間でその内容を参照することによ
り、後続のスカラロード命令のロードアドレスがベクト
ルストアアドレス領域内に入っていなければ、ベクトル
ストア処理の追い越し処理を可能にし性能を効率的に向
上させることができるという効果がある。
けるベクトル要素のストア動作は、■連続番地へのスト
ア動作、■一定距離(D)番地毎へのストア動作、■ラ
ンダムな番地へのストア動作に大別されるが、■と■の
ストア動作が殆んどである性質を利用し、■と■のスト
ア動作中はストアアドレスの開始アドレスと終了アドレ
スを前もってベクトルストアアドレス領域レジスタに保
持し、主記憶装置を共用する装置間でその内容を参照す
ることにより、後続のスカラロード命令のロードアドレ
スがベクトルストアアドレス領域内に入っていなければ
、ベクトルストア処理の追い越し処理を可能にし、性能
を向上させることができるという効果がある。又、■と
■のストア動作中はストアアドレスの開始アドレスと終
了アドレスを前もってベクトルストアアドレス領域レジ
スタに保持し、且つ該レジスタはベクトル要素がストア
される毎に、領域を対応してせばめることにより、主記
憶装置を共用する装置間でその内容を参照することによ
り、後続のスカラロード命令のロードアドレスがベクト
ルストアアドレス領域内に入っていなければ、ベクトル
ストア処理の追い越し処理を可能にし性能を効率的に向
上させることができるという効果がある。
また、本発明では、スカラロード命令のロードアドレス
がベクトルストアアドレス領域内に入っていた場合、キ
ャッシュメモリを全クリアすることにより、制御も簡単
に出来、高速化が行えるという効果がある。
がベクトルストアアドレス領域内に入っていた場合、キ
ャッシュメモリを全クリアすることにより、制御も簡単
に出来、高速化が行えるという効果がある。
第1図は本発明の第1の実施例による情報処理システム
の構成を示すブロック図、第2図は第1図で示したタグ
登録無効化回路、タグ記憶回路、タグ制御回路、及びキ
ャッシュ制御回路の詳細な構成を示すブロック図、第3
図は第1図で示したベクトルストアアドレス領域レジス
タ回路、領域検出回路、領域アドレス受信回路、領域ア
ドレス送信回路、及びキャッシュ制御回路の詳細な構成
を示すブロック図、゛第4図は本発明の第2の実施例に
よる情報処理システムの構成を示すブロック図、第5図
は第4図で示したベクトルストアアドレス領域レジスタ
回路、領域検出回路、領域アドレス受信回路、ベクトル
ストアアドレス領域回路、及びキャッシュ制御回路の詳
細な構成を示すブロック図である。 1.2・・・情報処理装置、3・・・指令回路、4・・
・ベクトル演算処理装置、5・・・主記憶装置、6・・
・キャッシュ制御回路、7・・・ベクトルストアアドレ
ス領域レジスタ回路、8・・・タグ記憶回路、9・・・
タグ制御回路、10・・・キャッシュメモリ、11・・
・タグ登録無効化回路、12・・・領域検出回路、13
・・・スカラ演算処理回路、14・・・ベクトル演算処
理装置、15・・・領域アドレス受信回路、16・・・
領域アドレス送信回路、17・・・領域アドレス受信回
路、18・・・領域アドレス送信回路、19・・・無効
化回路、20・・・ベクトルストアアドレス領域回路、
101〜124・・・信号ハス、201・・・開始アド
レスレジスタ、202・・・ベクトル要素間距離レジス
タ、203・・・要素数レジスタ、204・・・切替回
路、205・・・加算器人力レジスタ、206・・・加
算器、207・・・ベクトルストアアドレスレジスタ、
208・・・切替回路、209・・・減算器、210・
・・減算結果レジスタ、211・・・ベクトルストアア
ドレス制御回路、212,213・・・信号パス、30
1・・・タグメモリ回路、302・・・′1#レベル信
号、303・・・“0”レベル信号、304・・・切替
回路、305・・・タグVビットメモリ回路、401,
402・・・比較回路、403・・・AND/NAND
ゲート、404゜405・・・NANDゲート、406
・・・無効化アドレスレジスタ、407・・・ヒツト表
示フラグ、408・・・レベル〇一致フラグ、409・
・・ANDゲート、410・・・ANDゲート、411
・・・全タグ無効化アドレス回路、412・・・切替回
路、500・・・スカラリクエストレジ・スタ、501
・・・切替回路、502・・・タグ検索アドレスレジス
タ、503・・・キャッシュタイミング制御部、504
・・・切替回路、505・・・信号パス、506・・・
タイミング信号、600・・・開始アドレスレジスタ、
601・・・ベクトル要素間距離レジスタ、602・・
・要素数レジスタ、603・・・乗算器、604・・・
加算器、605・・・ベクトルストア終了アドレスレジ
スタ、606・・・ベクトルストア開始アドレスレジス
タ、607・・・ベクトルストア終了アドレス受信レジ
スタ、608・・・ベクトルストア開始アドレス受信レ
ジスタ、609・・・ベクトルストア終了アドレス送信
レジスタ、610・・・ベクトルストア開始アドレス送
信レジスタ、700〜703・・・減算器、704〜7
07・・・各信号パス、708 709・・・NAND
ゲート、710・・・ANDゲート、711・・・信号
パス、801・・・ベクトルストア終了アドレスレジス
タ、802・・・切替回路、803・・・ベクトルスト
アベースレジスタ、804・・ベクトル要素間距離レジ
スタ、805・・・要素数レジスタ、806・・・加算
器、807・・・切替回路、808・・・減算器、80
9・・・残要素レジスタ、810・・・減算制御回路、
811・・・ベクトルストアベースアドレスレジスタ。
の構成を示すブロック図、第2図は第1図で示したタグ
登録無効化回路、タグ記憶回路、タグ制御回路、及びキ
ャッシュ制御回路の詳細な構成を示すブロック図、第3
図は第1図で示したベクトルストアアドレス領域レジス
タ回路、領域検出回路、領域アドレス受信回路、領域ア
ドレス送信回路、及びキャッシュ制御回路の詳細な構成
を示すブロック図、゛第4図は本発明の第2の実施例に
よる情報処理システムの構成を示すブロック図、第5図
は第4図で示したベクトルストアアドレス領域レジスタ
回路、領域検出回路、領域アドレス受信回路、ベクトル
ストアアドレス領域回路、及びキャッシュ制御回路の詳
細な構成を示すブロック図である。 1.2・・・情報処理装置、3・・・指令回路、4・・
・ベクトル演算処理装置、5・・・主記憶装置、6・・
・キャッシュ制御回路、7・・・ベクトルストアアドレ
ス領域レジスタ回路、8・・・タグ記憶回路、9・・・
タグ制御回路、10・・・キャッシュメモリ、11・・
・タグ登録無効化回路、12・・・領域検出回路、13
・・・スカラ演算処理回路、14・・・ベクトル演算処
理装置、15・・・領域アドレス受信回路、16・・・
領域アドレス送信回路、17・・・領域アドレス受信回
路、18・・・領域アドレス送信回路、19・・・無効
化回路、20・・・ベクトルストアアドレス領域回路、
101〜124・・・信号ハス、201・・・開始アド
レスレジスタ、202・・・ベクトル要素間距離レジス
タ、203・・・要素数レジスタ、204・・・切替回
路、205・・・加算器人力レジスタ、206・・・加
算器、207・・・ベクトルストアアドレスレジスタ、
208・・・切替回路、209・・・減算器、210・
・・減算結果レジスタ、211・・・ベクトルストアア
ドレス制御回路、212,213・・・信号パス、30
1・・・タグメモリ回路、302・・・′1#レベル信
号、303・・・“0”レベル信号、304・・・切替
回路、305・・・タグVビットメモリ回路、401,
402・・・比較回路、403・・・AND/NAND
ゲート、404゜405・・・NANDゲート、406
・・・無効化アドレスレジスタ、407・・・ヒツト表
示フラグ、408・・・レベル〇一致フラグ、409・
・・ANDゲート、410・・・ANDゲート、411
・・・全タグ無効化アドレス回路、412・・・切替回
路、500・・・スカラリクエストレジ・スタ、501
・・・切替回路、502・・・タグ検索アドレスレジス
タ、503・・・キャッシュタイミング制御部、504
・・・切替回路、505・・・信号パス、506・・・
タイミング信号、600・・・開始アドレスレジスタ、
601・・・ベクトル要素間距離レジスタ、602・・
・要素数レジスタ、603・・・乗算器、604・・・
加算器、605・・・ベクトルストア終了アドレスレジ
スタ、606・・・ベクトルストア開始アドレスレジス
タ、607・・・ベクトルストア終了アドレス受信レジ
スタ、608・・・ベクトルストア開始アドレス受信レ
ジスタ、609・・・ベクトルストア終了アドレス送信
レジスタ、610・・・ベクトルストア開始アドレス送
信レジスタ、700〜703・・・減算器、704〜7
07・・・各信号パス、708 709・・・NAND
ゲート、710・・・ANDゲート、711・・・信号
パス、801・・・ベクトルストア終了アドレスレジス
タ、802・・・切替回路、803・・・ベクトルスト
アベースレジスタ、804・・ベクトル要素間距離レジ
スタ、805・・・要素数レジスタ、806・・・加算
器、807・・・切替回路、808・・・減算器、80
9・・・残要素レジスタ、810・・・減算制御回路、
811・・・ベクトルストアベースアドレスレジスタ。
Claims (1)
- 【特許請求の範囲】 1、主記憶装置と、該主記憶装置を共用する複数の情報
処理装置からなる情報処理システムにおいて、 前記主記憶装置との間で少なくとも一つのデータ送受信
パスを持ち、該主記憶装置に記憶されたベクトル要素デ
ータをアクセスする少なくとも一つのベクトル演算処理
手段と、 前記主記憶装置との間でデータの送受信パスを持つスカ
ラ演算処理手段と、 プログラム命令に従って前記ベクトル演算処理手段また
はスカラ演算処理手段に対してベクトルデータまたはス
カラデータのロード/ストア動作指令を出す指令手段と
、 前記主記憶装置との間でデータ送受信パスを持ち、該主
記憶装置のデータの一部の写しを記憶するバッファメモ
リ手段と、 該バッファメモリ手段の格納ブロックデータに対応する
前記主記憶装置のブロックアドレス情報を該ブロックア
ドレス情報の有効/無効を表示するバリッドビットと共
に登録するタグ記憶手段と、該タグ記憶手段にブロック
アドレス情報の新規登録または登録アドレスの無効化処
理を制御するタグ制御手段と、 前記指令手段からのベクトルデータストア動作指令に応
答し、該ベクトルデータストア動作指令に伴なって発生
される複数のベクトル要素に対する夫々のストアアドレ
スが前記タグ記憶手段に登録されているか否かをチェッ
クし、登録されている場合には前記タグ制御手段に登録
アドレスの無効化を指示するタグ無効化指示手段と、 前記ベクトルストア動作指令に対応して、前記主記憶装
置上のストア開始アドレスとストア終了アドレスをアド
レス領域として出力するベクトルストアアドレス手段と
、 該ベクトルストアアドレス手段の出力を前記複数の情報
処理装置にベクトルストア処理中か否かを示す有効/無
効表示ビットと共に出力するアドレス領域出力手段と、 前記複数の情報処理装置からのベクトルストアアドレス
手段の出力を夫々の有効/無効表示ビットと共に受信す
るアドレス領域受信手段と、前記ベクトルデータストア
動作指令に応答して、前記タグ登録無効化指示手段が動
作を完了し、前記有効/無効表示ビットをオフにする前
か、または前記複数の情報処理装置からの夫々の有効/
無効表示ビットがオフになる前に、前記指令手段から後
続のスカラデータロード動作指令を受けとると、該スカ
ラデータロード動作指令に伴なって受けとられるスカラ
データロードアドレスが前記ベクトルストアアドレス手
段で示されるアドレス領域内に入っているか否か、また
前記アドレス領域受信手段で示される他情報処理装置か
らの前記主記憶装置に対するベクトルストア動作中有効
ビットがオンになっているアドレス領域内にあるか否か
をチェックし、領域内にあれば領域内検出信号を出力す
る領域検出手段と、 前記指令手段からのスカラデータロード動作指令を処理
中に、前記領域検出手段から前記領域内検出信号が出力
されると、該領域内検出信号に応答して、前記タグ記憶
手段の登録内容を全て無効化処理すると共に、前記アド
レス領域受信手段内の有効/無効表示ビットをオフにし
、かつ前記無効化指示手段の動作をキャンセルする無効
化手段とを有することを特徴とする情報処理システム。 2、主記憶装置と、該主記憶装置を共用する複数の情報
処理装置からなる情報処理システムにおいて、 前記主記憶装置との間で少なくとも一つのデータ送受信
パスを持ち、該主記憶装置に記憶されたベクトル要素デ
ータをアクセスする少なくとも1つのベクトル演算処理
手段と、 前記主記憶装置との間でデータの送受信パスを持つスカ
ラ演算処理手段と、 プログラム命令に従って前記ベクトル演算処理手段また
はスカラ演算処理手段に対してベクトルデータまたはス
カラデータのロード/ストア動作指令を出す指令手段と
、 前記主記憶装置との間でデータ送受信パスを持ち、該主
記憶装置のデータの一部の写しを記憶するバッファメモ
リ手段と、 該バッファメモリ手段の格納ブロックデータに対応する
前記主記憶装置のブロックアドレス情報を該ブロックア
ドレス情報の有効/無効を表示するバリッドビットと共
に登録するタグ記憶手段と、該タグ記憶手段にブロック
アドレス情報の新規登録または登録アドレスの無効化処
理を制御するタグ制御手段と、 前記指令手段からのベクトルデータストア動作指令に応
答し、該ベクトルデータストア動作指令に伴なって発生
される複数のベクトル要素データの夫々のデータに対す
る前記主記憶装置上のストアアドレスが前記タグ記憶手
段に登録されているか否かをチェックし、登録されてい
る場合には前記タグ制御手段に登録アドレスの無効化を
指示するタグ無効化指示手段と、 前記ベクトルストア動作指令に対応する前記主記憶装置
上のストア開始アドレスとストア終了アドレスをアドレ
ス領域として出力し、かつ複数のベクトル要素データに
対して各データをストアする毎に対応して前記アドレス
領域の巾を減少させるように動作するベクトルストアア
ドレス手段と、該ベクトルストアアドレス手段の出力及
びベクトルストア処理中か否かを示すストア処理表示ビ
ットを前記複数の情報処理装置に送出するアドレス領域
出力手段と、 前記複数の情報処理装置から夫々送出されるアアドレス
領域出力手段の出力を受信する複数のアドレス領域受信
手段と、 前記ベクトルデータストア動作指令に応答して、前記タ
グ登録無効化指示手段が動作を完了し、前記ストア処理
表示ビットをオフにする以前、または前記複数の情報処
理装置から送られてくる前記ストア処理表示ビットが全
てオフになる以前に、前記指令手段から後続のスカラデ
ータロード動作指令を受けとると、該スカラデータロー
ド動作指令に伴なって受けとられるスカラデータロード
アドレスが前記ベクトルストアアドレス手段で示される
アドレス領域内にあるか否か、また前記複数のアドレス
領域受信手段で示される他情報処理装置の前記主記憶装
置に対するストア処理表示ビットがオンになっている場
合、対応する他情報処理装置から送られて来ているアド
レス領域内に前記スカラデータロードアドレスが入って
いるか否かをチェックし、領域内に入っていれば領域内
検出信号を出力する領域検出手段と、 前記指令手段からのスカラデータロード動作指令を処理
中に、前記領域検出手段からの前記領域内検出信号を受
けると、該領域内検出信号に応答して、前記タグ記憶手
段の登録内容を全て無効化すると共に、前記アドレス領
域受信手段内の有効/無効表示ビットをオフにし、かつ
前記無効化指示手段の動作をキャンセルする無効化手段
とを有することを特徴とする情報処理システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23656588A JP3205989B2 (ja) | 1988-09-22 | 1988-09-22 | 情報処理システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23656588A JP3205989B2 (ja) | 1988-09-22 | 1988-09-22 | 情報処理システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0285960A true JPH0285960A (ja) | 1990-03-27 |
JP3205989B2 JP3205989B2 (ja) | 2001-09-04 |
Family
ID=17002519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23656588A Expired - Fee Related JP3205989B2 (ja) | 1988-09-22 | 1988-09-22 | 情報処理システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3205989B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263333A (en) * | 1990-11-02 | 1993-11-23 | Kabushiki Kaisha Toshiba | Multi-type air conditioner system with optimum control for gaseous flow adjustment valve and liquid expansion valve |
US5359278A (en) * | 1991-06-19 | 1994-10-25 | Hitachi, Ltd. | Zero current switching circuit and converting apparatus using the same |
US6950843B2 (en) | 2000-11-24 | 2005-09-27 | Fujitsu Limited | Multi-dimensional Fourier transform parallel processing method for shared memory type scalar parallel computer |
CN113196225A (zh) * | 2019-07-01 | 2021-07-30 | 西部数据技术公司 | 开放信道矢量命令执行 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7630006B2 (en) | 1997-10-09 | 2009-12-08 | Fotonation Ireland Limited | Detecting red eye filter and apparatus using meta-data |
US7738015B2 (en) | 1997-10-09 | 2010-06-15 | Fotonation Vision Limited | Red-eye filter method and apparatus |
US7689009B2 (en) | 2005-11-18 | 2010-03-30 | Fotonation Vision Ltd. | Two stage detection for photographic eye artifacts |
US7970182B2 (en) | 2005-11-18 | 2011-06-28 | Tessera Technologies Ireland Limited | Two stage detection for photographic eye artifacts |
US8036458B2 (en) | 2007-11-08 | 2011-10-11 | DigitalOptics Corporation Europe Limited | Detecting redeye defects in digital images |
US7792970B2 (en) | 2005-06-17 | 2010-09-07 | Fotonation Vision Limited | Method for establishing a paired connection between media devices |
US7574016B2 (en) | 2003-06-26 | 2009-08-11 | Fotonation Vision Limited | Digital image processing using face detection information |
US7336821B2 (en) | 2006-02-14 | 2008-02-26 | Fotonation Vision Limited | Automatic detection and correction of non-red eye flash defects |
US7920723B2 (en) | 2005-11-18 | 2011-04-05 | Tessera Technologies Ireland Limited | Two stage detection for photographic eye artifacts |
US7587085B2 (en) | 2004-10-28 | 2009-09-08 | Fotonation Vision Limited | Method and apparatus for red-eye detection in an acquired digital image |
US7599577B2 (en) | 2005-11-18 | 2009-10-06 | Fotonation Vision Limited | Method and apparatus of correcting hybrid flash artifacts in digital images |
DE602007012246D1 (de) | 2006-06-12 | 2011-03-10 | Tessera Tech Ireland Ltd | Fortschritte bei der erweiterung der aam-techniken aus grauskalen- zu farbbildern |
US8055067B2 (en) | 2007-01-18 | 2011-11-08 | DigitalOptics Corporation Europe Limited | Color segmentation |
WO2008109708A1 (en) | 2007-03-05 | 2008-09-12 | Fotonation Vision Limited | Red eye false positive filtering using face location and orientation |
US8503818B2 (en) | 2007-09-25 | 2013-08-06 | DigitalOptics Corporation Europe Limited | Eye defect detection in international standards organization images |
US8212864B2 (en) | 2008-01-30 | 2012-07-03 | DigitalOptics Corporation Europe Limited | Methods and apparatuses for using image acquisition data to detect and correct image defects |
-
1988
- 1988-09-22 JP JP23656588A patent/JP3205989B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263333A (en) * | 1990-11-02 | 1993-11-23 | Kabushiki Kaisha Toshiba | Multi-type air conditioner system with optimum control for gaseous flow adjustment valve and liquid expansion valve |
US5359278A (en) * | 1991-06-19 | 1994-10-25 | Hitachi, Ltd. | Zero current switching circuit and converting apparatus using the same |
US6950843B2 (en) | 2000-11-24 | 2005-09-27 | Fujitsu Limited | Multi-dimensional Fourier transform parallel processing method for shared memory type scalar parallel computer |
CN113196225A (zh) * | 2019-07-01 | 2021-07-30 | 西部数据技术公司 | 开放信道矢量命令执行 |
Also Published As
Publication number | Publication date |
---|---|
JP3205989B2 (ja) | 2001-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0285960A (ja) | 情報処理システム | |
US4445174A (en) | Multiprocessing system including a shared cache | |
KR930003444B1 (ko) | 주기억 참조의 순차화 제어방식 | |
US4658356A (en) | Control system for updating a change bit | |
EP1622026B1 (en) | Cache memory control unit and cache memory control method | |
JPH0410102B2 (ja) | ||
JPH0831061B2 (ja) | バツフア制御方式 | |
JPH04369773A (ja) | 情報処理装置 | |
JPS61289464A (ja) | スカラ演算処理装置 | |
JPH02133842A (ja) | 中間バッファプリフェッチ制御方式 | |
JPH03230238A (ja) | キャッシュメモリ制御方式 | |
JPH0156429B2 (ja) | ||
JPH0353667B2 (ja) | ||
JPH05314009A (ja) | マルチプロセッサシステム | |
JPH01133170A (ja) | 情報処理システム | |
JPS61240349A (ja) | 情報処理装置におけるキヤツシユ制御方式 | |
JPH0683621A (ja) | フェッチ方式 | |
JP3088293B2 (ja) | キャッシュメモリの記憶一致制御装置及び記憶一致制御方法 | |
JPS6367668A (ja) | マルチプロセサシステム | |
JPH0697438B2 (ja) | 記憶装置 | |
JP2000347931A (ja) | キャッシュメモリおよびキャッシュメモリ制御方法 | |
JPH0752423B2 (ja) | デ−タ転送制御方式 | |
JPH05233443A (ja) | マルチプロセッサシステム | |
JPS6266348A (ja) | キヤツシユメモリ制御装置におけるストアチエツク方式 | |
JPH04137053A (ja) | キャッシュメモリへのブロック登録制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070706 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |