JPS63141451A

JPS63141451A - 記録装置

Info

Publication number: JPS63141451A
Application number: JP61289531A
Authority: JP
Inventors: Hideyuki Miyazawa; 宮沢　秀幸
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1986-12-03
Filing date: 1986-12-03
Publication date: 1988-06-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は記録装置に関し、詳細にはファクシミリ装置や
プリンタ等に適用されるサーマルヘッド等を利用した記
録装置のサーマルヘッド等の駆動方式の改良を図った記
録装置に関する。

（従来の技術）ファクシミリ装置やプリンタ等では、小型化が容易で即
時性や筒便さ等に優れていることから、感熱記録装置が
比較的多く採用されている。

このような従来の記録装置としては、例えば第６図に示
すような感熱記録方式のものが知られている。同図にお
いて、画像情報としてのデータ（Ｄａｔａ）は図外のメ
モリから直列データとしてシフトレジスタ１に転送され
、ここで並列データに変換される。この並列データはラ
ンチ回路２によりラッチされ、ドライバ回路３に出力さ
れる。ドライバ回路３は印字ブロック数に対応する数の
ブロックに分割されており、ドライバ回路３には、各ブ
ロック毎に異なるイネーブル信号ＥＮ１〜ＥＮ３　（図
中では３つのみを示す）が入力されている。

ドライバ回路３は対応するイネーブル信号が入力される
と、ラッチ回路２から入力される並列データに基づいて
発熱抵抗体４を駆動して印字する。

このように、直列データが並列データに変換された後ラ
ッチされ、複数のイネーブル信号により複数のブロック
に分割されて順次、記録が行われる。

（発明が解決しようとする問題点）しかしながら、このような従来の記録装置にあっては、
分割したブロックの数だけイネーブル信号が必要となる
ため、画像情報の記録に要する制御信号の数が多くなっ
て装置が複雑になるという問題点があった。したがって
、小型化、コストダウンを図るうえで改善が望まれる。

（発明の目的）そこで本発明は、直列データを印字ブロック毎に分割し
てシフトレジスタに入力する分割入力手段を設け、印字
ブロックには当該ブロックに対応するデータを入力し、
それ以外のブロックには自データを入力することにより
、制御信号の数を減らして装置の構成を簡単なものとし
、装置の小型化、低コスト化を図ることを目的としてい
る。

（発明の構成）本発明は、上記目的を達成するため、直列データを並列
データに変換するシフトレジスタを有し、シフトレジス
タからの並列データをラッチして発熱素子を駆動し、複
数のブロック毎に分割印字する記録装置において、前記
直列データを前記印字ブロック毎に分割して前記シフト
レジスタへ入力する分割入力手段を設け、印字ブロック
には当該ブロックに対応するデータを入力し、それ以外
のブロックには白データを入力することを特徴とするも
のである。

以下、本発明の実施例に基づいて具体的に説明する。

第１〜３図は本発明の第１実施例を示す図であり、本発
明をサーマルヘッドを用いた感熱記録装置に適用したも
のである。

第１図において、１１はシフトレジスタであり、シフト
レジスタ１１にはメモリ１２から直列データ（Ｄａｔａ
）が転送される。この直列データは第３図に示すように
画像データと白データを組合わせたものとしてシフトレ
ジスタ１１に転送される。すなわち、メモリ１２には少
なくとも１ライン分のデータが蓄積されており、メモ１
月２に蓄積されたデータはＤＭＡコントローラ（ＤＭＡ
Ｃ）１３からの信号に基づいて所定数のデータ毎に、ア
ドレス指定されて読み出される。このアドレス指定は印
字ブロック毎に行われ、今回印字に当たるブロック以外
の直列データ位置には白データが当てはめられる。すな
わち、コントローラ１３は印字ブロックには１ラインの
画像データ（生の直列データ）のうち当該ブロックに対
応する画像データを転送用データとし、それ以外のブロ
ックには白データとなるようにデータ処理しく以下、処
理後のデータを直列分割データ；分割Ｄａ　ｔａという
）、シフトレジスタ１１に転送する。ＤＭＡコントロー
ラ１３は上記処理をＣＰＵ１４からの命令（第２図のプ
ログラム参照）に基づいて行っており、ＤＭＡコントロ
ーラ１３およびＣＰＵ１４は分割入力手段としての機能
を有する。シフトレジスタ１１はシフトクロック（ＣＫ
）に従って直列分割データを並列データに変換し、ラン
チ回路１５に出力する。ランチ回路１５はラッチパルス
（Ｌａｔｃｈ）に基づいてシフトレジスタ１１からの並
列データをランチし、所定数のナントゲートからなるド
ライバ回路１６に出力する。ドライバ回路１６には１つ
のイネーブル信号（ＥＮ）が入力されており、ドライバ
回路１６はイネーブル信号に同期してラッチ回路１５か
らの並列データに基づいて熱パルスを発熱抵抗体１７に
出力する。発熱抵抗体１７はドライバ回路１６からの熱
パルスにより発熱して印字を行う。

次に、作用を説明する。

第２図は１ラインの画像データを直列分割データに変換
するプログラムを示すフローチャートであり、本プログ
ラムは１ライン２０４８ｂｉｔを４分割してＤＭＡ　（
Ｄｉｒｅｃｔ　Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）で転送す
る方式である。ＤＭＡは１バイト８　ｂｉｔで転送する
。

まず、ステップＰ１でＮカウンタをリセットし、ステッ
プＰ２でＰカウンタをリセットする。ここに、Ｎカウン
タは１ラインの印字ブロック数に対応するもので、本実
施例の場合、１ラインを４つのブロックに分けているか
ら、Ｎ＝０〜３の間で変化し、Ｎの値は印字ブロックを
表す。また、Ｐカウンタはデータを構成するバイトをカ
ウントするものである。したがって、最初はＮ＝０、Ｐ
＝０となる。次いで、ステップＰ３でＮ＝Ｏであるか否
かを判別する。最初はＮ＝ＯであるからステップＰ、に
ジャンプし、Ｐ７でＰバイト目のデータを転送し、ステ
ップＰ８でＰカウンタをインクリメントする。ステップ
Ｐ、ではＰカウンタの値Ｐ＝６４ｘ　　（Ｎ＋１）但し、最初はＮ＝０よりＰ＝６４になったか否かを判別する。Ｐ≠６４のときはステップ
Ｐ７〜Ｐ９を繰り返し、Ｐ−６４になるとステップＰＩ
Ｇに進む。これにより、第１ブロツクのデータ（６４バ
イト）が転送される。ステップＰ、。ではＰ＝２５６に
なったか否か、すなわち１ラインのバイト数になったか
否かを判別する。最初はＰ＝６４でステップＰ、からス
テップＰ、。に進んでおり、Ｎｏ命令に従ってステップ
Ｐ、で白データを転送し、ステップｐ＋ｚでＰカウンタ
をインクリメントして再びステップＰ１゜に戻る。そし
て、Ｐ＝２５６になると、ステップＰＩ３に抜けてラッ
チパルスを発生させる。したがって、第１ブロツクには
画像データが転送され、その他のブロックには白データ
が転送されて第３図の上段に示すような分割データがつ
くられる。以上は第１ブロツクのみに情報データを転送
する処理であるが、第２ブロツク以降についても同様に
行われ、Ｎ≠３のときはステップＰ１４からステップＰ
Ｉ５に進み、Ｎカウンタがインクリメントされた後、再
びステップＰｇに戻る。そして、Ｎ＝３になると本プロ
グラムを終了する。このようにして情報が連続している
直列データは第３図に示すように、印字ブロックのみが
画像データとなり、その他ブロックはすべて白データと
なる分割データに変換される。

この分割データはシフトレジスター１に入力されるが、
このとき、例えば第１ブロツクを印字する場合は１ライ
ンのデータとして第１ブロツクに相当するデータのみが
画像データとなっており、他のブロックについては白デ
ータに変換されている。

その後、分割データはシフトレジスター１によって並列
データに変換され、ラッチ回路１５によりラッチパルス
（第３図参照）に基づいて１ライン分毎にラソ萌されて
、イネーブル信号ＥＮ（第３図参照）が印加される。こ
のとき、１ライン分全てのドライバ回路１６にイネーブ
ル信号が入力されるが、第１ブロツク以外は白データと
なっているため、実際には第１ブロツクしか印字されな
い。以後、同様にして第３図に示すように画像データが
第２ブロツク、第３ブロツク、第４ブロツクと、以降、
順次シフトして印字が行われる。したがって、メモリ１
２からＤＭＡにより４回データ転送が行われた時点で１
ライン分の画像データが全て転送され、各データ転送毎
に１本のイネーブル線からのイネーブル信号により発熱
抵抗体１７を駆動して１ラインの印字を行うことができ
る。その結果、本方式によると、１つのイネーブル信号
のみで印字を行うことができ、従来に比して制御信号の
数を少なくすることができる。したがって、装置の小型
化やコストダウンを図ることができる。また、この第１
実施例にあっては既設のハードを改造することなく、ソ
フトの対応のみで実現できるという大きなメリットがあ
る。

上記第１実施例ではソフト処理のみで可能であるという
利点があるものの、１ブロツクの印字を行う毎に１ライ
ン分のデータの転送を行う必要があるいとう側面がある
。このため、１ラインのデ−タ数が多いと、その転送に
比較的大きい負荷がかかる。また、データ変換という処
理も必要となっている。そこで、これらの点を改良した
ものを第２実施例として第４．５図に示す。第２実施例
ではシフトレジスタ１１を印字ブロック毎に分割すると
ともに、各ブロックのデータを選択して並列に入力する
回路が設けられている。

すなわち、第４図において、シフトレジスタ１１は印字
ブロック毎に分割されて第１シフトレジスタ〜第４シフ
トレジスタ（図中では第ルジスタ１１ａ１第２レジスタ
１１ｂ１第３レジスタ１１Ｃの３つのレジスタのみを示
す）となっている。これらの第１〜第３シフトレジスタ
Ｉｌａ〜１１Ｃおよび第４レジスタには選択入力回路（
分割入力手段〉２１を介して直列データ（Ｄａｔａ）が
入力される。選択入力回路２１はマルチプレクサ（ＭＰ
Ｘ）２２、Ｄフリップフロップ２３．２４、インバータ
２５、ナントゲート２６および論理素子であるノアゲー
ト２７〜３０により構成される。ラッチパルスはインバ
ータ２５およびＤフリップフロップ２３に入力され、イ
ネーブ生信号はナントゲート２６に入力される。これら
のインバータ２５、ナントゲート２６およびＤフリップ
２３．２４は駆動回路としての機能を有する。そして、
Ｄフリップフロップ２３．２４は２ビツト・カウンタ（
４進カウンタ）を構成し、ラッチパルスにより印字ブロ
ックを選択するための信号をマルチプレクサ２２に出力
し、ノアゲート２７〜３０はマルチプレクサ２２の出力
に基づき直列データ（Ｄａｔａ）を印字ブロック毎に分
割してデータＤ、〜Ｄ４としてそれぞれ第１〜第３シフ
トレジスタＬｌａ〜ＩＩＣおよび第４シフトレジスタに
出力する。

以上の構成において、第５図に信号のタイミングチャー
トを示すように直列データが選択入力回路２１に入力さ
れると、第１ブロツクの選択はう・ノチバルスとイネー
ブル信号（両者の論理積）に基づいて選択され、その後
データをランチするう・ソチパルスにより画像データを
入力するブロックの選択が順次行われている。したがっ
て、直列データ（Ｄａｔａ）は印字ブロック毎の信号Ｄ
１〜Ｄ４に変換される。これにより、例えば第１ブロツ
クを印字するときには信号ＤＩが第１シフトレジスタ１
１ａに入力され、他のブロックにはノアゲート２８、ノ
アゲート３０の出力がローレベルであるため、自データ
が入力される。そして、これらのデータをランチ回路１
５にラッチし、ドライバ回路１６にイネーブル信号が入
力されると、第１シフトレジスタ１１ａに対応する発熱
抵抗体１７のみが画像データにより発熱して、第１ブロ
ツクが印字される。このとき、第１ブロツク以外の他の
ブロックは白データであるから印字されない。ラッチパ
ルスにより次は第２ブロツクにデータが入力されるよう
になり、第２ブロツクの印字が上記同様にして行われる
。以下、このような処理が順次繰り返されて１ラインの
印字が行われる。したがって、第２実施例でも第１実施
例と同様に装置の小型化、コストダウンを図ることがで
きる他、冒頭で述べた独自の利点が得られる。

なお、本発明ではライン間隔がイネーブル期間となるた
め、イネーブル信号は基本的には不要となるが、上記各
実施例では温度制御等を簡単に行うためこれを用いてい
る。但し、ランチ間隔を制御して温度制御を行うことも
可能である。この場合、印字間隔があるときには余白の
データを入力しておく必要がある。

なお、上記各実施例は本発明を感熱記録方式の記録装置
に適用した例であるが、本発明はこれに限らず、シフト
レジスタを用いるものであれば他の方式のものにも適用
することができる。

（効果）本発明によれば、印字ブロックには当該ブロックに対応
するデータを入力し、それ以外のブロックには白データ
を入力しているので、制御信号の数を減らして装置の構
成を簡単なものとすることができ、装置の小型化、低コ
スト化を図ることができる。

【図面の簡単な説明】

第１〜３図は本発明の記録装置の第１実施例を示す図で
あり、第１図はその回路図、第２図はそのデータ変換の
プログラムを示すフローチャート、第３図はその作用を
説明するためのタイミングチヤード、第４．５図は本発
明の記録装置の第２実施例を示す図であり、第４図はそ
の回路図、第５図はその作用を説明するためのタイミン
グチャートである。第６図は従来の記録装置の回路図である。１１・・・・・・シフトレジスタ、１２・・・・・・メモリ、１３・・・・・・ＤＭＡコントローラ、１４・・・・・
・ＣＰＵ２１・・・・・・選択入力回路（分割入力手段）、２２
・・・・・・マルチプレクサ、２７〜３０・・・・・・ノアゲート（論理素子）。

Claims

【特許請求の範囲】

（１）直列データを並列データに変換するシフトレジス
タを有し、シフトレジスタからの並列データをラッチし
て発熱素子を駆動し、複数のブロック毎に分割印字する
記録装置において、前記直列データを前記印字ブロック
毎に分割して前記シフトレジスタへ入力する分割入力手
段を設け、印字ブロックには当該ブロックに対応するデ
ータを入力し、それ以外のブロックには白データを入力
することを特徴とする記録装置。
（２）前記シフトレジスタを複数のブロックに分割し、
印字ブロックには当該ブロックに対応する直列データを
入力し、他のブロックには白データを入力することを特
徴とする特許請求の範囲第１項記載の記録装置。
（３）前記分割入力手段が、前記印字ブロック数に対応
する数の論理積回路を構成するとともに前記直列データ
の入力される論理素子と、前記ラッチパルスに基づいて
該論理積回路を印字ブロック毎に順次駆動して印字ブロ
ックに相当する論理回路には当該ブロックに対応する直
列データを出力させ、他のブロックに相当する論理回路
には白データを出力させる駆動回路と、を有したことを
特徴とする特許請求の範囲第２項記載の記録装置。