JPS63137574A - メタライズ金属層の表面被覆構造 - Google Patents

メタライズ金属層の表面被覆構造

Info

Publication number
JPS63137574A
JPS63137574A JP61283391A JP28339186A JPS63137574A JP S63137574 A JPS63137574 A JP S63137574A JP 61283391 A JP61283391 A JP 61283391A JP 28339186 A JP28339186 A JP 28339186A JP S63137574 A JPS63137574 A JP S63137574A
Authority
JP
Japan
Prior art keywords
metal layer
metallized metal
metallized
base body
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61283391A
Other languages
English (en)
Other versions
JPH0736952B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Takatoshi Irie
孝年 入江
Takaharu Tanaka
田中 隆晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP61283391A priority Critical patent/JPH0736952B2/ja
Publication of JPS63137574A publication Critical patent/JPS63137574A/ja
Publication of JPH0736952B2 publication Critical patent/JPH0736952B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメタライズ金属層の表面被覆構造に関し、より
詳細には半導体集積回路素子を収納する半導体素子収納
用パッケージや多層配線基板等の電子部品におけるメタ
ライズ金属層の表面被覆構造に関するものである。
〔従来の技術〕
従来、電子部品、例えば半導体集積回路素子を収納する
ためのり一ドレスパッケージ(チップキャリア)は第2
図に示すようにセラミック、ガラス等の電気絶縁材料か
ら成り、その上面に蓋体をロウ付けするための、また外
周部、即ち側面及び底面に半導体集積回路素子を外部電
気回路に接続するためのタングステン(讐)、モリブデ
ン(Mo)等の高融点金属粉末から成るメタライズ金属
層12a。
12bを形成した絶縁基体11と蓋体13とから構成さ
れており、絶縁基体11と蓋体13から成る絶縁容器内
部に半導体集積回路素子14を収納するとともに蓋体1
3を絶縁基体11にロウ付けし絶縁容器の内部を気密封
止することによって半導体装置となる。
この従来のチップキャリアは内部に収納した半導体集積
回路素子14を外部電気回路に接続するために絶縁基体
11底面部のメタライズ金属層12bは外部電気配線基
板15の配線導体16にロウ材17を介しロウ付は取着
され、絶縁基体11底面部のメタライズ金属層12bに
はその表面にロウ付は強度を強固とするためのニッケル
(Ni)及び金(Au)から成る金属層がめっきにより
被覆されている。
また同時に絶縁基体11上面のメタライズ金属層12a
にも蓋体13のロウ付けを強固とし、絶縁容器の気密封
止を完全とするためにロウ材の濡れ性が良いニッケル(
Ni)及び金(Au)がめっきにより被覆されている。
しかしながら、絶縁基体11には直接めっきができない
こと及びめっき液の循環が悪いこと等からメタライズ金
属層12a、12bの側面で絶縁基体11表面近傍部分
にはニッケルめっき層を被覆させることができず、ニッ
ケルめっき層と絶縁基体11との間にわずかな隙間が形
成される。そのためこの隙間の一部に大気中に含まれる
水分等が付着するとニッケルめっき層に酸素濃度の相違
に起因する隙間腐蝕作用を生じ、ニッケルめっき層に酸
化物(錆)や水酸化物を生成し変色させることがある。
更にこの酸化物(錆)及び水酸化物は導電性で、かつ拡
散し易いという性質を有することから、例えば多数のメ
タライズ金属層12bが近接して形成されているチップ
キャリアにおいては前記酸化物(錆)や水酸化物の拡散
により隣接するメタライズ金属層12b間が短絡し、電
子部品としての機能に支障を来すという重大な欠点を誘
発する。
そこで、かかる欠点を解消するために、メタライズ金属
層の表面に被覆されるニッケルの金属層に代えて、化学
的に安定で導電性の錆を発生することがなく、ロウ材と
極めて反応性(濡れ性)の良い白金、パラジウム(Pd
)もしくはそれらの合金を主成分とする金属層をめっき
により被覆させることを本出願人は先に提案した。
〔発明が解決しようとする問題点〕
しかしながら、上記白金、パラジウムもしくはそれらの
合金を主成分とする金属層を直接タングステン、モリブ
デン等の高融点金属粉末から成るメタライズ金属層上に
めっきにより形成すると、該めっき金属層における隙間
腐蝕作用は有効に防止し得る゛ものの、白金、パラジウ
ムもしくはそれらの合金を主成分とする金属は均一電着
性に劣ることからメタライズ金属層上に均一厚みに被覆
させることができず、そのため、めっき金属層に外部よ
り機械的な応力が印加されると該めっき金属層の一部が
メタライズ金属層より剥離し、これが半導体集積回路素
子の特性をチェックするバーンインテスト(半導体集積
回路素子に高温の熱履歴を加えて特性変化を調べるテス
ト)等を行った場合に助長されて、めっき金属層のうち
蓋体がロウ付けされる部位や外部電気回路の配線導体に
ロウ付けされる部位のものがメタライズ金属層より完全
に剥離してしまい、その結果、半導体装置の外部電気回
路への取着接続が不完全となったり、絶縁容器の気密封
止が破れるという問題を有していた。
〔発明の目的〕
本発明は前記欠点に鑑み案出されたもので、その目的は
半導体集積回路素子をチェックするバーンインテスト等
を行ったとしても絶縁容器の気密封止が破れることがな
く、また半導体装置等の電子部品を外部電気回路に確実
に接続することが可能なメタライズ金属層の表面被覆構
造を提供することにある。
〔問題点を解決するための手段〕
本発明は絶縁基体上のメタライズ金属層表面に、コバル
ト (Co)を主成分とする第1の金属層と白金(Pt
)を主成分とする第2の金属層との少なくとも二層から
成る金属層を層着被覆したことを特徴とするものである
本発明においてメタライズ金属層表面に、コバルトを主
成分とする第1の金属層を設け、その上に白金を主成分
とする第2の金属層を層着被覆した場合、該コバルトは
メタライズ金属層及び白金を主成分とする金属層のいず
れとも密着六人として層着被覆することができ、かつニ
ッケルと比較して前記隙間腐蝕作用を受は難いという特
性を有し、更に化学的に安定な金属層を得ることができ
る。
〔実施例〕
次に本発明を第1図に示す実施例に基づき詳細に説明す
る。
第1図は本発明のメタライズ金属層の表面被覆構造を説
明するためにチップキャリア(半導体集積回路素子を収
納するためのリードレスパッケージ)を例にとって示し
た要部拡大断面図である。
図において、lはセラミック、ガラス等の電気絶縁材料
から成る絶縁基体、5は蓋体である。この絶縁基体1と
蓋体5で半導体集積回路素子6を収納する絶縁容器を構
成する。前記絶縁基体1はその上面中央部に半導体集積
回路素子6を収納するための空所を形成する段状の凹部
を有しており、凹部底面に半導体集積回路素子6が接着
材を介し取着されている。
また、前記絶縁基体1には凹部底面及び凹部段状上面か
ら側面を介し底面にかけてメタライズ金属層2が形成さ
れており、メタライズ金属層2の凹部段状上面部には半
導体集積回路素子6の電極がワイヤ7を介し電気的に接
続される。
前記メタライズ金属層2はタングステン、モリブデン等
の高融点金属粉末から成り、従来周知のスクリーン印刷
等の4膜手法を採用することによって絶縁基体lの外周
部に形成される。
また、前記メタライズ金属N2の絶縁基体1凹部底面部
、段状上面部及び側底面部にはコバルトを主成分とする
第1の金属層3と白金を主成分とする第2の金属層4が
それぞれめっき等により層着されており、メタライズ金
属層2はコバルトを主成分とする金属層と白金を主成分
とする金属層の二層により被覆されている。
また、前記絶縁基体1の上面にはセラミック、ガラス等
の電気絶縁材料から成るシールリング8が取着されてお
り、該シールリング8の上面にはメタライズ金属層2a
が前記手法と同様の手法により形成され、その上面部に
はコバルトを主成分とする第1の金属層3aと白金を主
成分とする第、2の金属層4aが層着被覆されている。
前記第2の金属層4a上にはコバール(Fe−Ni−G
o金合金に金(Au)めっきを施した蓋体5が金(Au
)−スズ(Sn)合金のロウ材を介して取着されており
、これによりチップキャリア内部の空所は外気から完全
に気密に封止され最終製品である半導体装置となる。
かくして、本発明によれば絶縁容器の外周部及びシール
リングの上面部に形成したメタライズ金属層表面に密着
力が大であるコバルトを主成分とする金属層と化学的に
安定な白金を主成分とする金属層を少なくとも二層設け
たことにより、隙間腐蝕作用を受けることは勿論、メタ
ライズ金属層とめっき金属層の密着強度を大としてめっ
き金属層がメタライズ金属層より剥離するのを皆無とな
し、同時に絶縁基体と蓋体のロウ付は及び半導体装置と
外部電気配線基板とのロウ付けを極めて強固となすこと
ができる。
尚、本発明は上述の実施例に限定されるものではなく、
例えばリード付きの半導体素子収納用パッケージや多層
配線基板等のメタライズ金属層を有する電子部品にも適
用することができる。
次に本発明の作用効果を以下に示す実験例に基づき説明
する。
〔実験例〕
(1)評価試料 アルミナから成る生セラミツク体を第1図に示すチップ
キャリアの形状に合わせて成型するとともにその底面に
長さ1.5n+m、幅0.5mI++、厚み20μmの
パターンを40個、また上面に幅1.2mm、厚み20
μmの環状のパターン1個をタングステン、モリブデン
、マンガン等から成るメタライズ用ペーストを使用して
印刷形成するとともにこれを還元雰囲気(窒素−水素雰
囲気)中、約1400〜1600℃の温度で焼成し、セ
ラミック体表面にメタライズ金属層を形成する。次に前
記各メタライズ金属層表面に第1表に示す如く白金、コ
バルト、ニッケルー金をめっきにより被覆させたもの(
以上、比較例)及びコバルト−白金をめっきにより被覆
させたもの(本発明品)を製作し、これを各評価テスト
用の試料として夫々100個準備した。
そして次に、上記評価試料を使用して以下の評価テスト
を行った。その結果を第1表に示す。
(n)隙間腐蝕テスト 上記評価試料25個を、半導体集積回路素子を取着する
際に印加される温度及び絶縁容器を気密封止する際に印
加される温度を想定して順次、450℃の温度に2分間
、430℃の温度に10分間保持し、その後、MIL−
5TD−883−1004に規定の温湿度サイクル試験
を240時間(10サイクル)行うとともにメタライズ
金属層及びその表面に施しためっき層を顕微鏡により観
察し、変色しているものの数を調べて、変色の発生率を
算出した。
(I[I)半田付は性テスト 上記評価試料25個を前記(n)隙間腐蝕テストと同様
順次、450℃の温度に2分間、430℃の温度に10
分間保持し、その後MIL−5TD−883C2003
,2の半田付着度に規定された方法により、評価試料表
面を8時間水蒸気に曝し、245±5℃に制御された溶
融状態の共晶半田中に5秒間浸漬し、メタライズ金属層
に対する半田の濡れ面積が95%以上のものを良品とし
、その百分率を求めた。
(rV) ロウ付は強度テスト 上記評価試料25個を前記(I[)隙間腐蝕テストと同
様順次、450℃の温度に2分間、430℃の温度に1
0分間保持し、その後、各試料底面のメタライズ金属層
に直径0.5+++n+φの銅線を半田により取着する
。次にこれを半導体集積回路の特性をチェックするバー
ンインテストを想定して175℃の温度に168時間保
持し、その後、銅線をメタライズ金属層に対し垂直方向
に引張ってロウ付は強度を調べ、その平均値を算出した
(V)気密封止テスト 上記評価試料25個を前記(n)隙間腐蝕テストと同様
、450℃の温度に2分間保持した後、試料上面の環状
メタライズ金属層に金−スズ合金のコラ材を用いて金め
っきされたコバールの板を接合し、絶縁基体の内部空所
を気密に封止する。そしてその後、−65℃と+150
℃の温度サイクルを30サイクル、3000Gの衝撃試
験を10サイクル及びバーンインテストを想定して17
5℃の温度に168時間保持し、しかる後、ヘリウム(
He)ガスを利用したリーク検査装置により絶縁基体の
内部空所の気密性を調べ良品率を算出した。
第1表から判るように、従来のメタライズ金属層表面に
ニッケルー金の金属層をめっきにより被覆させた試料番
号15はニッケルの熱拡散及び隙間腐蝕作用により変色
の発生率が84χと高く、半田付は良品率が24χと極
めて低く、気密封止の良品率も92χと低い。またコバ
ルトの金属層のみを形成した試料番号14はコバルトの
金属層表面の著しい酸化のため、変色発生率は100X
となり、ロウ付は強度も2.1Kg/mm”と低く、半
田付は性、気密封、止のいずれも極めて不良率が高い。
一方、メタライズ金属層表面に直接白金の金属層を設け
た試料番号1では白金の均一電着性に劣ることに起因し
て、ロウ付は強度が1.9Kg/mm”と極めて低く、
気密封止の良品率も76χと低い。
これらに対し、本発明によれば変色発生率は皆無であり
、またロウ付は強度は3.7Kg/mm2以上と高く、
半田付は良品率も96%以上と優れ、気密封止の良品率
がいずれも100%と極めて高く、良好な特性であるこ
とが判明した。
〔発明の効果〕
以上の如く、本発明のメタライズ金属層の表面被覆構造
では耐熱性及び耐湿性に優れ、電子部品としての機能に
支障を来す隙間腐蝕作用は勿論、変色の発生や気密封止
の劣化が皆無であり、かつロウ材との反応性に優れた高
信頼性の電子部品が得られる。
【図面の簡単な説明】
第1図は本発明に係るメタライズ金属層の表面被覆構造
を説明するためにチップキャリアを例に採って示した要
部拡大断面図、第2図は従来のチップキャリアの断面図
である。 1.11 ・・・・・絶縁基体 2.2a、12  ・・・・メタライズ金属層3.3a
・・・・・・第1の金属層 4.4a・・・・・・第2の金属層 5、工3・・・・・・蓋体

Claims (1)

    【特許請求の範囲】
  1. 絶縁基体上のメタライズ金属層表面に、コバルト(Co
    )を主成分とする第1の金属層と白金(Pt)を主成分
    とする第2の金属層との少なくとも二層から成る金属層
    を層着被覆したことを特徴とするメタライズ金属層の表
    面被覆構造。
JP61283391A 1986-11-27 1986-11-27 メタライズ金属層の表面被覆構造 Expired - Lifetime JPH0736952B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61283391A JPH0736952B2 (ja) 1986-11-27 1986-11-27 メタライズ金属層の表面被覆構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61283391A JPH0736952B2 (ja) 1986-11-27 1986-11-27 メタライズ金属層の表面被覆構造

Publications (2)

Publication Number Publication Date
JPS63137574A true JPS63137574A (ja) 1988-06-09
JPH0736952B2 JPH0736952B2 (ja) 1995-04-26

Family

ID=17664912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61283391A Expired - Lifetime JPH0736952B2 (ja) 1986-11-27 1986-11-27 メタライズ金属層の表面被覆構造

Country Status (1)

Country Link
JP (1) JPH0736952B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139951A (ja) * 1988-11-21 1990-05-29 Kyocera Corp 半導体素子収納用パッケージの製造方法
US20140084752A1 (en) * 2012-09-26 2014-03-27 Seiko Epson Corporation Method of manufacturing electronic device, electronic apparatus, and mobile apparatus
CN105689833A (zh) * 2016-03-24 2016-06-22 株洲天微技术有限公司 一种微电路模块壳体与盖板的钎焊密封封盖方法及结构
CN108370244A (zh) * 2015-12-22 2018-08-03 京瓷株式会社 密封环、电子元件收纳用封装体、电子设备及它们的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02139951A (ja) * 1988-11-21 1990-05-29 Kyocera Corp 半導体素子収納用パッケージの製造方法
US20140084752A1 (en) * 2012-09-26 2014-03-27 Seiko Epson Corporation Method of manufacturing electronic device, electronic apparatus, and mobile apparatus
US9660176B2 (en) * 2012-09-26 2017-05-23 Seiko Epson Corporation Method of manufacturing electronic device, electronic apparatus, and mobile apparatus
CN108370244A (zh) * 2015-12-22 2018-08-03 京瓷株式会社 密封环、电子元件收纳用封装体、电子设备及它们的制造方法
CN108370244B (zh) * 2015-12-22 2021-12-24 京瓷株式会社 密封环、电子元件收纳用封装体、电子设备及它们的制造方法
CN105689833A (zh) * 2016-03-24 2016-06-22 株洲天微技术有限公司 一种微电路模块壳体与盖板的钎焊密封封盖方法及结构
CN105689833B (zh) * 2016-03-24 2018-02-23 株洲天微技术有限公司 一种微电路模块壳体与盖板的钎焊密封封盖方法及结构

Also Published As

Publication number Publication date
JPH0736952B2 (ja) 1995-04-26

Similar Documents

Publication Publication Date Title
US4675243A (en) Ceramic package for semiconductor devices
US3729820A (en) Method for manufacturing a package of a semiconductor element
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JPS63137574A (ja) メタライズ金属層の表面被覆構造
KR900003472B1 (ko) 전자부품의 도금방법
JP2627509B2 (ja) 導電層を有する電子部品
JPS5933851A (ja) 気密封止半導体容器
JP2571944B2 (ja) チップキャリア
JP2537064B2 (ja) チップキャリア
JP2004207539A (ja) 電子部品収納用容器および電子装置
JPS6360549A (ja) 金の導電層を有する電子部品
JPS6383291A (ja) 金の導電層を有する電子部品
JPS6158259A (ja) チツプキヤリア
JPH09293817A (ja) 電子部品
JP4332047B2 (ja) 電子装置
JPS62204560A (ja) リ−ド付き電子部品
JPS628532A (ja) 金メツキされた電子部品パツケ−ジ
JPH11126797A (ja) 配線基板の接続構造
JPH03280458A (ja) リード付き電子部品
JPS60195953A (ja) 半導体装置およびその製造方法
JP2794873B2 (ja) 回路装置
JP2944128B2 (ja) セラミックパッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS6196098A (ja) 金メツキされた電子部品
JPH11243275A (ja) 配線基板の実装方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term