JPS6360549A - 金の導電層を有する電子部品 - Google Patents

金の導電層を有する電子部品

Info

Publication number
JPS6360549A
JPS6360549A JP61204719A JP20471986A JPS6360549A JP S6360549 A JPS6360549 A JP S6360549A JP 61204719 A JP61204719 A JP 61204719A JP 20471986 A JP20471986 A JP 20471986A JP S6360549 A JPS6360549 A JP S6360549A
Authority
JP
Japan
Prior art keywords
gold
conductive layer
cobalt
solder
sulfur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61204719A
Other languages
English (en)
Other versions
JPH0787233B2 (ja
Inventor
Yoshihiro Hosoi
義博 細井
Minobu Kunitomo
国友 美信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP61204719A priority Critical patent/JPH0787233B2/ja
Publication of JPS6360549A publication Critical patent/JPS6360549A/ja
Publication of JPH0787233B2 publication Critical patent/JPH0787233B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は金属面上に金の導電層を有する電子部品に関し
、より詳細には半導体集積回路素子を収納する半導体素
子収納用パッケージや多層配線基板等の電子部品におけ
る金の導電層の下地金属層の改良に関するものである。
〔従来の技術〕
金は(i)高導電性、(ii )耐酸化性が良いこと、
(iii )耐変色性(耐風色性)が高いこと、(iv
)半導体チップのシリコン(Si)と容易に合金化しA
u−5i共品合金を作って堅固な接合強度を発揮するこ
と等の優れた物理的性質により各種の電子部品に広く利
用されている。例えば半導体集積回路素子を収納するた
めの半導体素子収納用パフケージにおいては、半導体集
積回路素子を取着するダイアタッチ部、半導体集積回路
素子の電穫と外部リード端子とを接続するためのワイヤ
を取着するワイヤボンディング部あるいは半導体集積回
路素子を外部電気回路に接続するための外部リード端子
等がある。これ等は絶縁基体にタングステン(−)、モ
リブデン(Mo)、マンガン(Mn)等の高融点金属を
メタライズした金属面上に、あるいは該メタライズ金属
面上にロウ材を介し取着されたコバール(Fe−Ni−
Co)、42A11oy等の金属板から成る外部リード
端子の表面にめっき、蒸着、スパッタリング等により被
着形成されている。
しかし乍ら、例えば外部リード端子表面に被着された金
の層は半導体素子収納用パッケージを外部電気回路に半
田等を介しロウ材は接合する際、該金の層力q容融状態
の半田(Sn−Pb合金)中に極めて速やかに溶解して
しまい、その結果、半田等のロウ材が該半田等と反応性
(濡れ性)の悪い42A110y、コバール金属から成
る外部リード端子に直接接触してしまい、半導体素子収
納用パッケージを外部電気回路に強固に接合することが
困難であった。
そこで、かかる欠点を解消するために、溶融状態の半田
にほとんど溶解せず、半田との反応性(濡れ性)が良好
なニッケル(Ni)の金属層を金の4電層の下地として
被覆したものが提案されている。
しかし乍ら、上記金の導電層の下地として被覆されたニ
ッケルの金属層は半導体素子収納用パッケージに半導体
集積回路素子を取着する際、あるいはパッケージを気密
封止する際等の加熱により、金の導電層に容易に拡散し
て該金の導電層の表面に析出し、これが酸化されて半田
との反応性(濡れ性)が極めて悪いニッケルの酸化物や
水酸化物を生成し、その結果、半導体素子収納用パッケ
ージを外部電気回路へ取着するのが困難となり、更に金
の導電層表面を変色させると同時に導電性を劣化させる
等の問題を有してしいた。
そこで、斯かる欠点を解消するために、金の導電層の下
地としてニッケルより金への熱拡散が極めて遅いコバル
トの金属層を設けることを本出願人は先に提案した。
〔発明が解決しようとする問題点〕
しかし乍ら、金の導電層の下地としてコバルトより成る
金属層を形成した場合、金の導電層表面に半田と反応性
(濡れ性)が悪いコバルトの酸化物、水酸化物等の生成
は少ないものの半導体集積回路素子の特性をチェックす
るバーンインテスト(半導体集積回路素子に貰温の熱脂
肪を加えて特性変化を調べるテスト)等を行った場合、
半田に含有される錫(Sn)が金の導電層を通して下地
のコバルトから成る金属層に一方的に拡散してしまい、
その結果、半導体素子収納用パッケージを外部電気回路
等に取着する際等において外部リード端子に外部より機
械的な応力が印加されると該応力によって外部リード端
子と半田とが容易に剥離し、電気的接続の信顧性が低下
するという欠点を有することが判明した。
〔発明の目的〕
本発明は前記欠点に鑑み案出されたもので、その目的は
半導体集積回路素子をチェックするためのバーンインテ
スト等を行ったとしても半田の錫がコバルトから成る金
属層に拡散することはなく外部応力が印加されても絶縁
基体に設けたメタライズ金属層や外部リード端子と半田
との接合に剥離を生じることがなく、しかも半導体集積
回路素子を取着する際、あるいは取着後の気密封止の際
等に熱が印加され、かつ高温多湿等の酸化条件下に曝さ
れてもロウ材との反応性(濡れ性)が劣化することのな
い金の導電層を有する電子部品を提供することにある。
〔問題点を解決するための手段〕
本発明は金属面上に金の導電層を有する電子部品におい
て、該金の導電層の下地として、コバルト98.5〜9
9.999重量%、硫黄0.001〜1.5重量%の合
金から成る金属層を設けことを特徴とするものである。
本発明の硫黄の含有量が0.001重量%未満であると
、半田に含有される錫が下地金属層中のコバルトへ拡散
するのを有効に阻止し得す、半田剥がれが発生する。ま
た、その含有量が1.5重量%を越えると下地金属層の
耐食性が劣化するので好ましくない。
〔実施例〕
以下に本発明を添付図面に示す実施例に基づき詳細に説
明する。
第1図は本発明の電子部品をリード付半導体素子収納用
パッケージを例に採って示した一部破断平面図であり、
第2図は第1図の要部拡大断面図である。
図において、1はセラミック、ガラス等の電気絶縁材料
から成る絶縁基体であり、2は半導体集積回路素子10
の電極と外部リード端子12との電気的導通をはかるた
めのワイヤ11が取着されるワイヤボンディング用メタ
ライズ金属層である。
前記メタライズ金属層2はその一部が絶縁基体1の側面
にまで延長されており、絶縁基体1の側面においてロウ
材等を介して外部リード端子12が接合されている。3
は半導体集積回路素子10をマウントするためのダイア
タッチ部のメタライズ金属層である。これらのメタライ
ズ金属IW2.3及び外部リード端子12の直上にはコ
バルトと硫黄の合金より成る金属層4,5.6が、更に
その上には金の導電層?、8.9が夫々層設されている
。金の導電層8にはAu−5i等のロウ材を介して半導
体集積回路素子10が取着されており、該半導体集積回
路素子10の各電極はワイヤ11を介して金の導電層7
と電気的に接合され、外部リード端子12に導出される
前記メタライズ金属層2.3は絶縁基体1にタングステ
ン、モリブデンもしくはマンガン等の粉末に適当な有機
溶剤、溶媒を添加混合して得た金属ペーストを従来周知
の厚膜手法により印刷塗布し、しかる後、高温で焼成し
てメタライズすることにより形成される。
また外部リード端子12はコバール(Fe−Ni−Co
)、42A11oy等の金属から成り、コバルト−硫黄
合金及び金の各金属Ji!4,5,6.7,8.9はめ
っき、真空蒸着、スパッタリング等の手法により形成さ
れている。
また、前記絶縁基体1の上面にはセラミック、ガラス等
の電気絶縁材料から成る蓋体13がガラス、樹脂等の封
止部材を介して取着されており、これにより半導体素子
収納用パフケージ内部の空所は外気から完全2こ気密に
封止され、最終製品である半導体装置となる。
かくして、本発明によれば、外部リード端子の表面で、
金の導電層の下地に金と固溶し難く、かつ錫が拡散する
ことがないコバルトと硫黄の合金から成る金属層を設け
たことにより、半田と外部リード端子との密着強度を大
として、外部リード端子と半田との間に外力印加による
剥離を発生することを皆無となし、しかも半導体集積回
路素子を取着する際、あるいは取着後の気密封止の際等
に熱が印加され、かつ高温多湿等の酸化条件下に曝され
てもロウ材との反応性(濡れ性)が悪い酸化物や水酸化
物を生成することもなく、半導体素子収納用パッケージ
を外部電気回路に強固に取着することができる。
なお、本発明は上述の実施例に限定されるものではなく
、例えば半導体集積回路素子収納用リードレスパッケー
ジ(チップキャリア)や多層配線基板等の金の導電層を
存する電子部品にも適用可能なことは言うまでもない。
〔実験例〕
(I)評価試料 評価試料として幅2■、長さ20mm、厚さ0.25m
mの42A11oyから成る金属板の外表面に第1表に
示す如く金の導電層の下地としてコバルトと硫黄の合金
から成る金属層を介在させたもの(本発明品)及びコバ
ルトの金属層を介在させたものを各100本準備した。
(n)半田剥れ性テスト 上記評価試料を245℃±5℃に制御された溶融状態の
錫60IHft%、鉛40重量%の共晶半田中に浸漬し
て半田付けした後、半導体集積回路素子の特性をチェッ
クするためのバーンインテストと同じ条件、即ち150
℃に制御されたオーブン中で250時間のエージング処
理を行い、その後、それぞれの試料を直角に折り曲げ、
半田が剥離しない本数を数え、半田剥がれ良品率を求め
た。
その結果を第1表に示す。
第1表からも判るように従来品の金の導電層の下地とし
て硫黄を含有しないコバルトの金属層を形成した試料番
号1においては半田剥がれ良品率が僅か18χにしか過
ぎず、電子部品に適用する場合、大きな問題となる。ま
た、硫黄の含有量が1゜5重量%を越えると下地金属層
が酸化により変色するため望ましくない。
これらに対し、本発明によれば0.001重景重量上1
.5重世%以下の硫黄を含有したコバルトと硫黄の合金
から成る金属層を形成したものでは、いずれも半田剥が
れ良品率が100χとなることが判明した。
〔発明の効果〕
以上の如く、本発明によれば、メタライズ金属層及び外
部リード端子表面にコバルトと硫黄の合金から成る金属
層を設けたことにより、半導体集積回路素子の特性をチ
ェックするバーンインテストを行ったとしても半田に含
有される錫がコバルトへ拡散するのを防止し、外部より
応力が加えられても絶縁基体に設けたメタライズ金属層
や外部リード端子の表面より半田が剥離することがなく
、しかも半導体集積回路素子を取着する際、あるいは取
着後の気密封止の際等に熱が印加され、かつ高温多湿等
の酸化条件下に曝されてもロウ材との反応性(濡れ性)
が劣化することもない。
【図面の簡単な説明】
第1図は本発明の電子部品をリード付半導体素子収納用
パフケージを例に採って示した一部破断平面図であり、
第2図は第1図の要部拡大断面図である。 ■ ・・・絶縁基体 2.3  ・・メタライズ金属層 4.5.6  ・コバルト−硫黄合金金属層7.8.9
  ・金の導電層 10・・・半導体集積回路素子 11・・・ワイヤ 12・・・外部リード端子 13・・・蓋体

Claims (1)

    【特許請求の範囲】
  1. 金属面上に金の導電層を有する電子部品において、該金
    の導電層の下地として、コバルト(Co)98.5〜9
    9.999重量%、硫黄(S)0.001〜1.5重量
    %の合金から成る金属層を設けたことを特徴とする金の
    導電層を有する電子部品。
JP61204719A 1986-08-30 1986-08-30 金の導電層を有する電子部品 Expired - Lifetime JPH0787233B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61204719A JPH0787233B2 (ja) 1986-08-30 1986-08-30 金の導電層を有する電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61204719A JPH0787233B2 (ja) 1986-08-30 1986-08-30 金の導電層を有する電子部品

Publications (2)

Publication Number Publication Date
JPS6360549A true JPS6360549A (ja) 1988-03-16
JPH0787233B2 JPH0787233B2 (ja) 1995-09-20

Family

ID=16495175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61204719A Expired - Lifetime JPH0787233B2 (ja) 1986-08-30 1986-08-30 金の導電層を有する電子部品

Country Status (1)

Country Link
JP (1) JPH0787233B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010548A1 (en) * 1997-08-26 1999-03-04 The Alta Group, Inc. High purity cobalt sputter target and process of manufacturing the same
US6818119B2 (en) 2000-06-30 2004-11-16 Honeywell International Inc. Method for processing metals

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010548A1 (en) * 1997-08-26 1999-03-04 The Alta Group, Inc. High purity cobalt sputter target and process of manufacturing the same
US6391172B2 (en) 1997-08-26 2002-05-21 The Alta Group, Inc. High purity cobalt sputter target and process of manufacturing the same
US6585866B2 (en) 1997-08-26 2003-07-01 Honeywell International Inc. High purity cobalt sputter target and process of manufacturing the same
KR100552500B1 (ko) * 1997-08-26 2006-02-14 허니웰 인터내셔널 인크. 고순도 코발트 스퍼터 타겟 및 제조 과정
US6818119B2 (en) 2000-06-30 2004-11-16 Honeywell International Inc. Method for processing metals

Also Published As

Publication number Publication date
JPH0787233B2 (ja) 1995-09-20

Similar Documents

Publication Publication Date Title
US3729820A (en) Method for manufacturing a package of a semiconductor element
JPS59155950A (ja) 半導体装置用セラミックパッケージ
US6294826B1 (en) Molded electronic component having pre-plated lead terminals and manufacturing process thereof
USH498H (en) Electronic component including soldered electrical leads
JPS6360549A (ja) 金の導電層を有する電子部品
JP2627509B2 (ja) 導電層を有する電子部品
JP3339384B2 (ja) 半田材料並びにプリント配線板及びその製造方法
KR900003472B1 (ko) 전자부품의 도금방법
JPS6383291A (ja) 金の導電層を有する電子部品
JPS5936425B2 (ja) 中間層を有するリ−ドフレ−ム構造
JPS5933851A (ja) 気密封止半導体容器
JPH0736952B2 (ja) メタライズ金属層の表面被覆構造
JP2571944B2 (ja) チップキャリア
JP2742625B2 (ja) リード付き電子部品
JP2537064B2 (ja) チップキャリア
JPS6356996A (ja) 金の導電層を有する電子部品
JP2759297B2 (ja) リード付き電子部品
JPS62131526A (ja) 金めつきされた電子部品
JPS62204560A (ja) リ−ド付き電子部品
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS6158259A (ja) チツプキヤリア
JPS62241364A (ja) リ−ド付き電子部品及びその製造方法
JP2003155593A (ja) 配線基板
JPH06151618A (ja) 半導体素子収納用パッケージ
JPH1050915A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term