JPS60195953A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPS60195953A
JPS60195953A JP5095084A JP5095084A JPS60195953A JP S60195953 A JPS60195953 A JP S60195953A JP 5095084 A JP5095084 A JP 5095084A JP 5095084 A JP5095084 A JP 5095084A JP S60195953 A JPS60195953 A JP S60195953A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
nickel
gold
noble metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5095084A
Other languages
English (en)
Inventor
Toru Kawanobe
川野辺 徹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5095084A priority Critical patent/JPS60195953A/ja
Publication of JPS60195953A publication Critical patent/JPS60195953A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置の電極形成に適用して有効な技術
に関するものである。
〔背景技術〕
電子機器の小屋化の傾向に伴ない、高密度実装に適した
リードレスタイプのいわゆるチップキャリア型半導体装
置の需要が、今後一段と増加していくものと考えられる
セラミックパッケージからなるチップキャリア型半導体
装置は、パッケージ基板のキャビティ底部に金−シリコ
ン共晶等でベレットを取り付け、該ベレットのポンディ
ングパッドとパッケージの内部電極とを金等のワイヤを
用いて電気的接続を行なった後、該パッケージ基板とキ
ャップとを銀ろう材を用いて接着することにより、内部
を気密封止して形成することができるものである。
また、前記半導体装置の外部電極は、半田付実装を行な
えるように、パッケージ上面に直接被着されているいわ
ゆる印刷導体(メタライズ)層上に第1層としてニッケ
ルを、第2層として金を、めっき等の方法で被着して形
成することができる(特開昭53−36468号公報)
ところで、前記の如き半導体装置では、融点の低い銀ろ
う材を用いているのでパッケージを比較的低温で行なう
ことができるという利点がある反面、ろう材が金、銀を
主成分としているため非常に高価にならざるを得ないと
いう欠点がある。
そこで、パッケージの封止剤として安価な低融点ガラス
を用いることにより、チップキャリア型パッケージから
なる半導体装置のコスト低減を図ることが考えられる。
しかし、低融点ガラスを用いてパッケージを気密封止す
るためには、パッケージ基板とキャップとの間に低融点
ガラスを介在させた状態で、一定時間高温、たとえば4
50℃に加熱処理をする必要がある。
ところが、前記のような加熱処理を行なう場合は、パッ
ケージの前記ニッケルおよび金の2層からなる外部電極
は、特に金属が薄く形成されている場合は、半田付性が
低下するため、半導体装置を半田を用いて実装すること
ができなくなるという問題が本発明者により見い出され
た。これは、金属が薄いため該金属を通して内側のニッ
ケルが酸化されること、またはニッケルと金との合金化
が進み拡散して表面に達したニッケルが酸化されること
が主な原因であると考えられる。
従って、前記問題は表面金層を厚く形成することにより
解決できるものであるが、金層な厚くするということは
、必然的に半導体装置のコスト上昇という問題を招来す
ることになる。
〔発明の目的〕
本発明の目的は、セラミックパッケージからなるチップ
キャリア型半導体装置の信頼性向上に適用して有効な技
術を提供することにある。
本発明の他の目的は、信頼性の高い前記半導体装置の電
極形成に適用して有効な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、メタライズ層上に第1層として鉄。
ニッケル、コバルトまたは銅と貴金属との加熱処理形成
物を被着し、該第1層上に第2層として貴金属な被着し
て電極を形成することにより、第1層が鉄、ニッケル、
コバルトまたは銅を単独で用いた場合に比べ、半導体装
置をガラスの軟化温度に加熱してパッケージの気密封止
を行なうことにより製造する場合であっても、半田付性
の優れた電極を備えた半導体装置を提供することができ
るものである。
また、前記半導体装置は、メタライズ層上に鉄。
ニッケル、コバルトまたは銅を被着し、その上面に貴金
属な被着した後、還元性または不活性気体雰囲気中にお
いて、所定温度で所定時間加熱処理することにより、第
1層の加熱処理形成物を形成し、その後該第1層上に貴
金属を被着することにより製造することができるもので
ある′。
なお、ここで加熱処理形成物とは金属間化合物を含めた
広い意味の合金をいい、また必ずしも第1層全体が均一
な状態を形成しているものに限るのでなく、貴金属とニ
ッケル等との界面近傍にのみ化学的に安定な合金層を形
成しているものをも含むものである。
〔実施例1〕 図は、本発明による実施例1であるチップキャリア製半
導体装置を、そのほぼ中心を通る面における断面図で示
したものである。
本実施例10半導体装置は、セラミックからなるパッケ
ージ基板1のキャビティ2の底部にペレット3を金−シ
リコン共晶等のろう材4で取り付け、該ベレットのポン
ディングパッド5と内部電極6とを金等のワイヤ7で電
気的に接続した後、パッケージ基板封止部にセラミック
製キャップ8を低融点ガラス9を介して接着し、キャビ
ティ2を気密封止することにより、完成されてなるもの
である。
なお、本実施例1の半導体装置の特徴は、パッケージ基
板1の表面に(一部は該基板内に埋設されている。)タ
ングステン等の高融点金属で形成されているメタライズ
層10の上面に、第1層11としてニッケルと金との加
熱処理形成物を形成し、該第1層11上面に第2層12
として金゛を被着することにより、2層構造の内部電極
6および外部電極13を形成したことにある。
すなわち、前記電極を備えた半導体装置は、□低融点ガ
ラスで気密封止するため、たとえば450℃に加熱処理
された場合であっ【も、外部電極の半田付性が保持され
るので、確実に半田付実装な行な5ことができるもので
ある。
これは、前記ガラス封止温度においては、比較的第2層
の金が薄い形状のものであり【も、または第i層にピン
ホールが発生していても、第1層が酸化を受けにくく、
さらには、第1層がニッケルのみで形成されている場合
に比べ、本実施例に示す電1層の加熱処理形成物は第2
層の金と合金を形成し罠くいためと考えられる。したが
って、パッケージの気密封止終了後も、電極形成初期の
状態が、はぼ保持されているので半田付性が保たれてい
るものと考えられる。
本実施例10半導体装置は、通常の方法で製造されたパ
ッケージ基板1のタングステン等からなるメタライズ層
に、初めにニッケルをめっき等の方法で被着し、次いで
該ニッケル上面に金を同様に被着する。この場合、金属
の被着厚としては、たとえばニッケルが2μm、金が0
.5μ倶あれば十分である。
その後、ニッケルおよび金が被着されたパッケージ基板
1を水素等の還元性気体または窒素、アルゴン等の不活
性気体の雰囲気の下で、約450℃で30分間加熱処理
を行ない、第1層や加熱処理形成物とする。
ニツオ〃と金とは比較的含金を形成し易いものであ?、
空気中で加熱する場合は半田付性が著しく低下していく
が、前記のような酸素の存在しない雰囲気の下で加熱処
理を互な?た場合は、耐酸化性の合金が形成されるもの
と考えられる。
な押、第1層形成のた吟ヤ加勢処理は、前記条件に限る
ものでなく、約300℃以上であれば十分に前記第1層
を形成することができるものである。
第1層を前記の如く形成した後、該第1層上に金を、た
とえばめっきにて被着することにより第2層を形成する
。第2層としては1.たとえば1μ情の厚さがあれば十
分である。
前記の如く形成された2層からなる電極を備えたパッケ
ージ基板1を用いて、通常の方法でペレット付け、ワイ
ヤボンディング等の組立を終了した後、セラミックから
なるキャップとパッケージ基返の封止部との間に低融点
ガラスを介在した状態で、たとえば約450℃に加熱し
てパッケージを気密封止することにより、本実施例1の
半導体装置は容成されるものである。
本実施例の半導体装置は、前記の如く比較的化学的に安
定な第14からなる電極を備えているため、特に外部電
極はパッケージのガラス封止工程に、おいて、高温の状
態で空気にさらされても、なお半田付が良好なものであ
る。
また、第1層が化学的に安定であるため、第2層の貴金
属層を比較的薄く形成しても十分な半田付婢を備えた半
導体装置を提供できるものである。
〔実施例2〕 本発明による実施例2である半導体装置は、前記実施例
1とほぼ同様の構造からなるものであるが、電極のみが
異なるものである。
すなわち、本実施例2の半導体装置は、前記実施例1に
示した電極の第1層11の材料であるニッケルの代りに
鉄を用いて、その電極を形成したものである。その他、
電極材料を含めた他の構成材料は、全て前記実施例1と
同一のものであり、またその製造方法も準じて行ないう
るものである。
本実施例2のように、鉄を用いて電極を形成した場合、
ニッケルの場合と同様半田付性が優れた電極を備えた半
導体装置を製造することができるものである。これは、
鉄がニッケル同様に化学的に安定な加熱処理形成物から
なる第1層を形成していること罠よると考えられる。
〔実施例3〕 本発明による実施例3である半導体装置は、前記実施例
1に示したものとほぼ同一のものである。
本実施例30半導体装置は、その電極の第1層が、前記
実施例1のニッケルの代りにコバルトを用いて、コバル
トと金との加熱処理形成物で形成されてなるものであり
、さらに該第1層11上に第2層12として金を被着し
てなるものである。
メタライズ層10上にコバルトな被着し、咳コバルト上
に金を被した2層からなる電極であっても、耐酸化性を
備え、かつ半田付性が良好な電極とすることができるも
のであるが、本実施例3のようにコバルトと金とを非酸
化性雰囲気中で加熱処理して第1層11上置成すること
により、極めて耐酸化性、半田付性等の優れた電極を形
成することができるものである。それ故、極めて信頼性
の高い半導体装置を製造することができるものである。
なお、コバルトと金とは反応性が低いので比較的高温、
たとえば600℃〜900℃の範囲が好ましく、600
℃位で約30分間処理すれば、十分な耐酸化性を備えた
電極とすることができる。
〔実施例4〕 本発明による実施例4である半導体装置は、前記実施例
1とほぼ同一の半導体装置である。
本実施例40半導体装置は、その電極が、メタライズ層
10上に、銅と銀との加熱処理形成物からなる第1層1
1を、該第1層上に銀からなる第2層12を被着形成し
たものである。
本実施例4に示す電極も、初めにメタライズ層10上に
、たとえば0.5〜1.0μ情の銅をめっき等で被着し
、その上に0.5〜1.0μ常の銀を同じくめつき等で
被着した後、所定条件の非酸化性雰囲気中で加熱処理を
行ない第1層とし、該第1層上に約1μ情の金を同様の
方法で被着して第2層12とすること罠より、形成され
てなるものである。
前記鋼および銀で形成される第1層11は、前記実施例
1のニッケルおよび金で形成されてなる電極第1層11
と同様K、銅と銀との反応性カシ高いので比較的低温、
たとえば300℃以上で加熱処理した方が好ましい。こ
のように加熱処理を行なうことにより、化学的に安定な
加熱処理形成物からなる第1層を形成することができる
ので、前記実施例3同様に非常に優れた電極を備えた半
導体装置を、それもより安価に製造することができるも
のである。
〔効果〕
(1) セラミックパッケージからなるチップ式キャリ
ア屋半導体装置の、少なくとも外部電極をメタライズ層
上に鉄、ニッケル、コバルトまたは銅と貴金属との加熱
処理形成物で第1層を形成し、該第1層上に貴金属で第
2層を形成することにより、第1層を化学的に安定にす
ることができるので、ガラス封止温度においても第2層
を通してまたは第2層のピンホール等を通して第1層が
酸化を受けにくい電極を備えた半導体装置を提供するこ
とができる。
(2)第1層が化学的に安定であることより、第2層と
の反応を抑制できるので、第2層との合金形成等による
第2層の破壊を防止することができる。
(3)前記(1)および(2)より、パッケージを低融
点ガラスを用いて気密封止を行なっても、半田付性が良
好な外部電極を備えた半導体装置を提供することができ
る。
(4)前記(3)より、半田付実装を確実に行なうこと
ができる信頼性の高い半導体装置を安価に提供すること
ができる。
(5)電極第1層を鉄またはニッケルと金との加熱処理
形成物で形成することにより、第1層を鉄またはニッケ
ル単独で形成する場合に比べ、第2層の厚さを薄くする
ことが可能で金の使用量を大巾に減らすことができるの
で、半導体装置のコスト低減を達成できる。
(6) 電極第1層をコバルトと金との加熱処理形成物
で形成することにより、非常に化学的に安定な第1層を
形成することができるので、極めて信頼性の高い半導体
装置を提供できる。
(7)前記(6)より、第1層を非常に化学的に安定な
第1層を形成することができるので、第2層の金を一段
と薄くすることができ、大巾なコスト低減を達成するこ
とができる。
(8)第1層を銅と銀との加熱処理形成物で形成するこ
とにより、前記(6)および(7)に記載したと同様な
効果に加えて、安価な材料で形成することができるので
、さらに半導体装置のコスト低減を達成することができ
る。
(9)メタライズ層上に鉄、ニッケル、コバルトまたは
銅を被着し、その上に貴金属な被着した後、還元性また
は不活性気体中で、所定温度にて所定時間処理すること
により、化学的に安定な加熱処理形成物を容易かつ確実
に形成することができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、電極材料の組合わせは、必ずしも実施例に示
したものに限るものでない。特に、第2層を金を用いた
ものについてのみ説明したが、銀またはパラジウム等の
他の貴金属であってもよく、電極材料の被着厚も実施例
に示したものに限定するものでないことは言うまでもな
い。
また、電極材料の被着方法としては、めっき法のみを取
り上げたが、蒸着等の他の方法によってもよく、まため
っき法としては電気めっきまたは化学めっきのいずれで
あってもよい。
さらに、電極第1層の加熱処理条件は、使用する材料に
応じて任意に変え得るものであり、実施例に示した温度
9時間等に限定されるものでないことも言うまでもない
【図面の簡単な説明】
図は、本発明による実施例である半導体装置を示す断面
図である。 1・・・パッケージ基板、2・・・キャビティ、3・・
・ベレッ、ト、4・・・ろう材、5・・・ポンディング
パッド、6・・・内部電極、7・・・ワイヤ、8・・・
キャップ、9・・・低融点ガラス、10・・・メタライ
ズ層、11・・・第1層、12・・・第2層、13・・
・外部電極。

Claims (1)

  1. 【特許請求の範囲】 1、 セラミックパッケージからなるチップキャリア型
    半導体装置において、パッケージ形成されている。軍属
    のうち少なくとも外部電極が、メタライズ層上に鉄、ニ
    ッケル、コバルトまたは銅と貴金属との加熱処理形成物
    で形成された第1層と該第1層上に貴金属で形成された
    第2層とからなることを臀徴とする半導体装置。 2、貴金属が金または銀であることを特徴とする特許請
    求の範囲第1項記舅の半導体装置。 3、セラミックパッケージか、らなるチップキャリア型
    半導体装置の製造方法において、パッケージに形成され
    ている電極のうち少なくとも外部電極を、メタ2イズ層
    上に鉄、ニッケル、コバルトまたは銅を被着し、さらに
    そのよ、に貴会μを被着した後、還、元性または不活性
    隼体雰囲気中で加熱処理を行なうことにより第illを
    形成し、その後該第1層上に貴金属な被着して第2層を
    形成することにより形成することを特徴とする半導体装
    置の製造方法。 4、加熱処理を、300℃〜900℃の温度範囲で行な
    うことを特徴とする特許請求の範囲第3項記載の半導体
    装置の製造方法。 5、鉄、ニッケル、コバルト、銅または貴金属をめっき
    法で被着することを特徴とする特許請求の範囲第3項記
    載の半導体装置の製造方法。
JP5095084A 1984-03-19 1984-03-19 半導体装置およびその製造方法 Pending JPS60195953A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5095084A JPS60195953A (ja) 1984-03-19 1984-03-19 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5095084A JPS60195953A (ja) 1984-03-19 1984-03-19 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPS60195953A true JPS60195953A (ja) 1985-10-04

Family

ID=12873099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5095084A Pending JPS60195953A (ja) 1984-03-19 1984-03-19 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS60195953A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356996A (ja) * 1986-08-27 1988-03-11 京セラ株式会社 金の導電層を有する電子部品
JPH01137654A (ja) * 1987-11-25 1989-05-30 Kyocera Corp チップキャリア
EP0336869A2 (en) * 1988-04-08 1989-10-11 International Business Machines Corporation A multilayered metallurgical structure for an electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6356996A (ja) * 1986-08-27 1988-03-11 京セラ株式会社 金の導電層を有する電子部品
JPH01137654A (ja) * 1987-11-25 1989-05-30 Kyocera Corp チップキャリア
EP0336869A2 (en) * 1988-04-08 1989-10-11 International Business Machines Corporation A multilayered metallurgical structure for an electronic component

Similar Documents

Publication Publication Date Title
US4784974A (en) Method of making a hermetically sealed semiconductor casing
KR100318818B1 (ko) 리드프레임에대한보호피막결합
JPS60257160A (ja) 半導体装置
JPH07169901A (ja) 集積回路パッケージとリードフレーム
GB2137809A (en) A ceramic package for semiconductor devices
JPS60195953A (ja) 半導体装置およびその製造方法
US4765528A (en) Plating process for an electronic part
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPS5838505B2 (ja) コウユウテンキンゾクソウヘノメツキホウ
JPS60241241A (ja) 半導体装置
JP4328462B2 (ja) はんだコートリッド
JP2003046010A (ja) 気密封止型電子部品
JPS60195952A (ja) 半導体装置
JPH09293817A (ja) 電子部品
JPS63137574A (ja) メタライズ金属層の表面被覆構造
JPH06260577A (ja) 配線電極の被膜構造
JPS6383291A (ja) 金の導電層を有する電子部品
JPS6032774Y2 (ja) 半導体装置用ステム
JPS59214247A (ja) 半導体装置
JPS6178150A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPH0558259B2 (ja)
JPS61166144A (ja) ペレット取付基板の製造方法
JPH05299534A (ja) 半導体装置用ステム
JPS6057219B2 (ja) 半導体装置
JPS6348436B2 (ja)