JP2571944B2 - チップキャリア - Google Patents
チップキャリアInfo
- Publication number
- JP2571944B2 JP2571944B2 JP62296710A JP29671087A JP2571944B2 JP 2571944 B2 JP2571944 B2 JP 2571944B2 JP 62296710 A JP62296710 A JP 62296710A JP 29671087 A JP29671087 A JP 29671087A JP 2571944 B2 JP2571944 B2 JP 2571944B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- metallized
- semiconductor element
- chip carrier
- metallized metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子、特に半導体集積回路素子を収容
する半導体素子収納用パッケージに関し、より詳細には
外部電気配線基板の配線導体に外部リード端子を介する
ことなく直接ロウ付けし、これによって内部に収容する
半導体素子を外部電気回路と電気的に接続するように成
したチップキャリア(リードレスパッケージ)の改良に
関するものである。
する半導体素子収納用パッケージに関し、より詳細には
外部電気配線基板の配線導体に外部リード端子を介する
ことなく直接ロウ付けし、これによって内部に収容する
半導体素子を外部電気回路と電気的に接続するように成
したチップキャリア(リードレスパッケージ)の改良に
関するものである。
従来、半導体集積回路素子(以下、半導体素子とい
う)を収容するためのチップキャリアは第2図に示すよ
うにセラミック、ガラス等の電気絶縁材料から成り、そ
の外周部、即ち側面及び底面に半導体素子を外部電気回
路に接続するためのタングステン(W)、モリブデン
(Mo)等の高融点金属粉末から成るメタライズ金属層23
を形成した絶縁基体21と蓋体22とから構成されており、
絶縁基体21と蓋体22から成る絶縁容器内部に半導体素子
26が収容され気密封止されて半導体装置となる。
う)を収容するためのチップキャリアは第2図に示すよ
うにセラミック、ガラス等の電気絶縁材料から成り、そ
の外周部、即ち側面及び底面に半導体素子を外部電気回
路に接続するためのタングステン(W)、モリブデン
(Mo)等の高融点金属粉末から成るメタライズ金属層23
を形成した絶縁基体21と蓋体22とから構成されており、
絶縁基体21と蓋体22から成る絶縁容器内部に半導体素子
26が収容され気密封止されて半導体装置となる。
この従来のチップキャリアは内部に収容した半導体素
子26を外部電気回路に接続するためにメタライズ金属層
23の絶縁基体21底面部が外部電気配線基板28の配線導体
29にロウ材30を介しロウ付けされ、メタライズ金属層23
の絶縁基体21底面部にはその表面にロウ付け強度を強固
とするためのニッケル等の金属層24がめっきにより被着
されている。
子26を外部電気回路に接続するためにメタライズ金属層
23の絶縁基体21底面部が外部電気配線基板28の配線導体
29にロウ材30を介しロウ付けされ、メタライズ金属層23
の絶縁基体21底面部にはその表面にロウ付け強度を強固
とするためのニッケル等の金属層24がめっきにより被着
されている。
しかし乍ら、絶縁基体21には直接めっきができないこ
と及びめっき液の循環が悪いこと等からメタライズ金属
層23の側面で絶縁基体21表面近傍部分にはニッケルめっ
き層24を被着させることができず、ニッケルめっき層24
と絶縁基体21との間にわずかな間隙が形成される。その
ためこの間隙の一部に大気中に含まれる水分等が付着す
るとニッケルめっき層24に酸素濃度の相違によるすきま
腐蝕作用を発生し、ニッケルめっき層24に酸化物(錆)
を形成して変色させることがある。またこの酸化物は導
電性で、かつ拡散しやすいという性質を有していること
から多数のメタライズ金属層23が近接して形成されてい
るチップキャリアにおいては前記錆の拡散により隣接す
るメタライズ金属層23間が短絡し、その結果、半導体装
置としての機能に支障を来たすという重大な欠点を誘発
する。
と及びめっき液の循環が悪いこと等からメタライズ金属
層23の側面で絶縁基体21表面近傍部分にはニッケルめっ
き層24を被着させることができず、ニッケルめっき層24
と絶縁基体21との間にわずかな間隙が形成される。その
ためこの間隙の一部に大気中に含まれる水分等が付着す
るとニッケルめっき層24に酸素濃度の相違によるすきま
腐蝕作用を発生し、ニッケルめっき層24に酸化物(錆)
を形成して変色させることがある。またこの酸化物は導
電性で、かつ拡散しやすいという性質を有していること
から多数のメタライズ金属層23が近接して形成されてい
るチップキャリアにおいては前記錆の拡散により隣接す
るメタライズ金属層23間が短絡し、その結果、半導体装
置としての機能に支障を来たすという重大な欠点を誘発
する。
そこで、上記欠点を解消するためにタングステン
(W)、モリブデン(Mo)、マンガン(Mn)等の高融点
金属から成るメタライズ金属層の外表面全面にロウ材
(特に半田)と極めて反応性(濡れ性)の高い、化学的
に安定な白金(Pt)、パラジウム(Pd)もしくはそれら
の合金を主成分とする金属層を形成したチップキャリア
を本出願人は先に提案した。
(W)、モリブデン(Mo)、マンガン(Mn)等の高融点
金属から成るメタライズ金属層の外表面全面にロウ材
(特に半田)と極めて反応性(濡れ性)の高い、化学的
に安定な白金(Pt)、パラジウム(Pd)もしくはそれら
の合金を主成分とする金属層を形成したチップキャリア
を本出願人は先に提案した。
しかし乍ら、この半導体素子を収容する容器に半導体
素子と外部電気回路とを接続するためのメタライズ金属
層を形成するとともに該メタライズ金属層表面に白金や
パラジウム等の金属層を設けたチップキャリアにおいて
は、メタライズ金属層表面に白金、パラジウムもしくは
それらの合金を主成分とする金属層が設けられているこ
とから変色や半導体装置としての機能に支障を来すよう
な導電性の錆の発生を皆無とし、かつ外部電気配線基板
の配線導体に強固にロウ付け取着することができるもの
の、半導体素子の電極をアルミニウムや金等のワイヤを
介して電気的に接続する際、前記白金、パラジウムもし
くはそれらの合金はそのヌープ硬度が300〜500と高いた
め、超音波ボンディング法によりワイヤを前記金属層に
接合させる場合、ワイヤが金属層表面を滑って強固に溶
着接合させることができず、その結果、内部に収容する
半導体素子を外部電気回路に確実に接続することができ
ないという欠点を誘発する。
素子と外部電気回路とを接続するためのメタライズ金属
層を形成するとともに該メタライズ金属層表面に白金や
パラジウム等の金属層を設けたチップキャリアにおいて
は、メタライズ金属層表面に白金、パラジウムもしくは
それらの合金を主成分とする金属層が設けられているこ
とから変色や半導体装置としての機能に支障を来すよう
な導電性の錆の発生を皆無とし、かつ外部電気配線基板
の配線導体に強固にロウ付け取着することができるもの
の、半導体素子の電極をアルミニウムや金等のワイヤを
介して電気的に接続する際、前記白金、パラジウムもし
くはそれらの合金はそのヌープ硬度が300〜500と高いた
め、超音波ボンディング法によりワイヤを前記金属層に
接合させる場合、ワイヤが金属層表面を滑って強固に溶
着接合させることができず、その結果、内部に収容する
半導体素子を外部電気回路に確実に接続することができ
ないという欠点を誘発する。
本発明は上記諸欠点に鑑み案出されたもので、その目
的は変色や半導体装置としての機能に支障を来すような
導電性の錆の発生が皆無で、かつ外部電気配線基板の配
線導体に半導体素子の各電極を正確、かつ確実な接続す
ることができるチップキャリアを提供することにある。
的は変色や半導体装置としての機能に支障を来すような
導電性の錆の発生が皆無で、かつ外部電気配線基板の配
線導体に半導体素子の各電極を正確、かつ確実な接続す
ることができるチップキャリアを提供することにある。
本発明は半導体素子を収容する容器に、半導体素子と
外部電気回路とを接続するためのメタライズ金属層を形
成して成るチップキャリアにおいて、前記メタライズ金
属層の半導体素子の電極が接続される部位に金を主成分
とする金属層を、外部電気回路と接続される部位に白
金、パラジウムもしくはそれらの合金を主成分とする金
属層を夫々設けたことを特徴とするものである。
外部電気回路とを接続するためのメタライズ金属層を形
成して成るチップキャリアにおいて、前記メタライズ金
属層の半導体素子の電極が接続される部位に金を主成分
とする金属層を、外部電気回路と接続される部位に白
金、パラジウムもしくはそれらの合金を主成分とする金
属層を夫々設けたことを特徴とするものである。
次に本発明を第1図に示す実施例に基づき詳細に説明
する。
する。
第1図は本発明のチップキャリアの一実施例を示し、
1はセラミック、ガラス等の電気絶縁材料から成る絶縁
基体、2は金等を被着させたコバール等の金属材料から
成る蓋体である。
1はセラミック、ガラス等の電気絶縁材料から成る絶縁
基体、2は金等を被着させたコバール等の金属材料から
成る蓋体である。
この絶縁基体1と蓋体2で半導体素子を収納する容器
を構成する。
を構成する。
前記絶縁基体1はその上面中央部に半導体素子を収容
するための空所を形成する段状の凹部を有しており、凹
部底面には半導体素子6が接着材を介し取着されてい
る。
するための空所を形成する段状の凹部を有しており、凹
部底面には半導体素子6が接着材を介し取着されてい
る。
また前記絶縁基体1には凹部段状上面から側面を介し
底面にかけて導出しているメタライズ金属層3が形成さ
れており、メタライズ金属層3の凹部段状上面には半導
体素子6の電極がワイヤ7を介し電気的に接続され、ま
たメタライズ金属層3の基体1底面部は外部電気配線基
板8の配線導体9に半田等のロウ材10を介しロウ付けさ
れる。
底面にかけて導出しているメタライズ金属層3が形成さ
れており、メタライズ金属層3の凹部段状上面には半導
体素子6の電極がワイヤ7を介し電気的に接続され、ま
たメタライズ金属層3の基体1底面部は外部電気配線基
板8の配線導体9に半田等のロウ材10を介しロウ付けさ
れる。
前記メタライズ金属層3はタングステン(W)、モリ
ブデン(Mo)等の高融点金属粉末から成り、従来周知の
スクリーン印刷等の厚膜手法を採用することにより絶縁
基体1の外周部に形成される。
ブデン(Mo)等の高融点金属粉末から成り、従来周知の
スクリーン印刷等の厚膜手法を採用することにより絶縁
基体1の外周部に形成される。
また、前記メタライズ金属層3の基体1側底面部には
白金(Pt)、パラジウム(Pd)もしくはそれらの合金を
主成分とする金属層4がめっき等により被着形成されて
おり、金属層4は化学的に安定であることからメタライ
ズ金属層3の側面で、絶縁基体1の表面近傍部分に間隙
を形成し、該間隙内に大気中に含まれる水分等が付着し
たとしてもすきま腐蝕作用を受けることはなく導電性の
錆を発生することは一切ない、またこの金属層4は半田
等のロウ材と極めて反応性(濡れ性)が良く、メタライ
ズ金属層3を外部電気配線基板8の配線導体9に強めて
強固にロウ付けすることも可能となる。
白金(Pt)、パラジウム(Pd)もしくはそれらの合金を
主成分とする金属層4がめっき等により被着形成されて
おり、金属層4は化学的に安定であることからメタライ
ズ金属層3の側面で、絶縁基体1の表面近傍部分に間隙
を形成し、該間隙内に大気中に含まれる水分等が付着し
たとしてもすきま腐蝕作用を受けることはなく導電性の
錆を発生することは一切ない、またこの金属層4は半田
等のロウ材と極めて反応性(濡れ性)が良く、メタライ
ズ金属層3を外部電気配線基板8の配線導体9に強めて
強固にロウ付けすることも可能となる。
尚、前記白金(Pt)等から成る金属層4はその層厚を
0.3〜3.0μmとすると安価にして、かつチップキャリア
底面のメタライズ金属層を外部電気回路基板の配線導体
に強固にロウ付けすることができることから層厚を0.3
〜3.0μmの範囲とすることが好ましい。
0.3〜3.0μmとすると安価にして、かつチップキャリア
底面のメタライズ金属層を外部電気回路基板の配線導体
に強固にロウ付けすることができることから層厚を0.3
〜3.0μmの範囲とすることが好ましい。
また金属層4はメタライズ金属層3の側底面部全面に
設ける必要はなく外部電気配線基板8の配線導体9と対
向する底面部のみに形成してもよい。
設ける必要はなく外部電気配線基板8の配線導体9と対
向する底面部のみに形成してもよい。
さらに、前記メタライズ金属層3の凹部段状上面部、
即ち半導体素子6の電極がワイヤ7を介して接続される
ボンディングパット部には金を主成分とする金属、例え
ば金(Au)に微量のコバルト(Co)、インジウム(I
n)、アンチモン(Sb)等を添加した金属から成る金属
層5がめっき等により被着されており、該金属層5は化
学的に安定であることから大気中に含まれる水分等が付
着したとしても腐蝕作用を受けることはなく導電性の錆
を発生することも一切ない。またこの金属層5はその硬
度が低いことからワイヤ7を超音波ボンディング法等に
より接合させる際、ワイヤ7と金属層5との接合を確
実、かつ強固となすことができ、半導体素子6の各電極
をメタライズ金属層3に確実に接続することが可能とな
る。
即ち半導体素子6の電極がワイヤ7を介して接続される
ボンディングパット部には金を主成分とする金属、例え
ば金(Au)に微量のコバルト(Co)、インジウム(I
n)、アンチモン(Sb)等を添加した金属から成る金属
層5がめっき等により被着されており、該金属層5は化
学的に安定であることから大気中に含まれる水分等が付
着したとしても腐蝕作用を受けることはなく導電性の錆
を発生することも一切ない。またこの金属層5はその硬
度が低いことからワイヤ7を超音波ボンディング法等に
より接合させる際、ワイヤ7と金属層5との接合を確
実、かつ強固となすことができ、半導体素子6の各電極
をメタライズ金属層3に確実に接続することが可能とな
る。
尚、前記金を主成分とする金属層5はその硬度(ヌー
プ硬度)を90以下、層厚を0.3〜3.0μmとすると安価に
して、かつ半導体素子の各電極をメタライズ金属層に強
固に接続することができ、金を主成分とする金属層5は
硬度(ヌープ硬度)を90以下、層厚を0.3〜3.0μmの範
囲とすることが望ましい。
プ硬度)を90以下、層厚を0.3〜3.0μmとすると安価に
して、かつ半導体素子の各電極をメタライズ金属層に強
固に接続することができ、金を主成分とする金属層5は
硬度(ヌープ硬度)を90以下、層厚を0.3〜3.0μmの範
囲とすることが望ましい。
また、前記絶縁基体1の最上面にはメタライズ金属層
3が、更にその上部には金属層4及び5が夫々めっきに
より被着されており、その上にコバール等の金属材料か
ら成る蓋体2を載置するとともに金−錫合金等の封止部
材11を介し取着することによりチップキャリア内部の空
所は外気から完全に気密に封止され最終製品である半導
体装置となる。
3が、更にその上部には金属層4及び5が夫々めっきに
より被着されており、その上にコバール等の金属材料か
ら成る蓋体2を載置するとともに金−錫合金等の封止部
材11を介し取着することによりチップキャリア内部の空
所は外気から完全に気密に封止され最終製品である半導
体装置となる。
かくして、本発明のチップキャリアによれば、容器に
設けたメタライズ金属層の半導体素子の電極が接続され
る部位に金を主成分とする金属層を、外部電気回路と接
続される部位に白金、パラジウムもしくはそれらの合金
を主成分とする金属層を夫々設けたことからメタライズ
金属層にアルミニウム(Al)や金(Au)等から成るワイ
ヤを強固に接合させるのを可能として半導体素子の各電
極をメタライズ金属層に確実に接続させることができ、
更にすきま腐蝕作用による変色や半導体装置としての機
能に支障を来すような導電性の錆の発生を皆無としてメ
タライズ金属層と外部電気配線基板の配線導体とのロウ
付け強度を極めて強固なものと為すことも可能となる。
設けたメタライズ金属層の半導体素子の電極が接続され
る部位に金を主成分とする金属層を、外部電気回路と接
続される部位に白金、パラジウムもしくはそれらの合金
を主成分とする金属層を夫々設けたことからメタライズ
金属層にアルミニウム(Al)や金(Au)等から成るワイ
ヤを強固に接合させるのを可能として半導体素子の各電
極をメタライズ金属層に確実に接続させることができ、
更にすきま腐蝕作用による変色や半導体装置としての機
能に支障を来すような導電性の錆の発生を皆無としてメ
タライズ金属層と外部電気配線基板の配線導体とのロウ
付け強度を極めて強固なものと為すことも可能となる。
実験例) 次に本発明の作用効果を下記に示す実験例に基づいて
説明する。
説明する。
まず、20mm角のアルミナから成る生セラミック体ある
いはセラミック焼結体50個の一主面にタングステン、モ
リブデン、マンガン等から成るメタライズ用ペーストを
使用して長さ10mm,幅10mm、厚み20μmのパターンを印
刷するとともにこれを還元雰囲気(窒素−水素雰囲気)
中、約1400〜1600℃の温度で焼成し、セラミック体表面
にメタライズ金属層を被着させる。次に前記メタライズ
金属層の表面半分に白金(Pt)、パラジウム(Pd)もし
くはそれらの合金から成る金属層をめっきにより被着
し、残り半分の表面に金を主成分とする金属から成る金
属層をめっきにより被着させる。そして次に直径30μm
のアルミニウムワイヤを超音波ボンディング法により前
記金を主成分とする金属層上にループ状に2点接合す
る。しかる後、前記ループ状ワイヤの中央部に金属層面
に対して垂直方向の外力を加えて引張り、該引張り荷重
が3g以下でワイヤが接合部より剥離した個数を調べた。
いはセラミック焼結体50個の一主面にタングステン、モ
リブデン、マンガン等から成るメタライズ用ペーストを
使用して長さ10mm,幅10mm、厚み20μmのパターンを印
刷するとともにこれを還元雰囲気(窒素−水素雰囲気)
中、約1400〜1600℃の温度で焼成し、セラミック体表面
にメタライズ金属層を被着させる。次に前記メタライズ
金属層の表面半分に白金(Pt)、パラジウム(Pd)もし
くはそれらの合金から成る金属層をめっきにより被着
し、残り半分の表面に金を主成分とする金属から成る金
属層をめっきにより被着させる。そして次に直径30μm
のアルミニウムワイヤを超音波ボンディング法により前
記金を主成分とする金属層上にループ状に2点接合す
る。しかる後、前記ループ状ワイヤの中央部に金属層面
に対して垂直方向の外力を加えて引張り、該引張り荷重
が3g以下でワイヤが接合部より剥離した個数を調べた。
また同時に、試料を空気中450℃の温度で15分間加熱
処理した後、該試料を水蒸気中に曝しメタライズ金属層
及び各金属層の腐蝕を加速させるスチームエージングを
16時間実施し、その後メタライズ金属層及び各金属層の
表面を顕微鏡により観察して、変色しているものの数を
調べた。
処理した後、該試料を水蒸気中に曝しメタライズ金属層
及び各金属層の腐蝕を加速させるスチームエージングを
16時間実施し、その後メタライズ金属層及び各金属層の
表面を顕微鏡により観察して、変色しているものの数を
調べた。
なお、試料番号17〜21は本発明品に対する比較例であ
り、試料番号17〜19はメタライズ金属層の全面に白金、
パラジウムもしくはそれらの合金を主成分とする金属層
を被着させるとともに該金属層にワイヤを接合させたも
の、また試料番号20、21はメタライズ金属層全面に従来
使用されているニッケルと金を順次層着させたものであ
る。
り、試料番号17〜19はメタライズ金属層の全面に白金、
パラジウムもしくはそれらの合金を主成分とする金属層
を被着させるとともに該金属層にワイヤを接合させたも
の、また試料番号20、21はメタライズ金属層全面に従来
使用されているニッケルと金を順次層着させたものであ
る。
以上の結果を第1表に示す。
第1表から明らかなように、メタライズ金属層上に白
金、パラジウムもしくはそれらの合金を主成分とする金
属層のみを層着させた試料番号17、18、19では3g以下の
引張り荷重においてワイヤの剥離するものが50%以上も
あり、またメタライズ金属層上に従来のニッケルと金を
層着させた試料番号20、21は錆の発生による変色率が60
%もあるのに対し、本発明品は3gの引張りテストでもワ
イヤの剥がれがほとんどなく、変色率も2%以下であ
る。
金、パラジウムもしくはそれらの合金を主成分とする金
属層のみを層着させた試料番号17、18、19では3g以下の
引張り荷重においてワイヤの剥離するものが50%以上も
あり、またメタライズ金属層上に従来のニッケルと金を
層着させた試料番号20、21は錆の発生による変色率が60
%もあるのに対し、本発明品は3gの引張りテストでもワ
イヤの剥がれがほとんどなく、変色率も2%以下であ
る。
なお、本発明は上述の実施例、実験例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば他
の成分を添加すること等も可能であり、この場合、前述
の実験例と同等の結果が得られることを確認している。
のではなく、本発明の要旨を逸脱しない範囲であれば他
の成分を添加すること等も可能であり、この場合、前述
の実験例と同等の結果が得られることを確認している。
以上詳述した通り、本発明のチップキャリアは容器に
設けたメタライズ金属層のうち半導体素子の電極が接続
される部位に金を主成分とする金属層を外部電気回路と
接続される部位に白金、パラジウムもしくはそれらの合
金を主成分とする金属層を夫々被着させたことから半導
体装置としての機能に支障を来すような導電性の錆や変
色の発生を大幅に低減させることが可能となるとともに
半導体素子の各電極を外部電気配線基板の配線導体に確
実、かつ強固に接合接続させることができ、半導体集積
回路素子を収容するチップキャリアとして極めて有用で
ある。
設けたメタライズ金属層のうち半導体素子の電極が接続
される部位に金を主成分とする金属層を外部電気回路と
接続される部位に白金、パラジウムもしくはそれらの合
金を主成分とする金属層を夫々被着させたことから半導
体装置としての機能に支障を来すような導電性の錆や変
色の発生を大幅に低減させることが可能となるとともに
半導体素子の各電極を外部電気配線基板の配線導体に確
実、かつ強固に接合接続させることができ、半導体集積
回路素子を収容するチップキャリアとして極めて有用で
ある。
第1図は本発明のチップキャリアの一実施例を示す断面
図、第2図は従来のチップキャリアの断面図である。 1、21……絶縁基体 3、23……メタライズ金属面 4……白金、パラジウムもしくはそれらの合金を主成分
とする金属層 5……金を主成分とする金属層
図、第2図は従来のチップキャリアの断面図である。 1、21……絶縁基体 3、23……メタライズ金属面 4……白金、パラジウムもしくはそれらの合金を主成分
とする金属層 5……金を主成分とする金属層
Claims (1)
- 【請求項1】絶縁基体と蓋体とから成り、内部に半導体
素子を収容するための空所を有する絶縁容器と、前記絶
縁基体に被着され、一端が半導体素子の電極とボンディ
ングワイヤを介して接続されるために前記絶縁容器の内
部空所に露出し、他端が外部電気回路と接続するために
絶縁基体下面に露出している複数個のメタライズ金属層
とから成るチップキャリアにおいて、前記メタライズ金
属層の容器内部に露出している一端側を金を主成分とす
る金属層で、絶縁基体下面に露出している他端側を白
金、パラジウムもしくはそれらの合金を主成分とする金
属層で各々被覆したことを特徴とするチップキャリア。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62296710A JP2571944B2 (ja) | 1987-11-25 | 1987-11-25 | チップキャリア |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62296710A JP2571944B2 (ja) | 1987-11-25 | 1987-11-25 | チップキャリア |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01137654A JPH01137654A (ja) | 1989-05-30 |
JP2571944B2 true JP2571944B2 (ja) | 1997-01-16 |
Family
ID=17837081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62296710A Expired - Fee Related JP2571944B2 (ja) | 1987-11-25 | 1987-11-25 | チップキャリア |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2571944B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100237669B1 (ko) * | 1992-11-28 | 2000-01-15 | 윤종용 | 다층 세라믹 패키지 |
US6072239A (en) | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58112349A (ja) * | 1981-12-25 | 1983-07-04 | Nec Corp | 半導体装置 |
JPS60195953A (ja) * | 1984-03-19 | 1985-10-04 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-11-25 JP JP62296710A patent/JP2571944B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH01137654A (ja) | 1989-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2571944B2 (ja) | チップキャリア | |
JP2537064B2 (ja) | チップキャリア | |
JPS62113457A (ja) | プラグイン型半導体パツケ−ジの製造方法 | |
JPH0736952B2 (ja) | メタライズ金属層の表面被覆構造 | |
JP2742625B2 (ja) | リード付き電子部品 | |
JPS6158259A (ja) | チツプキヤリア | |
JP2735708B2 (ja) | セラミック配線基板 | |
JP2759297B2 (ja) | リード付き電子部品 | |
JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
JPH071789B2 (ja) | リ−ド付き電子部品 | |
JP2750232B2 (ja) | 電子部品収納用パッケージ | |
JP3309045B2 (ja) | リード付き電子部品 | |
JPS6383291A (ja) | 金の導電層を有する電子部品 | |
JP2601313B2 (ja) | 半導体素子収納用パッケージ | |
JPH0787233B2 (ja) | 金の導電層を有する電子部品 | |
JP2866962B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
JP2813072B2 (ja) | 半導体素子収納用パッケージ | |
JP3181011B2 (ja) | 半導体素子収納用パッケージ | |
JP2685159B2 (ja) | 電子部品収納用パッケージ | |
JP3537667B2 (ja) | 配線基板 | |
JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
JP2724864B2 (ja) | 半導体素子収納用パッケージ | |
JP2728584B2 (ja) | 半導体装置の製造方法 | |
JPH05222472A (ja) | リード付き電子部品 | |
JPS6151986A (ja) | リ−ド付き電子部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |