JPS63133205A - プログラマブルコントロ−ラのデ−タ入力方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、プログラマブルコントローラのデータ入力
方式に関するもので、特にパルス状のデータ入力の持続
時間（オン時間）がスキャンタイムより短い複数ビット
のデータ入力に好適な新規なデータ入力方式に関するも
のである。

（従来の技術〕 第３図はこの種の従来方式を説明するデータ入カニニッ
トのブロック図で、図において、（１）は絶縁とノイズ
を除去するフィルタ等よりなる入力インタフェース（ｌ
ａ）とこのインタフェース（ｌａ）の出力信号を後述す
る人出力データバス（３）へ出力するための出力ゲート
（ｌｂ）及び後述する制御ライン（４）からの制御信号
に基づいてユニットがアクセスされたことを判別すると
共に上記出力ゲート（１ｂ）を制御すべくゲート信号Ｇ
を送出するデコーダ（ＩＣ）を有するデータ人カニニッ
ト、（２）はプログラマブルコントローラのＣＰＵ、（
３）は複数ビットからなるＣＰＵの入出力データバス、
（４）は複数ビットからなるＣＰＵの制御ラインを示す
。

次に上記構成に係る従来のデータ入力方式を説明する。

データ信号ＤＡＴＥＯ〜ＤＡＴＥ７　　（８ビット列の
場合）はλカインタフェース（１ａ）を介して常に出力
ゲート（１ｂ）に入力されており、ＣＰＵ　（２）のプ
ログラムでこのユニット（１）がアクセスされたとき、
デコーダ（ＩＣ）からのゲート信号Ｇにより、入力デー
タは出力ゲート（１ｂ）を介して入出力データバス（３
）を出力されてＣＰＩＪ（２）で読み取られ、演算に使
われる。

ここで、入力データの持続時間（オン時間）　Ｔｄとプ
ログラマブルコントローラのスキャンタイムＴｓとは密
接な関係があり、第４図に示す如く、入力データの持続
時間ＴｄがスキャンタイムＴｓより大きい場合は１スキ
ャン中常時入力データを読み取ることができ、例えば図
中Ａが本ユニットに入力されるデータを演算に使う命令
の実行タイミングとすると、Ａがどのタイミングであっ
ても入力データは常に存在し、読み取ることができる。

（発明が解決しようとする問題点〕 しかるに、第５図に示すように、入力データの持続時間
ＴｄがスキャンタイムＴｓより短いＴｄ＜　Ｔｓの場合
は次のような問題点かある。つまり、図中タイミングＡ
ｔではデータは存在して読み取ることができるが、タイ
ミングＡ２ではデータの持続が終ったあとでデータは存
在してなく、誤ったデータを（：ＰＵ　（２）は読み取
ることになり、正常なデータが得られないことになる。

このように、Ｔｄ＜　Ｔｓのときが問題で、従来方式の
欠点である。この欠点は、外部の入出力信号を命令の実
行のつとアクセスする、いわゆるダイレクト方式による
入出力制御のプログラマブルコントローラにおいて存在
する。

そこで、この発明は上記の如〈従来方式における問題点
を解消するためになされたもので、入力データの持続時
間ＴｄがスキャンタイムＴｓより短くても確実にＣＰＵ
に読み取ることができるようにしたプログラマブルコン
トローラのデータ入力方式を提供するものである。

〔問題点を解決するための手段〕

この発明に係るプログラマブルコントローラのデータ入
力方式は、複数のビット数よりなる入力データをストロ
ーブ信号の入力に基づいて読み込んで保持しクリア信号
の入力に基づいて記憶内容をクリアするレジスタと、上
記ストローブ信号の入力に基づいてセットされて出力信
号を有効とじ入力データが読み込まれたことを記憶し、
上記クリア信号の入力に基づいてリセットされて出力信
号を無効とするフリップフロップと、ＣＰＵのプログラ
ムに基づいて入出力データバスを制御する制御ラインよ
りアクセスされた時にこれを判別してゲート信号を送出
すると共に、データ出力動作完了後上記クリア信号を送
出するデコーダと、上記ゲート信号の入力に基づいて上
記レジスタの出力を入出力データバスへ出力する出力ゲ
ートとを備え、上記入力データを上記ストローブ信号に
より上記レジスタに保持させておき、同時にストローブ
信号を上記フリップフロップで記憶させて外部へ出力し
、プログラムでアクセスされたときに上記デコーダより
ゲート信号を発生させてレジスタの出力を人出力データ
バスへ出力し、その後のタイミングでデコーダよりレジ
スタとフリップフロップをリセットすることを特徴とす
るものである。

（作用） この発明によれば、データが入力されてからそのデータ
を必要とする命令の実行時までレジスタに保持させてお
けるため、データの持続時間がスキャンタイムより短く
ても確実にＣＰＵに読み取ることができる。

〔実施例〕

以下、この発明の一実施例を図に基づいて説明する。第
１図において第３図と同一符号は同一部分を示し、（ｌ
ｄ）はストローブ信号、５ＴＲＢの入力に基づいて入力
データＤＡＴＥＯ〜ＤＡＴＥ７を読み込んで保持し、後
述するクリア信号ＣＬＳの入力に基づいて記憶内容をク
リアするレジスタ、（ｌｅ）は上記ストローブ信号５Ｔ
ＲＢの入力に基づいてセットされて入力データが読み込
まれたことを記憶し、上記クリア信号ＣＬＳの入力に基
づいてリセットされるフリップフロップで、その間出力
信号ＢｔｌＳＹを有効とする。なお、デコーダ（１ｃ）
は本ユニットがアクセスされた時制御ライン（４）から
の制御信号に基づいてこれを判別しゲート信号Ｇを送出
してレジスタ（１ｄ）の出力データＱ０〜Ｑ７を出力ゲ
ート（１ｂ）を介して入出力データバス（３）へ出力し
、ＣＰＵ　（２）で読み取るようになされ、このデータ
出力動作が完了した後のタイミングでクリア信号ＣＬＳ
を送出してレジスタ（１ｄ）の内容をクリアすると共に
フリップフロップ（ｌｅ）をリセットするようになって
いる。

すなわち、上記構成においては、入力データをレジスタ
（１ｄ）で保持しておき、これをこのデータを使う命令
の実行時、つまり本ユニットがアクセスされる迄継続さ
せ、ＣＰＵ　（２）がデータを読み取ってから保持を解
き、次の入力データに備えようとするものである。

上記実施例を第２図のタイミングチャートに基づいて詳
細に説明する。

入力データＤＡＴＥＯ〜ＤＡＴＥ７が有効になってから
ストローブ信号５ＴＲＢが有効になるように外部機器（
図示せず）で制御するものとする。

入力データＤＡＴＥＯ〜ＤＡＴＥ７が存在し、タイミン
グＢにおいてストロ−プロ信号５ＴＲＢが有効になった
とき、入力ＤＡＴＥＯＮＤＡＴＥ７はレジスタ（１ｄ）
へ読み込まれ、その出力Ｑ。−Ｑ７が入力データに応じ
て有効になり、保持される。

次に、スキャンのタイミングＡにおいて本入力データを
読み取る命令が実行され、本ユニットがアクセスされた
とき、デコーダ（ＩＣ）でこれを識別し、ゲート信号Ｇ
を発生させ、レジスタ（１ｄ）の出力ｑ０〜Ｑ７を出力
ゲート（１ｂ）を介して入出力データバス（３）へデー
タＤＢＯ〜ＤＢ７として出力し、ＣＰｔＪ　（２）で読
み取る。また、このデータ出力動作が完了した後のタイ
ミングＣでデコーダ（Ｉｃ）よリフリア信号ＣＬＳを発
生させ、レジスタ（ｌｄ）の内容をクリアするとともに
フリップフロップ（ｌｅ）をリセットする。

ここで、フリップ７０ツブ（１ｅ）は、ストローブ信号
５ＴＲＢによりセットされ、入力データが読み込まれた
ことを記憶しておく。このフリップフロップ（ｌｅ）は
、前述のようにレジスタ（ｌｄ）の出力Ｑｏ””Ｑ７が
入出力データバス（３）へ出力された後のタイミングＣ
においてクリア信号ＣＬＳでリセットされる。つまりフ
リップフロップ（１ｅ）の出力信号ＢＵＳＹは、データ
が入力されてからＣＰＵ（２）が読み取るまで有効で、
データがレジスタ（ｌｄ）に読み込まれたことと、ＣＰ
ｔ１　（２）がそのデータを読み取ってないことを示す
フラグである。そしてこのＢＵＳＹ信号は外部機器（図
示せず）において使われ、このＢｔ］ＳＹ信号が有効で
あれば次のデータを出力しないように制御しデータが重
複してレジスタ（１ｄ）に読み込まれることを防止する
ように使うことができる。

〔発明の効果〕

以上の説明のように、この発明によれば、データが入力
されてからそのデータを必要とする命令の実行時までデ
ータをレジスタを保持しておけるため、データの持続時
間ＴｄがスキャンタイムＴｓより短くても確実にＣＰＵ
に読み取ることができ、従来の方式のように誤ったデー
タで演算する欠点が解消される。つまり、ＴｄとＴｓの
関係を考慮しなくてもよいわけで、データを出力してく
る外部機器とプログラマブルコントローラの接続の自由
度が大きくなるメリットがある。

【図面の簡単な説明】

第１図はこの発明のデータ入力方式を説明するデータ入
カニニットのブロック図、第２図はその各部信号波形図
、第３図は第１図に対応する従来例のブロック図、第４
図と第５図はデータとスキャンとの関係を説明する波形
図である。 図中、（１）はデータ入カニニット、 （２）はｃｐｕ、　　　　（３）は入出力データバス、
（°４）は制御ライン、（ｌｂ）は出力ゲート、（ｌｃ
）はデコーダ、　　（ｌｄ）はレジスタ、（ｌｅ）はフ
リップフロップ。 なお、各図中、同一符号は同−又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 複数のビット数よりなる入力データをストローブ信号の
   入力に基づいて読み込んで保持しクリア信号の入力に基
   づいて記憶内容をクリアするレジスタと、上記ストロー
   ブ信号の入力に基づいてセットされて出力信号を有効と
   し入力データが読み込まれたことを記憶し、上記クリア
   信号の入力に基づいてリセットされて出力信号を無効と
   するフリップフロップと、ＣＰＵのプログラムに基づい
   て入出力データバスを制御する制御ラインよりアクセス
   された時にこれを判別してゲート信号を送出すると共に
   、データ出力動作完了後上記クリア信号を送出するデコ
   ーダと、上記ゲート信号の入力に基づいて上記レジスタ
   の出力を入出力データバスへ出力する出力ゲートとを備
   え、上記入力データを上記ストローブ信号により上記レ
   ジスタに保持させておき、同時にストローブ信号を上記
   フリップフロップで記憶させて外部へ出力し、プログラ
   ムでアクセスされたときに上記デコーダよりゲート信号
   を発生させてレジスタの出力を入出力データバスへ出力
   し、その後のタイミングでデコーダよりレジスタとフリ
   ップフロップをリセットすることを特徴とするプログラ
   マブルコントローラのデータ入力方式。