JPS63133205A - プログラマブルコントロ−ラのデ−タ入力方式 - Google Patents
プログラマブルコントロ−ラのデ−タ入力方式Info
- Publication number
- JPS63133205A JPS63133205A JP28150586A JP28150586A JPS63133205A JP S63133205 A JPS63133205 A JP S63133205A JP 28150586 A JP28150586 A JP 28150586A JP 28150586 A JP28150586 A JP 28150586A JP S63133205 A JPS63133205 A JP S63133205A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- output
- signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、プログラマブルコントローラのデータ入力
方式に関するもので、特にパルス状のデータ入力の持続
時間(オン時間)がスキャンタイムより短い複数ビット
のデータ入力に好適な新規なデータ入力方式に関するも
のである。
方式に関するもので、特にパルス状のデータ入力の持続
時間(オン時間)がスキャンタイムより短い複数ビット
のデータ入力に好適な新規なデータ入力方式に関するも
のである。
(従来の技術〕
第3図はこの種の従来方式を説明するデータ入カニニッ
トのブロック図で、図において、(1)は絶縁とノイズ
を除去するフィルタ等よりなる入力インタフェース(l
a)とこのインタフェース(la)の出力信号を後述す
る人出力データバス(3)へ出力するための出力ゲート
(lb)及び後述する制御ライン(4)からの制御信号
に基づいてユニットがアクセスされたことを判別すると
共に上記出力ゲート(1b)を制御すべくゲート信号G
を送出するデコーダ(IC)を有するデータ人カニニッ
ト、(2)はプログラマブルコントローラのCPU、(
3)は複数ビットからなるCPUの入出力データバス、
(4)は複数ビットからなるCPUの制御ラインを示す
。
トのブロック図で、図において、(1)は絶縁とノイズ
を除去するフィルタ等よりなる入力インタフェース(l
a)とこのインタフェース(la)の出力信号を後述す
る人出力データバス(3)へ出力するための出力ゲート
(lb)及び後述する制御ライン(4)からの制御信号
に基づいてユニットがアクセスされたことを判別すると
共に上記出力ゲート(1b)を制御すべくゲート信号G
を送出するデコーダ(IC)を有するデータ人カニニッ
ト、(2)はプログラマブルコントローラのCPU、(
3)は複数ビットからなるCPUの入出力データバス、
(4)は複数ビットからなるCPUの制御ラインを示す
。
次に上記構成に係る従来のデータ入力方式を説明する。
データ信号DATEO〜DATE7 (8ビット列の
場合)はλカインタフェース(1a)を介して常に出力
ゲート(1b)に入力されており、CPU (2)のプ
ログラムでこのユニット(1)がアクセスされたとき、
デコーダ(IC)からのゲート信号Gにより、入力デー
タは出力ゲート(1b)を介して入出力データバス(3
)を出力されてCPIJ(2)で読み取られ、演算に使
われる。
場合)はλカインタフェース(1a)を介して常に出力
ゲート(1b)に入力されており、CPU (2)のプ
ログラムでこのユニット(1)がアクセスされたとき、
デコーダ(IC)からのゲート信号Gにより、入力デー
タは出力ゲート(1b)を介して入出力データバス(3
)を出力されてCPIJ(2)で読み取られ、演算に使
われる。
ここで、入力データの持続時間(オン時間) Tdとプ
ログラマブルコントローラのスキャンタイムTsとは密
接な関係があり、第4図に示す如く、入力データの持続
時間TdがスキャンタイムTsより大きい場合は1スキ
ャン中常時入力データを読み取ることができ、例えば図
中Aが本ユニットに入力されるデータを演算に使う命令
の実行タイミングとすると、Aがどのタイミングであっ
ても入力データは常に存在し、読み取ることができる。
ログラマブルコントローラのスキャンタイムTsとは密
接な関係があり、第4図に示す如く、入力データの持続
時間TdがスキャンタイムTsより大きい場合は1スキ
ャン中常時入力データを読み取ることができ、例えば図
中Aが本ユニットに入力されるデータを演算に使う命令
の実行タイミングとすると、Aがどのタイミングであっ
ても入力データは常に存在し、読み取ることができる。
(発明が解決しようとする問題点〕
しかるに、第5図に示すように、入力データの持続時間
TdがスキャンタイムTsより短いTd< Tsの場合
は次のような問題点かある。つまり、図中タイミングA
tではデータは存在して読み取ることができるが、タイ
ミングA2ではデータの持続が終ったあとでデータは存
在してなく、誤ったデータを(:PU (2)は読み取
ることになり、正常なデータが得られないことになる。
TdがスキャンタイムTsより短いTd< Tsの場合
は次のような問題点かある。つまり、図中タイミングA
tではデータは存在して読み取ることができるが、タイ
ミングA2ではデータの持続が終ったあとでデータは存
在してなく、誤ったデータを(:PU (2)は読み取
ることになり、正常なデータが得られないことになる。
このように、Td< Tsのときが問題で、従来方式の
欠点である。この欠点は、外部の入出力信号を命令の実
行のつとアクセスする、いわゆるダイレクト方式による
入出力制御のプログラマブルコントローラにおいて存在
する。
欠点である。この欠点は、外部の入出力信号を命令の実
行のつとアクセスする、いわゆるダイレクト方式による
入出力制御のプログラマブルコントローラにおいて存在
する。
そこで、この発明は上記の如〈従来方式における問題点
を解消するためになされたもので、入力データの持続時
間TdがスキャンタイムTsより短くても確実にCPU
に読み取ることができるようにしたプログラマブルコン
トローラのデータ入力方式を提供するものである。
を解消するためになされたもので、入力データの持続時
間TdがスキャンタイムTsより短くても確実にCPU
に読み取ることができるようにしたプログラマブルコン
トローラのデータ入力方式を提供するものである。
この発明に係るプログラマブルコントローラのデータ入
力方式は、複数のビット数よりなる入力データをストロ
ーブ信号の入力に基づいて読み込んで保持しクリア信号
の入力に基づいて記憶内容をクリアするレジスタと、上
記ストローブ信号の入力に基づいてセットされて出力信
号を有効とじ入力データが読み込まれたことを記憶し、
上記クリア信号の入力に基づいてリセットされて出力信
号を無効とするフリップフロップと、CPUのプログラ
ムに基づいて入出力データバスを制御する制御ラインよ
りアクセスされた時にこれを判別してゲート信号を送出
すると共に、データ出力動作完了後上記クリア信号を送
出するデコーダと、上記ゲート信号の入力に基づいて上
記レジスタの出力を入出力データバスへ出力する出力ゲ
ートとを備え、上記入力データを上記ストローブ信号に
より上記レジスタに保持させておき、同時にストローブ
信号を上記フリップフロップで記憶させて外部へ出力し
、プログラムでアクセスされたときに上記デコーダより
ゲート信号を発生させてレジスタの出力を人出力データ
バスへ出力し、その後のタイミングでデコーダよりレジ
スタとフリップフロップをリセットすることを特徴とす
るものである。
力方式は、複数のビット数よりなる入力データをストロ
ーブ信号の入力に基づいて読み込んで保持しクリア信号
の入力に基づいて記憶内容をクリアするレジスタと、上
記ストローブ信号の入力に基づいてセットされて出力信
号を有効とじ入力データが読み込まれたことを記憶し、
上記クリア信号の入力に基づいてリセットされて出力信
号を無効とするフリップフロップと、CPUのプログラ
ムに基づいて入出力データバスを制御する制御ラインよ
りアクセスされた時にこれを判別してゲート信号を送出
すると共に、データ出力動作完了後上記クリア信号を送
出するデコーダと、上記ゲート信号の入力に基づいて上
記レジスタの出力を入出力データバスへ出力する出力ゲ
ートとを備え、上記入力データを上記ストローブ信号に
より上記レジスタに保持させておき、同時にストローブ
信号を上記フリップフロップで記憶させて外部へ出力し
、プログラムでアクセスされたときに上記デコーダより
ゲート信号を発生させてレジスタの出力を人出力データ
バスへ出力し、その後のタイミングでデコーダよりレジ
スタとフリップフロップをリセットすることを特徴とす
るものである。
(作用)
この発明によれば、データが入力されてからそのデータ
を必要とする命令の実行時までレジスタに保持させてお
けるため、データの持続時間がスキャンタイムより短く
ても確実にCPUに読み取ることができる。
を必要とする命令の実行時までレジスタに保持させてお
けるため、データの持続時間がスキャンタイムより短く
ても確実にCPUに読み取ることができる。
以下、この発明の一実施例を図に基づいて説明する。第
1図において第3図と同一符号は同一部分を示し、(l
d)はストローブ信号、5TRBの入力に基づいて入力
データDATEO〜DATE7を読み込んで保持し、後
述するクリア信号CLSの入力に基づいて記憶内容をク
リアするレジスタ、(le)は上記ストローブ信号5T
RBの入力に基づいてセットされて入力データが読み込
まれたことを記憶し、上記クリア信号CLSの入力に基
づいてリセットされるフリップフロップで、その間出力
信号BtlSYを有効とする。なお、デコーダ(1c)
は本ユニットがアクセスされた時制御ライン(4)から
の制御信号に基づいてこれを判別しゲート信号Gを送出
してレジスタ(1d)の出力データQ0〜Q7を出力ゲ
ート(1b)を介して入出力データバス(3)へ出力し
、CPU (2)で読み取るようになされ、このデータ
出力動作が完了した後のタイミングでクリア信号CLS
を送出してレジスタ(1d)の内容をクリアすると共に
フリップフロップ(le)をリセットするようになって
いる。
1図において第3図と同一符号は同一部分を示し、(l
d)はストローブ信号、5TRBの入力に基づいて入力
データDATEO〜DATE7を読み込んで保持し、後
述するクリア信号CLSの入力に基づいて記憶内容をク
リアするレジスタ、(le)は上記ストローブ信号5T
RBの入力に基づいてセットされて入力データが読み込
まれたことを記憶し、上記クリア信号CLSの入力に基
づいてリセットされるフリップフロップで、その間出力
信号BtlSYを有効とする。なお、デコーダ(1c)
は本ユニットがアクセスされた時制御ライン(4)から
の制御信号に基づいてこれを判別しゲート信号Gを送出
してレジスタ(1d)の出力データQ0〜Q7を出力ゲ
ート(1b)を介して入出力データバス(3)へ出力し
、CPU (2)で読み取るようになされ、このデータ
出力動作が完了した後のタイミングでクリア信号CLS
を送出してレジスタ(1d)の内容をクリアすると共に
フリップフロップ(le)をリセットするようになって
いる。
すなわち、上記構成においては、入力データをレジスタ
(1d)で保持しておき、これをこのデータを使う命令
の実行時、つまり本ユニットがアクセスされる迄継続さ
せ、CPU (2)がデータを読み取ってから保持を解
き、次の入力データに備えようとするものである。
(1d)で保持しておき、これをこのデータを使う命令
の実行時、つまり本ユニットがアクセスされる迄継続さ
せ、CPU (2)がデータを読み取ってから保持を解
き、次の入力データに備えようとするものである。
上記実施例を第2図のタイミングチャートに基づいて詳
細に説明する。
細に説明する。
入力データDATEO〜DATE7が有効になってから
ストローブ信号5TRBが有効になるように外部機器(
図示せず)で制御するものとする。
ストローブ信号5TRBが有効になるように外部機器(
図示せず)で制御するものとする。
入力データDATEO〜DATE7が存在し、タイミン
グBにおいてストロ−プロ信号5TRBが有効になった
とき、入力DATEONDATE7はレジスタ(1d)
へ読み込まれ、その出力Q。−Q7が入力データに応じ
て有効になり、保持される。
グBにおいてストロ−プロ信号5TRBが有効になった
とき、入力DATEONDATE7はレジスタ(1d)
へ読み込まれ、その出力Q。−Q7が入力データに応じ
て有効になり、保持される。
次に、スキャンのタイミングAにおいて本入力データを
読み取る命令が実行され、本ユニットがアクセスされた
とき、デコーダ(IC)でこれを識別し、ゲート信号G
を発生させ、レジスタ(1d)の出力q0〜Q7を出力
ゲート(1b)を介して入出力データバス(3)へデー
タDBO〜DB7として出力し、CPtJ (2)で読
み取る。また、このデータ出力動作が完了した後のタイ
ミングCでデコーダ(Ic)よリフリア信号CLSを発
生させ、レジスタ(ld)の内容をクリアするとともに
フリップフロップ(le)をリセットする。
読み取る命令が実行され、本ユニットがアクセスされた
とき、デコーダ(IC)でこれを識別し、ゲート信号G
を発生させ、レジスタ(1d)の出力q0〜Q7を出力
ゲート(1b)を介して入出力データバス(3)へデー
タDBO〜DB7として出力し、CPtJ (2)で読
み取る。また、このデータ出力動作が完了した後のタイ
ミングCでデコーダ(Ic)よリフリア信号CLSを発
生させ、レジスタ(ld)の内容をクリアするとともに
フリップフロップ(le)をリセットする。
ここで、フリップ70ツブ(1e)は、ストローブ信号
5TRBによりセットされ、入力データが読み込まれた
ことを記憶しておく。このフリップフロップ(le)は
、前述のようにレジスタ(ld)の出力Qo””Q7が
入出力データバス(3)へ出力された後のタイミングC
においてクリア信号CLSでリセットされる。つまりフ
リップフロップ(1e)の出力信号BUSYは、データ
が入力されてからCPU(2)が読み取るまで有効で、
データがレジスタ(ld)に読み込まれたことと、CP
t1 (2)がそのデータを読み取ってないことを示す
フラグである。そしてこのBUSY信号は外部機器(図
示せず)において使われ、このBt]SY信号が有効で
あれば次のデータを出力しないように制御しデータが重
複してレジスタ(1d)に読み込まれることを防止する
ように使うことができる。
5TRBによりセットされ、入力データが読み込まれた
ことを記憶しておく。このフリップフロップ(le)は
、前述のようにレジスタ(ld)の出力Qo””Q7が
入出力データバス(3)へ出力された後のタイミングC
においてクリア信号CLSでリセットされる。つまりフ
リップフロップ(1e)の出力信号BUSYは、データ
が入力されてからCPU(2)が読み取るまで有効で、
データがレジスタ(ld)に読み込まれたことと、CP
t1 (2)がそのデータを読み取ってないことを示す
フラグである。そしてこのBUSY信号は外部機器(図
示せず)において使われ、このBt]SY信号が有効で
あれば次のデータを出力しないように制御しデータが重
複してレジスタ(1d)に読み込まれることを防止する
ように使うことができる。
以上の説明のように、この発明によれば、データが入力
されてからそのデータを必要とする命令の実行時までデ
ータをレジスタを保持しておけるため、データの持続時
間TdがスキャンタイムTsより短くても確実にCPU
に読み取ることができ、従来の方式のように誤ったデー
タで演算する欠点が解消される。つまり、TdとTsの
関係を考慮しなくてもよいわけで、データを出力してく
る外部機器とプログラマブルコントローラの接続の自由
度が大きくなるメリットがある。
されてからそのデータを必要とする命令の実行時までデ
ータをレジスタを保持しておけるため、データの持続時
間TdがスキャンタイムTsより短くても確実にCPU
に読み取ることができ、従来の方式のように誤ったデー
タで演算する欠点が解消される。つまり、TdとTsの
関係を考慮しなくてもよいわけで、データを出力してく
る外部機器とプログラマブルコントローラの接続の自由
度が大きくなるメリットがある。
第1図はこの発明のデータ入力方式を説明するデータ入
カニニットのブロック図、第2図はその各部信号波形図
、第3図は第1図に対応する従来例のブロック図、第4
図と第5図はデータとスキャンとの関係を説明する波形
図である。 図中、(1)はデータ入カニニット、 (2)はcpu、 (3)は入出力データバス、
(°4)は制御ライン、(lb)は出力ゲート、(lc
)はデコーダ、 (ld)はレジスタ、(le)はフ
リップフロップ。 なお、各図中、同一符号は同−又は相当部分を示す。
カニニットのブロック図、第2図はその各部信号波形図
、第3図は第1図に対応する従来例のブロック図、第4
図と第5図はデータとスキャンとの関係を説明する波形
図である。 図中、(1)はデータ入カニニット、 (2)はcpu、 (3)は入出力データバス、
(°4)は制御ライン、(lb)は出力ゲート、(lc
)はデコーダ、 (ld)はレジスタ、(le)はフ
リップフロップ。 なお、各図中、同一符号は同−又は相当部分を示す。
Claims (1)
- 複数のビット数よりなる入力データをストローブ信号の
入力に基づいて読み込んで保持しクリア信号の入力に基
づいて記憶内容をクリアするレジスタと、上記ストロー
ブ信号の入力に基づいてセットされて出力信号を有効と
し入力データが読み込まれたことを記憶し、上記クリア
信号の入力に基づいてリセットされて出力信号を無効と
するフリップフロップと、CPUのプログラムに基づい
て入出力データバスを制御する制御ラインよりアクセス
された時にこれを判別してゲート信号を送出すると共に
、データ出力動作完了後上記クリア信号を送出するデコ
ーダと、上記ゲート信号の入力に基づいて上記レジスタ
の出力を入出力データバスへ出力する出力ゲートとを備
え、上記入力データを上記ストローブ信号により上記レ
ジスタに保持させておき、同時にストローブ信号を上記
フリップフロップで記憶させて外部へ出力し、プログラ
ムでアクセスされたときに上記デコーダよりゲート信号
を発生させてレジスタの出力を入出力データバスへ出力
し、その後のタイミングでデコーダよりレジスタとフリ
ップフロップをリセットすることを特徴とするプログラ
マブルコントローラのデータ入力方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28150586A JPS63133205A (ja) | 1986-11-26 | 1986-11-26 | プログラマブルコントロ−ラのデ−タ入力方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28150586A JPS63133205A (ja) | 1986-11-26 | 1986-11-26 | プログラマブルコントロ−ラのデ−タ入力方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63133205A true JPS63133205A (ja) | 1988-06-06 |
Family
ID=17640120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28150586A Pending JPS63133205A (ja) | 1986-11-26 | 1986-11-26 | プログラマブルコントロ−ラのデ−タ入力方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63133205A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007509707A (ja) * | 2003-10-29 | 2007-04-19 | ヘマ メトリクス インコーポレイテッド | 生理学パラメータを測定するための袋式カフおよび袋式カフを用いて生理学パラメータを測定する方法 |
-
1986
- 1986-11-26 JP JP28150586A patent/JPS63133205A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007509707A (ja) * | 2003-10-29 | 2007-04-19 | ヘマ メトリクス インコーポレイテッド | 生理学パラメータを測定するための袋式カフおよび袋式カフを用いて生理学パラメータを測定する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1083303A (ja) | コプロセッサを使用するための電子回路及び方法 | |
KR950009687B1 (ko) | 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치 | |
JPS63133205A (ja) | プログラマブルコントロ−ラのデ−タ入力方式 | |
JP2588195B2 (ja) | パルス入力装置 | |
JP2569693B2 (ja) | マイクロコンピュータ | |
JPS5833764A (ja) | 時間監視方式 | |
JP2585852B2 (ja) | バッファ制御方式 | |
JP2990099B2 (ja) | トレースバッファ制御方式 | |
JP2981275B2 (ja) | プログラマブルコントローラ | |
JPH0612292A (ja) | マイクロコンピュータ | |
JPH0784827A (ja) | トレース装置 | |
JPH0315948A (ja) | アドレスバス試験方式 | |
JPS60225948A (ja) | デバツグ装置 | |
JPS6111493B2 (ja) | ||
JPH06197010A (ja) | 出力ラッチ機能付カウンタ | |
JPH023853A (ja) | Cpuのインタフェース方法 | |
JPS6029870A (ja) | ベクトル演算処理装置 | |
JPH0194437A (ja) | 情報処理装置 | |
JPH0575072B2 (ja) | ||
JPH0646411B2 (ja) | 終了ト−クン出力回路 | |
JPH0520780B2 (ja) | ||
JPH11237442A (ja) | 半導体試験装置のバス制御方式 | |
JPH05122537A (ja) | 二次元符号化装置 | |
JPH0378846A (ja) | メモリーの誤書込み防止回路 | |
JPS63278156A (ja) | メモリ書込制御回路 |