JP2588195B2 - パルス入力装置 - Google Patents
パルス入力装置Info
- Publication number
- JP2588195B2 JP2588195B2 JP62132215A JP13221587A JP2588195B2 JP 2588195 B2 JP2588195 B2 JP 2588195B2 JP 62132215 A JP62132215 A JP 62132215A JP 13221587 A JP13221587 A JP 13221587A JP 2588195 B2 JP2588195 B2 JP 2588195B2
- Authority
- JP
- Japan
- Prior art keywords
- command
- time
- input
- memory
- state change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101100325792 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BAT1 gene Proteins 0.000 claims description 15
- 101100325794 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BAT2 gene Proteins 0.000 claims description 15
- 230000000630 rising effect Effects 0.000 claims description 11
- 238000005070 sampling Methods 0.000 claims description 6
- 238000005259 measurement Methods 0.000 description 42
- 238000012545 processing Methods 0.000 description 31
- 238000010586 diagram Methods 0.000 description 18
- 238000012937 correction Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 238000012795 verification Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
- G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
- G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Programmable Controllers (AREA)
- Time-Division Multiplex Systems (AREA)
- Electronic Switches (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、外部信号の変化の起きた時刻を中央処理装
置に入力するためのパルス入力装置に関する。
置に入力するためのパルス入力装置に関する。
(従来の技術) 外部信号の変化した時刻を検出し、その時刻を中央処
理装置へ入力するためのパルス入力装置は、各種機械の
制御装置の状態検出装置として用いられている。
理装置へ入力するためのパルス入力装置は、各種機械の
制御装置の状態検出装置として用いられている。
この種のパルス入力装置としては、従来は、例えばU.
S.P.4,222,103に示された技術が知られている。
S.P.4,222,103に示された技術が知られている。
この装置は、第23図に示すように、現在時刻を出力す
るタイマカウンタ1203と、入力信号の状態変化の時間を
保持する複数のレジスタ1204〜1209とを備えたものであ
る。各レジスタ1204〜1209は、各対応する端子へ入力信
号の状態変化に起因したトリガ信号が与えられると、タ
イマカウンタ1203の値を保持する。このためコンピュー
タの割込みやソフトウエアによることなく入力信号の状
態変化が起こった時間を保持出来る。
るタイマカウンタ1203と、入力信号の状態変化の時間を
保持する複数のレジスタ1204〜1209とを備えたものであ
る。各レジスタ1204〜1209は、各対応する端子へ入力信
号の状態変化に起因したトリガ信号が与えられると、タ
イマカウンタ1203の値を保持する。このためコンピュー
タの割込みやソフトウエアによることなく入力信号の状
態変化が起こった時間を保持出来る。
即ち、レジスタ1210に、入力信号の状態変化を指定す
る情報、例えば「0100」を設定すると、この情報と入力
信号とを、論理ゲート1212〜1219によって論理演算し、
第24図に示すような指定した状態変化点で各レジスタ12
04〜11209にトリガがかかり、そのときのタイマカウン
タ1203の値を保持する。このとき、変化を起こしたチャ
ンネルの番号はレジスタ1211に保持される。
る情報、例えば「0100」を設定すると、この情報と入力
信号とを、論理ゲート1212〜1219によって論理演算し、
第24図に示すような指定した状態変化点で各レジスタ12
04〜11209にトリガがかかり、そのときのタイマカウン
タ1203の値を保持する。このとき、変化を起こしたチャ
ンネルの番号はレジスタ1211に保持される。
この処理を第25図に示す。処理は割込みを区切りとし
て割込み要因の分析、時刻の読込み、次の割込み要因の
設定、割込み待ちの順に進められる。図中〜はそれ
ぞれ割込みによって区切られた処理の区画である。例え
ば、では全てのチャンネルに対して割込み要因を設定
し、割込み待ちを行なう。また、では割込み要因を分
析し、レジスタ1206からチャンネル1の変化した時刻を
読込み、次の割込みを要因として0を設定し、割込み待
ちを行なう。以下、同様に、この処理を必要なだけ続け
ていく。このため、中央処理装置は常に割込み待ち再設
定を繰返していることになる。
て割込み要因の分析、時刻の読込み、次の割込み要因の
設定、割込み待ちの順に進められる。図中〜はそれ
ぞれ割込みによって区切られた処理の区画である。例え
ば、では全てのチャンネルに対して割込み要因を設定
し、割込み待ちを行なう。また、では割込み要因を分
析し、レジスタ1206からチャンネル1の変化した時刻を
読込み、次の割込みを要因として0を設定し、割込み待
ちを行なう。以下、同様に、この処理を必要なだけ続け
ていく。このため、中央処理装置は常に割込み待ち再設
定を繰返していることになる。
このパルス入力装置では、測定できる入力の形式が、
ある時刻に1回変化が起きたことを記録する形式のみで
あり、測定の形式が極めて限定されるという欠点があっ
た。このため、複数な波形の入力を行なう場合には、中
央処理装置に頻繁に割込みが発生し、これにより中央処
理装置の負荷を増大させ、制御装置全体の処理能力の限
界を低くしてしまうという欠点があった。
ある時刻に1回変化が起きたことを記録する形式のみで
あり、測定の形式が極めて限定されるという欠点があっ
た。このため、複数な波形の入力を行なう場合には、中
央処理装置に頻繁に割込みが発生し、これにより中央処
理装置の負荷を増大させ、制御装置全体の処理能力の限
界を低くしてしまうという欠点があった。
これに対し、例えばU.S.P.4,259,719及びU.S.P.4,28
3,761には、入力信号の状態変化をトリガ信号とし、状
態変化の状態と現在時刻とをペアにしてFIFO(First In
First Out)スタックに格納するようにした装置も示さ
れている。
3,761には、入力信号の状態変化をトリガ信号とし、状
態変化の状態と現在時刻とをペアにしてFIFO(First In
First Out)スタックに格納するようにした装置も示さ
れている。
しかし、この装置は、FIFOスタックに時系列的に状態
変化の情報がスタックされているので、位相差、パルス
幅のように第1の状態変化と第2の状態変化とを関連づ
けて読出すためには、第1の状態変化の情報から第2の
状態変化の情報が抽出されるまで、その間のFIFOスタッ
ク内のデータを全て読み出さなくてはならないうえ、FI
FOスタックの内部を読み出して分類する等の解析ルーチ
ンを必要とする。このため、FIFOスタック内への取込み
データから所望の状態変化の時刻を得るまでの処理に中
央処理装置の負荷がかかるという問題があった。
変化の情報がスタックされているので、位相差、パルス
幅のように第1の状態変化と第2の状態変化とを関連づ
けて読出すためには、第1の状態変化の情報から第2の
状態変化の情報が抽出されるまで、その間のFIFOスタッ
ク内のデータを全て読み出さなくてはならないうえ、FI
FOスタックの内部を読み出して分類する等の解析ルーチ
ンを必要とする。このため、FIFOスタック内への取込み
データから所望の状態変化の時刻を得るまでの処理に中
央処理装置の負荷がかかるという問題があった。
(発明が解決しようとする問題点) 以上のように、従来のパルス入力装置では、複雑な波
形の測定を行なう場合には、中央処理装置に頻繁に割込
みが発生したり、所定の解析ルーチンを必要とするた
め、中央処理装置の負荷が増し、これにより制御装置全
体の処理能力の限界を低くしてしまうという欠点があっ
た。
形の測定を行なう場合には、中央処理装置に頻繁に割込
みが発生したり、所定の解析ルーチンを必要とするた
め、中央処理装置の負荷が増し、これにより制御装置全
体の処理能力の限界を低くしてしまうという欠点があっ
た。
本発明は、上記の欠点を除去し、複雑な測定条件の設
定に対しても、中央処理装置に負荷をかけずに状態検出
の結果が得られるパルス入力装置を提供することを目的
とする。
定に対しても、中央処理装置に負荷をかけずに状態検出
の結果が得られるパルス入力装置を提供することを目的
とする。
[発明の構成] (問題点を解決するための手段) 本発明は、所定のクロック信号を計数して基準時刻情
報を発生するタイマカウンタと、前記基準時刻情報に同
期して入力信号の状態をサンプリングする入力回路と、
この入力回路でサンプリングされた前記入力信号の状態
を前記基準時刻情報に同期して、該基準時刻情報で指定
されるアドレスの記憶場所に読込むとともに、記憶され
た全時刻の前記入力信号の状態を該入力信号の状態変化
点の時刻を示すコードに変換して出力する入力メモリ
と、状態変化の種類とその状態変化が起こった時刻の書
込みとを指示するコマンドを記憶するコマンドメモリ
と、前記入力メモリへの全アドレスに対する書込みが終
了する前に全コマンドの実行が終了するように前記コマ
ンドメモリに記憶されたコマンドを順次読出し、読み出
されたコマンドによって所定の状態変化の時刻の書き込
みが指示された場合には、前記入力メモリから前記状態
変化点の時刻を示すコードを読出すとともに前記タイマ
カウンタから現在時刻を入力し、両者の前後関係から前
記指定された状態変化の時刻を求め、この時刻を前記コ
マンドの一部に書き戻すシーケンサとを具備したことを
特徴としている。
報を発生するタイマカウンタと、前記基準時刻情報に同
期して入力信号の状態をサンプリングする入力回路と、
この入力回路でサンプリングされた前記入力信号の状態
を前記基準時刻情報に同期して、該基準時刻情報で指定
されるアドレスの記憶場所に読込むとともに、記憶され
た全時刻の前記入力信号の状態を該入力信号の状態変化
点の時刻を示すコードに変換して出力する入力メモリ
と、状態変化の種類とその状態変化が起こった時刻の書
込みとを指示するコマンドを記憶するコマンドメモリ
と、前記入力メモリへの全アドレスに対する書込みが終
了する前に全コマンドの実行が終了するように前記コマ
ンドメモリに記憶されたコマンドを順次読出し、読み出
されたコマンドによって所定の状態変化の時刻の書き込
みが指示された場合には、前記入力メモリから前記状態
変化点の時刻を示すコードを読出すとともに前記タイマ
カウンタから現在時刻を入力し、両者の前後関係から前
記指定された状態変化の時刻を求め、この時刻を前記コ
マンドの一部に書き戻すシーケンサとを具備したことを
特徴としている。
(作用) 本発明では、入力回路によってサンプリングされたあ
るチャンネルについての入力変化を基準時刻に同期して
順次時系列的に入力メモリに書込み、シーケンサによる
上記入力メモリからの読出しは、上記書込みとは独立に
行われるので、あるチャンネルついての複数の測定条件
の記述は勿論のこと、あらゆる測定条件を記述すること
ができる。そして、読出しの際には、入力メモリ内の時
間軸に沿ったデータをコード化して読出すことができる
ので、入力メモリに対する1回のアクセスによって、変
化の時刻を直接読出すことができる。
るチャンネルについての入力変化を基準時刻に同期して
順次時系列的に入力メモリに書込み、シーケンサによる
上記入力メモリからの読出しは、上記書込みとは独立に
行われるので、あるチャンネルついての複数の測定条件
の記述は勿論のこと、あらゆる測定条件を記述すること
ができる。そして、読出しの際には、入力メモリ内の時
間軸に沿ったデータをコード化して読出すことができる
ので、入力メモリに対する1回のアクセスによって、変
化の時刻を直接読出すことができる。
また、シーケンサは、コマンドメモリに記憶されてい
る状態変化の種類とその状態変化が起こった時刻の書込
みとを指示するコマンドを、入力メモリへの全アドレス
に対する書込みが終了する前に実行終了するように順次
読出し実行する。したがって、シーケンサは、入力メモ
リへの入力データの書込みが一巡する前に、指定された
状態変化の発生した時刻を現在時刻をもとに補正しなが
ら全てコマンド内に書き戻す。
る状態変化の種類とその状態変化が起こった時刻の書込
みとを指示するコマンドを、入力メモリへの全アドレス
に対する書込みが終了する前に実行終了するように順次
読出し実行する。したがって、シーケンサは、入力メモ
リへの入力データの書込みが一巡する前に、指定された
状態変化の発生した時刻を現在時刻をもとに補正しなが
ら全てコマンド内に書き戻す。
このように、本発明によれば、ある時間範囲の入力信
号の状態を順次入力メモリに格納し、シーケンサがコマ
ンドに基づいて指定された状態変化の時刻を求めてコマ
ンドに書き戻すので、複雑な波形の入力に対しても中央
処理装置が頻繁に割込みを発生させる必要がない。ま
た、入力メモリからは、特定のチャンネルについての時
間軸に沿った変化時刻のデータを単発的なアクセスによ
って読み出すことができ、読み出されたデータから状態
変化の時刻をシーケンサが求めるので、中央処理装置で
必要なデータを抽出分類する解析ルーチンなどの特別の
サブルーチンを走らせる必要がない。
号の状態を順次入力メモリに格納し、シーケンサがコマ
ンドに基づいて指定された状態変化の時刻を求めてコマ
ンドに書き戻すので、複雑な波形の入力に対しても中央
処理装置が頻繁に割込みを発生させる必要がない。ま
た、入力メモリからは、特定のチャンネルについての時
間軸に沿った変化時刻のデータを単発的なアクセスによ
って読み出すことができ、読み出されたデータから状態
変化の時刻をシーケンサが求めるので、中央処理装置で
必要なデータを抽出分類する解析ルーチンなどの特別の
サブルーチンを走らせる必要がない。
このため、本発明によれば、中央処理装置に対して必
要な時に必要な頻度で割込みをかければ良いので、中央
処理装置の負担を大幅に軽減できる。
要な時に必要な頻度で割込みをかければ良いので、中央
処理装置の負担を大幅に軽減できる。
(実施例) 第1図〜第12図に本発明の一実施例を示す。
第1図において、パルス入力装置1は、バス2を介し
て中央処理装置(CPU)3に接続されている。
て中央処理装置(CPU)3に接続されている。
パルス入力装置1は、基準時刻を発生するタイマカウ
ンタ4と、このタイマカウンタ4からの基準時刻に同期
して入力端子5に入力された入力信号の立上がり点及び
立ち下がり点をサンプリングする入力回路6と、この入
力回路6でサンプリングされた入力信号の状態を前記基
準時刻に同期して書込む入力メモリ7と、CPU3によって
指定されたコマンドに基づいて前記入力メモリ7に格納
されたデータから状態変化の発生時刻を示すコード化し
たデータを読出しコマンドに書き戻すシーケンサ8と、
前記コマンドを格納するコマンドメモリ9とで構成され
ている。
ンタ4と、このタイマカウンタ4からの基準時刻に同期
して入力端子5に入力された入力信号の立上がり点及び
立ち下がり点をサンプリングする入力回路6と、この入
力回路6でサンプリングされた入力信号の状態を前記基
準時刻に同期して書込む入力メモリ7と、CPU3によって
指定されたコマンドに基づいて前記入力メモリ7に格納
されたデータから状態変化の発生時刻を示すコード化し
たデータを読出しコマンドに書き戻すシーケンサ8と、
前記コマンドを格納するコマンドメモリ9とで構成され
ている。
タイマカウンタ4は、第2図及び第3図に示すよう
に、システムクロックSCKを1/6に分周したパルスでカウ
ントアップする基準時刻情報(現在時刻)を示す24ビッ
トのタイマ出力TO0〜TO23発生させるとともに、次の各
制御パルスを発生させるものである。TWPは、タイマ出
力TOo〜TO23が16回更新される毎にシステムクロックSCK
の1クロック分の時間だけ1となるパルスである。TCL
は、シーケンサ8の内部に取込むタイマ出力TO0〜TO23
をラッチするタイミングを与える。TWRは、入力メモリ
7のための書込みパルスである。さらに、SMPLは、入力
回路6のサンプルタイミングを与えるパルスである。
に、システムクロックSCKを1/6に分周したパルスでカウ
ントアップする基準時刻情報(現在時刻)を示す24ビッ
トのタイマ出力TO0〜TO23発生させるとともに、次の各
制御パルスを発生させるものである。TWPは、タイマ出
力TOo〜TO23が16回更新される毎にシステムクロックSCK
の1クロック分の時間だけ1となるパルスである。TCL
は、シーケンサ8の内部に取込むタイマ出力TO0〜TO23
をラッチするタイミングを与える。TWRは、入力メモリ
7のための書込みパルスである。さらに、SMPLは、入力
回路6のサンプルタイミングを与えるパルスである。
入力回路6は、第4図に示すように、4系統の入力を
許容するもので、各系統(CH0〜CH3)毎に微分回路11a
〜11dを設けて構成されている。これら微分回路11a〜11
dの構成を微分回路11aを代表して示した第5図に基づき
説明する。入力端子5aに入力される入力信号は、ヒステ
リシス特性を持つ入力バッファ21で安定した2値信号に
整形され、2段のDフリップフロップ22,23に与えられ
ている。Dフリップフロップ22,23は、SMPLパルスによ
って上記D入力信号を保持するとともに、互いにSMPLパ
ルスの1周期だけ遅れた出力をQ端子及び端子から出
力する。これら出力が前記ANDゲート24,25で論理積され
ることにより、ANDゲート24の出力に入力信号の立上が
り点を示す微分パルスが得られ、ANDゲート25の出力に
入力信号の立下がり点を示す微分パルスが得られる。こ
れらパルスは出力ラッチ回路26,27にそれぞれラッチさ
れ、書込みパルスTWRによって入力メモリ7へ入力デー
タDI0,DI1として書込まれ、書込みパルスTWRの立下がり
でクリアされる。
許容するもので、各系統(CH0〜CH3)毎に微分回路11a
〜11dを設けて構成されている。これら微分回路11a〜11
dの構成を微分回路11aを代表して示した第5図に基づき
説明する。入力端子5aに入力される入力信号は、ヒステ
リシス特性を持つ入力バッファ21で安定した2値信号に
整形され、2段のDフリップフロップ22,23に与えられ
ている。Dフリップフロップ22,23は、SMPLパルスによ
って上記D入力信号を保持するとともに、互いにSMPLパ
ルスの1周期だけ遅れた出力をQ端子及び端子から出
力する。これら出力が前記ANDゲート24,25で論理積され
ることにより、ANDゲート24の出力に入力信号の立上が
り点を示す微分パルスが得られ、ANDゲート25の出力に
入力信号の立下がり点を示す微分パルスが得られる。こ
れらパルスは出力ラッチ回路26,27にそれぞれラッチさ
れ、書込みパルスTWRによって入力メモリ7へ入力デー
タDI0,DI1として書込まれ、書込みパルスTWRの立下がり
でクリアされる。
第6図は、この微分回路11aの各部の波形を入力波形
とサンプリングパルスSMPLとの関係で示す。図示のよう
に、この回路では入力信号の立上がり及び立ち下がり時
刻がサンプリングパルスSMPLに対して最大1クロック分
遅れる。このため、本装置では、第7図に示すように、
サンプリングパルスSMPLの周期を入力メモリ7への書込
みパルスTWRの1/3に設定することにより、この遅れの影
響を少なくしている。例えば、区間で起きた変化は
でラッチされ、区間で起きた変化はでラッチされ、
で起きた変化はでラッチされる。ここで、,,
でラッチされた変化はで入力メモリ7に書き込まれ
る。従って、区間bで起きた変化はで入力メモリ7に
書込まれ、区間cで起きた変化はで書き込まれること
になる。
とサンプリングパルスSMPLとの関係で示す。図示のよう
に、この回路では入力信号の立上がり及び立ち下がり時
刻がサンプリングパルスSMPLに対して最大1クロック分
遅れる。このため、本装置では、第7図に示すように、
サンプリングパルスSMPLの周期を入力メモリ7への書込
みパルスTWRの1/3に設定することにより、この遅れの影
響を少なくしている。例えば、区間で起きた変化は
でラッチされ、区間で起きた変化はでラッチされ、
で起きた変化はでラッチされる。ここで、,,
でラッチされた変化はで入力メモリ7に書き込まれ
る。従って、区間bで起きた変化はで入力メモリ7に
書込まれ、区間cで起きた変化はで書き込まれること
になる。
入力メモリ7は、第8図に示すように、8×16ビット
の容量を持つ直交型RAM31と、読出し用デコーダ32と、
書込み用デコーダ33と、読出し用エンコーダ34とで構成
されている。
の容量を持つ直交型RAM31と、読出し用デコーダ32と、
書込み用デコーダ33と、読出し用エンコーダ34とで構成
されている。
直交型RAM31は、8ビットのパラレル入力データを16
語分記憶できるものである。各RAMセルは、第9図に示
すように、インバータ41,42からなる1ビットのメモリ
を、書込み用ビットライン43、書込み用ワードライン4
4、読出し用ビットライン45及び読出し用ワードライン4
6に、トランジスタ47〜50をそれぞれ介して接続して構
成されている。上記書込み用ビットライン43と読出し用
ビットライン45及び書込み用ワードライン44と書込み用
ワードライン46とは互いに直交している。
語分記憶できるものである。各RAMセルは、第9図に示
すように、インバータ41,42からなる1ビットのメモリ
を、書込み用ビットライン43、書込み用ワードライン4
4、読出し用ビットライン45及び読出し用ワードライン4
6に、トランジスタ47〜50をそれぞれ介して接続して構
成されている。上記書込み用ビットライン43と読出し用
ビットライン45及び書込み用ワードライン44と書込み用
ワードライン46とは互いに直交している。
従って、この直交型RAM31は、入力と出力とが直交し
ている。入出力の様子を第8図と第10図とを用いて説明
すると、入力回路6から各時刻に出力される4CH×2=
8ビットの並列データ51は、タイマカウンタ4の時刻更
新(TWR)に同期して基準時刻の下位4ビット(TO0〜TO
3)で示される書込みアドレスWRADRSの記憶場所を書込
み用デコーダ33で選択することによって書込まれる(5
2)。各チャンネルを立上がりと立下がりとに別々に記
憶するのは、後の処理でこれらを分離する手間が省ける
ためである。これにより、特別な回路を付加せずに複数
のコマンドにより同一のチャンネルの状態を測定でき
る。
ている。入出力の様子を第8図と第10図とを用いて説明
すると、入力回路6から各時刻に出力される4CH×2=
8ビットの並列データ51は、タイマカウンタ4の時刻更
新(TWR)に同期して基準時刻の下位4ビット(TO0〜TO
3)で示される書込みアドレスWRADRSの記憶場所を書込
み用デコーダ33で選択することによって書込まれる(5
2)。各チャンネルを立上がりと立下がりとに別々に記
憶するのは、後の処理でこれらを分離する手間が省ける
ためである。これにより、特別な回路を付加せずに複数
のコマンドにより同一のチャンネルの状態を測定でき
る。
直交型RAM31からの読出しは、シーケンサ8から与え
られる3ビットの読出しアドレスRADRSを読出しデコー
ダ32によってデコードし、シーケンサ8から読出しデコ
ーダ32に与えられていたリード信号RDによって、入力と
は直交した方向に行われる(53)。出力データ54は、1
つの入力データDInの16サンプル点の時系列データであ
り、この16ビットの出力データに入力信号の変化点の情
報が乗っている場合には、その部分のみが“1"となって
いる。このデータは、読出し用エンコーダ34によって4
ビットのデータTWT(54)にコード化される。このデー
タTWTは、RAM31からの16ビットのデータの“1"の部分の
位置、即ち入力変化の時刻を示すコードである。なお、
16ビットのデータが全て0の場合には、対応する16回の
サンプリング期間には入力信号が変化しなかったことを
示している。このとき読出し用エンコーダ34から出力さ
れるVALID信号が“0"になる。
られる3ビットの読出しアドレスRADRSを読出しデコー
ダ32によってデコードし、シーケンサ8から読出しデコ
ーダ32に与えられていたリード信号RDによって、入力と
は直交した方向に行われる(53)。出力データ54は、1
つの入力データDInの16サンプル点の時系列データであ
り、この16ビットの出力データに入力信号の変化点の情
報が乗っている場合には、その部分のみが“1"となって
いる。このデータは、読出し用エンコーダ34によって4
ビットのデータTWT(54)にコード化される。このデー
タTWTは、RAM31からの16ビットのデータの“1"の部分の
位置、即ち入力変化の時刻を示すコードである。なお、
16ビットのデータが全て0の場合には、対応する16回の
サンプリング期間には入力信号が変化しなかったことを
示している。このとき読出し用エンコーダ34から出力さ
れるVALID信号が“0"になる。
この入力メモリ7は、時間軸方向に16語の容量を持つ
ため、タイマカウンタ4の時刻の更新が16回行われる時
間の間に起きた変化を記憶することが可能である。した
がって、コマンドメモリ9内のコマンドがこの間に全て
実行されるならば、コマンドメモリ9内の全てのコマン
ドが正しく実行でき、入力の変化した時刻を求めること
ができる。
ため、タイマカウンタ4の時刻の更新が16回行われる時
間の間に起きた変化を記憶することが可能である。した
がって、コマンドメモリ9内のコマンドがこの間に全て
実行されるならば、コマンドメモリ9内の全てのコマン
ドが正しく実行でき、入力の変化した時刻を求めること
ができる。
次に、シーケンサ8が実行するコマンドについて説明
する。
する。
コマンドメモリ9に記憶されるコマンドは、NOPコマ
ンド、EDGEコマンド、WIDTHコマンドの3種類であり、
2語(1語は2バイト)をコマンド単位とすると、NOP
コマンド及びEDGEコマンドがシングルコマンド、WIDTH
コマンドがダブルコマンドとなっている。1コマンド単
位は、第11図に示すように、2語、計32ビットにより構
成されている。各コマンド単位は、下行から順にINST部
(2ビット)、MODE部(6ビット)、T部(24ビット)
により構成されている。INST部は、各コマンドの識別を
行なうために使用され、そのビットパターンにより、00
がNOPコマンド、01がEDGEコマンド、10,11がWIDTHコマ
ンドの第1コマンド単位、第2コマンド単位をそれぞれ
示している。MODE部は時刻の測定条件を指定するために
使用される。T部は、測定した入力の変化が起きた時刻
をシーケンサ8が書込むために使用される。したがっ
て、この部分はCPU3により、書込む必要はなく、コマン
ド実行前になにかが書かれていてもシーケンサ8はこれ
を無視する。
ンド、EDGEコマンド、WIDTHコマンドの3種類であり、
2語(1語は2バイト)をコマンド単位とすると、NOP
コマンド及びEDGEコマンドがシングルコマンド、WIDTH
コマンドがダブルコマンドとなっている。1コマンド単
位は、第11図に示すように、2語、計32ビットにより構
成されている。各コマンド単位は、下行から順にINST部
(2ビット)、MODE部(6ビット)、T部(24ビット)
により構成されている。INST部は、各コマンドの識別を
行なうために使用され、そのビットパターンにより、00
がNOPコマンド、01がEDGEコマンド、10,11がWIDTHコマ
ンドの第1コマンド単位、第2コマンド単位をそれぞれ
示している。MODE部は時刻の測定条件を指定するために
使用される。T部は、測定した入力の変化が起きた時刻
をシーケンサ8が書込むために使用される。したがっ
て、この部分はCPU3により、書込む必要はなく、コマン
ド実行前になにかが書かれていてもシーケンサ8はこれ
を無視する。
次に各コマンドの機能を第12図に基づき説明する。
(a)NOPコマンド NOPコマンドは何も実行しないコマンドであり、コマ
ンドメモリ9の空き領域を埋めるのに使用される。この
コマンドでは、MODE部及びT部の記載は無視される。
ンドメモリ9の空き領域を埋めるのに使用される。この
コマンドでは、MODE部及びT部の記載は無視される。
(b)EDGEコマンド このコマンドは、第13図(a)に示すような、指定さ
れたチャンネルの立上がり又は立上がりの時刻Tを検出
するコマンドで、MODE部は、さらに2ビットのCH#部、
1ビットのR/F部、STATE部、INT部、S/C部によって構成
されている。CH#部は変化を検出するチャンネルの指定
を行なう領域、R/F部は入力の立上がりを検出するとき
に“1"、立下がりを検出するときに“0"を指定する領
域、STATE部は測定終了前ならば“0"、終了後ならば
“1"を格納する領域、INT部は測定が終了したときの割
込みの有無を指定するフラグ、S/C部は連続測定するな
らば“1"、単発の測定であれば“0"を指定するフラグを
それぞれ示している。このMODE部の各部のうち、STATE
部は測定が終了した時点でシーケンサ8によって書替え
られるが、その他はCPU3によって指定されたまま変化し
ない。
れたチャンネルの立上がり又は立上がりの時刻Tを検出
するコマンドで、MODE部は、さらに2ビットのCH#部、
1ビットのR/F部、STATE部、INT部、S/C部によって構成
されている。CH#部は変化を検出するチャンネルの指定
を行なう領域、R/F部は入力の立上がりを検出するとき
に“1"、立下がりを検出するときに“0"を指定する領
域、STATE部は測定終了前ならば“0"、終了後ならば
“1"を格納する領域、INT部は測定が終了したときの割
込みの有無を指定するフラグ、S/C部は連続測定するな
らば“1"、単発の測定であれば“0"を指定するフラグを
それぞれ示している。このMODE部の各部のうち、STATE
部は測定が終了した時点でシーケンサ8によって書替え
られるが、その他はCPU3によって指定されたまま変化し
ない。
(c)WIDTHコマンド このコマンドは、第1の変化状態の時刻T1と第2の変
化状態の時刻T2とを関連付けて測定するコマンドで、例
えば、第13図(b)に示すようなパルス幅や、同図
(c)に示すようなパルス周期、更には同図(d)に示
すような異なるチャンネル間での時間差を測定するのに
使用される。このコマンドでは、第1の状態変化の時刻
T1を検出する第1のコマンド単位と、第2の状態変化の
時刻T2を検出する第2のコマンド単位とからなり、第1
のコマンド単位のMODE部は、で示すように、2ビット
のCH#.1部、1ビットのR/F.1部、2ビットのSTATE部及
び1ビットのS/F部で構成されている。また、第2のコ
マンド単位のMODE部は、で示すように、2ビットのCH
#.2部、1ビットのR/F.2部及び1ビットのINT部で構成
されている。CH#.1部及びR/F.1部はそれぞれ第1の時
刻T1の測定を行なうチャンネルを指定する部分、及び入
力の立上がり(1)又は立下がり(0)を指定する部分
であり、CH#.2部及びR/F.2部はそれぞれ第2の時刻T2
の測定を行なうチャンネルを指定する部分、及び入力の
立上がり(1)又は立下がり(0)を指定する部分であ
る。STATE部、S/C/部及びINT部は、それぞれ上記EDGEコ
マンドと同様の指定を行なうものである。なお、STATE
部は、測定の状態を示す領域であり、測定前には00で、
シーケンサ8が第1のコマンド単位の実行が終了すると
01、第2のコマンド単位の実行が終了したら10に書替え
られる。測定した1番目の時刻T1と2番目の時刻T2と
は、それぞれ第1及び第2のコマンド単位のT部に書き
戻される。
化状態の時刻T2とを関連付けて測定するコマンドで、例
えば、第13図(b)に示すようなパルス幅や、同図
(c)に示すようなパルス周期、更には同図(d)に示
すような異なるチャンネル間での時間差を測定するのに
使用される。このコマンドでは、第1の状態変化の時刻
T1を検出する第1のコマンド単位と、第2の状態変化の
時刻T2を検出する第2のコマンド単位とからなり、第1
のコマンド単位のMODE部は、で示すように、2ビット
のCH#.1部、1ビットのR/F.1部、2ビットのSTATE部及
び1ビットのS/F部で構成されている。また、第2のコ
マンド単位のMODE部は、で示すように、2ビットのCH
#.2部、1ビットのR/F.2部及び1ビットのINT部で構成
されている。CH#.1部及びR/F.1部はそれぞれ第1の時
刻T1の測定を行なうチャンネルを指定する部分、及び入
力の立上がり(1)又は立下がり(0)を指定する部分
であり、CH#.2部及びR/F.2部はそれぞれ第2の時刻T2
の測定を行なうチャンネルを指定する部分、及び入力の
立上がり(1)又は立下がり(0)を指定する部分であ
る。STATE部、S/C/部及びINT部は、それぞれ上記EDGEコ
マンドと同様の指定を行なうものである。なお、STATE
部は、測定の状態を示す領域であり、測定前には00で、
シーケンサ8が第1のコマンド単位の実行が終了すると
01、第2のコマンド単位の実行が終了したら10に書替え
られる。測定した1番目の時刻T1と2番目の時刻T2と
は、それぞれ第1及び第2のコマンド単位のT部に書き
戻される。
第14図に、第24図の波形を本装置で測定する場合のコ
マンドの記述例を示す。
マンドの記述例を示す。
本装置では、第24図の周期測定、パルス幅測定、時間
差測定を行なうのに、3つのWIDTHコマンドを使用すれ
ば足りる。従って、6つのコマンド単位の記述によって
第24図の波形測定が行なえる。CPU3は、このコマンドを
コマンドメモリ9に格納すると、その後の処理に関与す
る必要がなくなる。コマンドメモリ9は、後述するよう
に、16個のコマンド単位を格納することができるので、
0番地から11番地まで(〜)に実際に測定を行なう
コマンドを格納し、の余った領域にNOPコマンドが格
納する。
差測定を行なうのに、3つのWIDTHコマンドを使用すれ
ば足りる。従って、6つのコマンド単位の記述によって
第24図の波形測定が行なえる。CPU3は、このコマンドを
コマンドメモリ9に格納すると、その後の処理に関与す
る必要がなくなる。コマンドメモリ9は、後述するよう
に、16個のコマンド単位を格納することができるので、
0番地から11番地まで(〜)に実際に測定を行なう
コマンドを格納し、の余った領域にNOPコマンドが格
納する。
はCH0の入力信号のパルス周期を測定するWIDTHコマ
ンドで、第1の時刻T1、第2の時刻T2ともに立上がりを
測定し、測定後に割込みをかけ、1回のみの測定である
ことを示している。
ンドで、第1の時刻T1、第2の時刻T2ともに立上がりを
測定し、測定後に割込みをかけ、1回のみの測定である
ことを示している。
はCH1の入力信号のパルス幅を測定するWIDTHコマン
ドで、第1の時刻T1が立上がり、第2の時刻T2が立下が
りを測定し、その他の測定条件はと同じである。
ドで、第1の時刻T1が立上がり、第2の時刻T2が立下が
りを測定し、その他の測定条件はと同じである。
はCH2とCH3の入力信号の時間差を測定するWIDTHコ
マンドで、第1の時刻T1、第2の時刻T2ともに立下がり
を測定し、その他の測定条件はと同じである。
マンドで、第1の時刻T1、第2の時刻T2ともに立下がり
を測定し、その他の測定条件はと同じである。
次にシーケンサ8の構成について説明する。
シーケンサ8は、コマンドメモリ9を走査し、読み出
されたコマンドの内容に基づいて入力メモリ7の内容を
読み出し、その内容から入力信号の変化の起こった時刻
を求め、その時刻をコマンドメモリに書込むものであ
る。従って、入力メモリ7への入力と、シーケンサ8と
はそれぞれ独立に動作をするため、複数のコマンドを組
合わせることにより、同一入力端子に関して複数回の測
定を行なうことができる。
されたコマンドの内容に基づいて入力メモリ7の内容を
読み出し、その内容から入力信号の変化の起こった時刻
を求め、その時刻をコマンドメモリに書込むものであ
る。従って、入力メモリ7への入力と、シーケンサ8と
はそれぞれ独立に動作をするため、複数のコマンドを組
合わせることにより、同一入力端子に関して複数回の測
定を行なうことができる。
このシーケンサ8は、具体的には、第15図に示すよう
に、コマンドメモリ9に対し4ビットのアドレスバス61
を介して読出しアドレスを与えるプログラムカウンタ62
と、コマンドメモリ9から8ビットのデータバス63を介
して入力されるコマンドのINST部及びMODE部を記憶する
2つの8ビットのレジスタ(IR0)64,(IR1)65と、こ
のレジスタ64,65に格納されたコマンドに基づいて各部
の制御を行なうコントローラ66と、入力メモリ7から読
み出した状態変化の時刻を現在時刻に基づいて補正する
補正回路67と、WIDTHコマンドにおいて、2番目の時刻T
2のデータの有効性を判定するT2検証回路68と、測定し
た時刻を24ビットのデータバス69を介してコマンドメモ
リ9に格納されたT部に書き戻すため、上記時刻データ
を一時記憶するための24ビットのレジスタ70とを主要な
構成要素としている。
に、コマンドメモリ9に対し4ビットのアドレスバス61
を介して読出しアドレスを与えるプログラムカウンタ62
と、コマンドメモリ9から8ビットのデータバス63を介
して入力されるコマンドのINST部及びMODE部を記憶する
2つの8ビットのレジスタ(IR0)64,(IR1)65と、こ
のレジスタ64,65に格納されたコマンドに基づいて各部
の制御を行なうコントローラ66と、入力メモリ7から読
み出した状態変化の時刻を現在時刻に基づいて補正する
補正回路67と、WIDTHコマンドにおいて、2番目の時刻T
2のデータの有効性を判定するT2検証回路68と、測定し
た時刻を24ビットのデータバス69を介してコマンドメモ
リ9に格納されたT部に書き戻すため、上記時刻データ
を一時記憶するための24ビットのレジスタ70とを主要な
構成要素としている。
コマンドメモリ9に対するアドレスを生成するプログ
ラムカウンタ62は、4ビットのカウンタにより構成され
る。このカウンタ62は、コントローラ66からのカウント
アップ信号COUNTUPでインクリメントされ、リセット信
号RESETでクリアされる。プログラムカウンタ62の最上
位ビットからのキャリーは、1ビットラッチ回路71に保
持される。この1ビットラッチ回路71からはプログラム
カウンタ62が桁溢れを起こしたことを示す信号OVFRがコ
ントローラ66へ出力されている。従って、コントローラ
66は、プログラムカウンタ62をリセットした後、桁溢れ
を起こすまでプログラムカウンタ62を順次カウントする
ことにより、コマンドメモリ9を走査する。また、プロ
グラムカウンタ62の4ビット出力は、番地を一時的に保
持する4ビットラッチ回路72に保持される。
ラムカウンタ62は、4ビットのカウンタにより構成され
る。このカウンタ62は、コントローラ66からのカウント
アップ信号COUNTUPでインクリメントされ、リセット信
号RESETでクリアされる。プログラムカウンタ62の最上
位ビットからのキャリーは、1ビットラッチ回路71に保
持される。この1ビットラッチ回路71からはプログラム
カウンタ62が桁溢れを起こしたことを示す信号OVFRがコ
ントローラ66へ出力されている。従って、コントローラ
66は、プログラムカウンタ62をリセットした後、桁溢れ
を起こすまでプログラムカウンタ62を順次カウントする
ことにより、コマンドメモリ9を走査する。また、プロ
グラムカウンタ62の4ビット出力は、番地を一時的に保
持する4ビットラッチ回路72に保持される。
コマンドメモリ9から順次読出されるコマンドのう
ち、INST部とMODE部とはレジスタ64,65に格納される。I
NST部は、コマンドの種類を示すものであるから、コン
トローラ66に与えられる。MODE部のうち、下位3ビット
は、CH#部及びR/F部である。この3ビットは、入力メ
モリ7に読出しアドレスRADRSとして与えられる。さら
に、MODE部のうち上位3ビットは、計測の条件や計測状
況を示すものであるため、コントローラ66に与えられ
る。
ち、INST部とMODE部とはレジスタ64,65に格納される。I
NST部は、コマンドの種類を示すものであるから、コン
トローラ66に与えられる。MODE部のうち、下位3ビット
は、CH#部及びR/F部である。この3ビットは、入力メ
モリ7に読出しアドレスRADRSとして与えられる。さら
に、MODE部のうち上位3ビットは、計測の条件や計測状
況を示すものであるため、コントローラ66に与えられ
る。
補正回路67は、入力メモリ7から読み出された4ビッ
トのデータTWTと、タイマカウンタ4からの24ビットの
基準時刻情報GT(TO0〜TO23)とに基づいて測定時刻を
補正する回路である。即ち、入力メモリ7に格納されて
いる入力状態の変化の時刻TWTと、現在の時刻GTとの間
には差がある。そこで、時刻GTの下位4ビットGT4と検
出時刻TWTとが第16図(a)に示すような関係、つまり
入力メモリ7の0番地から15番地までの間にTWT<GT4の
関係を持って配置されている場合には、基準時刻情報GT
の上位20ビットが更新される前であるので、この20ビッ
トを補正することなくTWTに付加し、これを状態変化の
起こった時刻であるとする。一方、時刻GTの下位4ビッ
トGT4と検出時刻TWTとが第16図(b)に示すような関
係、つまり入力メモリ7の0番地から15番地までの間に
TWT>GT4の関係を持って配置されている場合には、基準
時刻情報GTの上位20ビットが既に更新された後であるの
で、この20ビットを1つ減じる補正を行なった後TWTに
付加し、これを状態変化の起こった時刻であるとする。
トのデータTWTと、タイマカウンタ4からの24ビットの
基準時刻情報GT(TO0〜TO23)とに基づいて測定時刻を
補正する回路である。即ち、入力メモリ7に格納されて
いる入力状態の変化の時刻TWTと、現在の時刻GTとの間
には差がある。そこで、時刻GTの下位4ビットGT4と検
出時刻TWTとが第16図(a)に示すような関係、つまり
入力メモリ7の0番地から15番地までの間にTWT<GT4の
関係を持って配置されている場合には、基準時刻情報GT
の上位20ビットが更新される前であるので、この20ビッ
トを補正することなくTWTに付加し、これを状態変化の
起こった時刻であるとする。一方、時刻GTの下位4ビッ
トGT4と検出時刻TWTとが第16図(b)に示すような関
係、つまり入力メモリ7の0番地から15番地までの間に
TWT>GT4の関係を持って配置されている場合には、基準
時刻情報GTの上位20ビットが既に更新された後であるの
で、この20ビットを1つ減じる補正を行なった後TWTに
付加し、これを状態変化の起こった時刻であるとする。
以上の動作を実現するために、この補正回路67は、例
えば第17図に示すように構成することができる。図中81
は、タイマカウンタ4から出力される基準時刻情報GTを
ラッチするための24ビットのレジスタであり、その下位
4ビットGT4は重み付けコンパレータ82の一方の入力と
して与えられている。入力メモリ7の出力TWTは、4ビ
ットのレジスタ83にラッチされ、重み付けコンパレータ
82の他方の入力として与えられている。20ビットのレジ
スタ84は、レジスタ81の上位20ビットを入力し、レジス
タ81とともに2段のシフトレジスタを構成している。シ
フトパルスは、タイマカウンタ4からのTCL信号によっ
て与えられる。したがって、レジスタ84にはレジスタ81
の上位20ビットよりも1つ少ないデータが保持される。
データセレクタ85は、重み付けコンパレータ82の出力に
従って、レジスタ81の上位20ビット又はレジタ84の内容
を選択する。これにより、GT4>TWTのときは、重み付け
コンパレータ82の出力CMPが0となってレジスタ81を選
択し、GT4<TWTのときは、重み付けコンパレータ82の出
力CMPが1となってレジスタ84を選択する。そして、選
択された20ビットとTWTとが連結されて、状態変化の時
刻を示すデータTとして出力される。
えば第17図に示すように構成することができる。図中81
は、タイマカウンタ4から出力される基準時刻情報GTを
ラッチするための24ビットのレジスタであり、その下位
4ビットGT4は重み付けコンパレータ82の一方の入力と
して与えられている。入力メモリ7の出力TWTは、4ビ
ットのレジスタ83にラッチされ、重み付けコンパレータ
82の他方の入力として与えられている。20ビットのレジ
スタ84は、レジスタ81の上位20ビットを入力し、レジス
タ81とともに2段のシフトレジスタを構成している。シ
フトパルスは、タイマカウンタ4からのTCL信号によっ
て与えられる。したがって、レジスタ84にはレジスタ81
の上位20ビットよりも1つ少ないデータが保持される。
データセレクタ85は、重み付けコンパレータ82の出力に
従って、レジスタ81の上位20ビット又はレジタ84の内容
を選択する。これにより、GT4>TWTのときは、重み付け
コンパレータ82の出力CMPが0となってレジスタ81を選
択し、GT4<TWTのときは、重み付けコンパレータ82の出
力CMPが1となってレジスタ84を選択する。そして、選
択された20ビットとTWTとが連結されて、状態変化の時
刻を示すデータTとして出力される。
この補正回路67で得られた時刻情報Tは、レジスタ70
に格納される。又、重み付けコンパレータ82の出力CMP
は、T2検証回路68に与えられている。
に格納される。又、重み付けコンパレータ82の出力CMP
は、T2検証回路68に与えられている。
T2検証回路68は、WIDTHコマンドにおいて、2番目の
データT2の有効性を判定する回路である。即ち、WIDTH
コマンドでは、2回の状態変化の測定を行なう。この2
回の変化が入力メモリ7の記録出来る時間を超えて起き
たときは問題はないが、2回の変化が入力メモリ7の同
じ書込み周期に観測された場合には変化の起きた順番を
確認する必要がある。
データT2の有効性を判定する回路である。即ち、WIDTH
コマンドでは、2回の状態変化の測定を行なう。この2
回の変化が入力メモリ7の記録出来る時間を超えて起き
たときは問題はないが、2回の変化が入力メモリ7の同
じ書込み周期に観測された場合には変化の起きた順番を
確認する必要がある。
いま、第1の状態変化の時刻をTWT1、第2の状態変化
の時刻をTWT2とすると、TWT1、TWT2及びタイマ出力の下
位4ビットGT4との間には、第18図(a)〜(f)に示
すような6通りの関係が考えられる。これら6通りの関
係のうち、(a),(c),(e)は、TWT1が測定され
てからTWT2が測定されているので、2番目のデータTWT2
は有効であると判断する。これに対し、(b),
(d),(f)は、TWT2が測定されてからTWT1が測定さ
れているので、2番目のデータTWT2は無効であると判断
する。
の時刻をTWT2とすると、TWT1、TWT2及びタイマ出力の下
位4ビットGT4との間には、第18図(a)〜(f)に示
すような6通りの関係が考えられる。これら6通りの関
係のうち、(a),(c),(e)は、TWT1が測定され
てからTWT2が測定されているので、2番目のデータTWT2
は有効であると判断する。これに対し、(b),
(d),(f)は、TWT2が測定されてからTWT1が測定さ
れているので、2番目のデータTWT2は無効であると判断
する。
このような判定を行なうT2検証回路の構成を第19図に
示す。1ビットのレジスタ91は、補正回路67で得られた
CMP、つまりTWT1がGT4に対してどのような関係にあった
かを保持するレジスタで、TWT1>GT4であるならば、値
1を保持している。また、4ビットのレジスタ92は、TW
T1の値を保持するレジスタである。これらレジスタ91,9
2のラッチタイミングはコントローラ66からのLATCH信号
で与えられる。また、4ビットの重み付けコンパレータ
93は、レジスタ92に保持されたTWT1と新たに入力された
TWT2とを比較して、TWT1<TWT2のときに出力を1とする
ものである。インバータ94,95、ANDゲート96〜98及びOR
ゲート99は、前述した第18図(a)、(c)、(e)の
関係が成立つかどうかを判定する論理回路で、 (TWT2<GT4 and TWT1>GT4) or(TWT2>GT4 and TWT1>GT4) or(TWT2<GT4 and TWT1<GT4) のときに出力VALIDTが“1"となる。この出力VALIDTが
“1"である場合には、コントローラ66は、WIDTHコマン
ドにおいて2番目のデータT2が有効であると判定するこ
とができる。
示す。1ビットのレジスタ91は、補正回路67で得られた
CMP、つまりTWT1がGT4に対してどのような関係にあった
かを保持するレジスタで、TWT1>GT4であるならば、値
1を保持している。また、4ビットのレジスタ92は、TW
T1の値を保持するレジスタである。これらレジスタ91,9
2のラッチタイミングはコントローラ66からのLATCH信号
で与えられる。また、4ビットの重み付けコンパレータ
93は、レジスタ92に保持されたTWT1と新たに入力された
TWT2とを比較して、TWT1<TWT2のときに出力を1とする
ものである。インバータ94,95、ANDゲート96〜98及びOR
ゲート99は、前述した第18図(a)、(c)、(e)の
関係が成立つかどうかを判定する論理回路で、 (TWT2<GT4 and TWT1>GT4) or(TWT2>GT4 and TWT1>GT4) or(TWT2<GT4 and TWT1<GT4) のときに出力VALIDTが“1"となる。この出力VALIDTが
“1"である場合には、コントローラ66は、WIDTHコマン
ドにおいて2番目のデータT2が有効であると判定するこ
とができる。
シーケンサ7の内部の制御を行なうコントローラ66
は、PLA(Plogramable Logic Array)で構成されてい
る。このコントローラ66は、レジスタ64,65に格納され
たINST部、MODE部の一部、入力メモリ7から出力される
状態変化が起こっていることを示すVALID信号及びT2の
有効性を示すVALIDT信号等を入力するとともに、これに
附随するレジスタ73,74にステートNoを格納してフィー
ドバックを行なうことで順序回路を実現している。この
コントローラ66からコマンドメモリに対しては、コマン
ドメモリ9に対するアクセス要求を示すMREQ信号、コマ
ンドメモリ9へのリード/ライトを指令するRD/WR信
号、コマンドの実行終了を示すCMDEND信号及びコマンド
への書込みを指令するWRCMD信号が出力され、コントロ
ーラ66から入力メモリ7に対しては、入力メモリの読出
しを指令するRD信号が出力されている。
は、PLA(Plogramable Logic Array)で構成されてい
る。このコントローラ66は、レジスタ64,65に格納され
たINST部、MODE部の一部、入力メモリ7から出力される
状態変化が起こっていることを示すVALID信号及びT2の
有効性を示すVALIDT信号等を入力するとともに、これに
附随するレジスタ73,74にステートNoを格納してフィー
ドバックを行なうことで順序回路を実現している。この
コントローラ66からコマンドメモリに対しては、コマン
ドメモリ9に対するアクセス要求を示すMREQ信号、コマ
ンドメモリ9へのリード/ライトを指令するRD/WR信
号、コマンドの実行終了を示すCMDEND信号及びコマンド
への書込みを指令するWRCMD信号が出力され、コントロ
ーラ66から入力メモリ7に対しては、入力メモリの読出
しを指令するRD信号が出力されている。
コマンドメモリ21は、シーケンサ8とCPU3の双方から
アクセス可能な共有メモリで、CPU3から見たときには1
語16ビットで32語、シーケンサ8から見たときには1語
32ビットで16語の容量を持ち、最大16のコマンド単位を
記憶することができる。このコマンドメモリ9は、具体
的には、第20図に示すように構成されている。コマンド
は、16ビット×16語のメモリプレーン101と、8ビット
×16語のメモリプレーン102,103と、これらメモリプレ
ーンのアドレスを指定するアドレスデコーダ104とで構
成される記憶領域に記憶される。調停回路105は、上記
各メモリプレーン101〜103へのアクセスがCPU3とシーケ
ンサ8の双方から行われるために、両者の使用要求を調
停する。アドレスセレクタ106は、調停回路105の出力に
応じて記憶領域に対するCPU3からのアドレスとシーケン
サ8からのアドレスとを切換える。16ビットのラッチ回
路107は、メモリプレーン101から読み出された16ビット
のコマンドをCPU3に出力するまでの間ラッチする。デー
タセレクタ108は、CPU3からの8ビットのデータと、シ
ーケンサ8からの8ビットのデータとを切換えるための
ものである。
アクセス可能な共有メモリで、CPU3から見たときには1
語16ビットで32語、シーケンサ8から見たときには1語
32ビットで16語の容量を持ち、最大16のコマンド単位を
記憶することができる。このコマンドメモリ9は、具体
的には、第20図に示すように構成されている。コマンド
は、16ビット×16語のメモリプレーン101と、8ビット
×16語のメモリプレーン102,103と、これらメモリプレ
ーンのアドレスを指定するアドレスデコーダ104とで構
成される記憶領域に記憶される。調停回路105は、上記
各メモリプレーン101〜103へのアクセスがCPU3とシーケ
ンサ8の双方から行われるために、両者の使用要求を調
停する。アドレスセレクタ106は、調停回路105の出力に
応じて記憶領域に対するCPU3からのアドレスとシーケン
サ8からのアドレスとを切換える。16ビットのラッチ回
路107は、メモリプレーン101から読み出された16ビット
のコマンドをCPU3に出力するまでの間ラッチする。デー
タセレクタ108は、CPU3からの8ビットのデータと、シ
ーケンサ8からの8ビットのデータとを切換えるための
ものである。
この実施例では、シーケンサ8がコマンドメモリ9を
読み書きするのに必要な時間をシーケンサ8の動作を規
定するクロックパルスの時間間隔と同じに設定してい
る。一方、CPU3がコマンドメモリ9を読み書きするのに
必要な時間は上記クロックパルスの3倍であると想定し
ている。
読み書きするのに必要な時間をシーケンサ8の動作を規
定するクロックパルスの時間間隔と同じに設定してい
る。一方、CPU3がコマンドメモリ9を読み書きするのに
必要な時間は上記クロックパルスの3倍であると想定し
ている。
また、CPU3がコマンドメモリ9を読み書きする場合に
は、第21図に示すように、最初の1クロック目ではMREQ
信号が有効でないため、番地が不確定である。更にシー
ケンサ8が2クロック連続してコマンドメモリ9を使用
することはないと想定している。
は、第21図に示すように、最初の1クロック目ではMREQ
信号が有効でないため、番地が不確定である。更にシー
ケンサ8が2クロック連続してコマンドメモリ9を使用
することはないと想定している。
この想定に基づき、調停回路105では次のような調停
を行なうようにしている。
を行なうようにしている。
調停はシーケンサ8からの要求がCPU3からの要求に優
先するように行われる。第21図のの期間では、CPU3か
らの要求の番地が確定していないため、シーケンサ8の
みがコマンドメモリ9を使用することができる。
先するように行われる。第21図のの期間では、CPU3か
らの要求の番地が確定していないため、シーケンサ8の
みがコマンドメモリ9を使用することができる。
及びの期間では、CPU3及びシーケンサ8の双方が
コマンドメモリ9を使用可能である。ここで、の部分
でシーケンサ8が使用要求を出さなかった場合には、CP
U3は、この区間を使用することが可能となり、読出しの
場合には、で値を得ることが可能になる。また、の
部分でシーケンサ8が使用要求を出さなかった場合に
は、CPU3は、この期間を使用でき、で値を得ることが
できる。したがって、CPU3は又はのいずれか一方の
期間で値を得ることができる。このため、記憶領域から
CPU側に読出したデータを保持するためにラッチ回路107
が必要になる。
コマンドメモリ9を使用可能である。ここで、の部分
でシーケンサ8が使用要求を出さなかった場合には、CP
U3は、この区間を使用することが可能となり、読出しの
場合には、で値を得ることが可能になる。また、の
部分でシーケンサ8が使用要求を出さなかった場合に
は、CPU3は、この期間を使用でき、で値を得ることが
できる。したがって、CPU3は又はのいずれか一方の
期間で値を得ることができる。このため、記憶領域から
CPU側に読出したデータを保持するためにラッチ回路107
が必要になる。
また、シーケンサ8は2クロック連続してコマンドメ
モリ9を要求することがないため、又はをシーケン
サ8が使用した場合には、CPU3はの期間を使用でき、
またシーケンサ8がの期間を使用した場合には、CPU3
はの期間を使用できる。
モリ9を要求することがないため、又はをシーケン
サ8が使用した場合には、CPU3はの期間を使用でき、
またシーケンサ8がの期間を使用した場合には、CPU3
はの期間を使用できる。
但し、CPU3が要求した番地とシーケンサ8が要求した
番地とが等しいときには、実行しているコマンドの番地
とCPU3が要求した番地とが等しいことを示している。こ
の場合には、シーケンサ8による実行に混乱を生じさせ
ないため、及びCPU3が不完全な値を読み出さないように
するために、CPU3はシーケンス8が当該コマンドの実行
を終了するまでメモリ要求待ちの状態となる。
番地とが等しいときには、実行しているコマンドの番地
とCPU3が要求した番地とが等しいことを示している。こ
の場合には、シーケンサ8による実行に混乱を生じさせ
ないため、及びCPU3が不完全な値を読み出さないように
するために、CPU3はシーケンス8が当該コマンドの実行
を終了するまでメモリ要求待ちの状態となる。
以上のような調停を行なうことにより、CPU3とシーケ
ンサ8からの使用要求に対する待ち時間を必要最少限に
抑えることができる。
ンサ8からの使用要求に対する待ち時間を必要最少限に
抑えることができる。
以上のように構成された本装置の動作を第22図に示す
フローチャートに基づき説明する。
フローチャートに基づき説明する。
本実施例では、タイマカウンタ4を更新するシステム
クロックSCKと入力メモリ7の更新を行なうTWTの時間間
隔比率が6対1であると想定している。このため、入力
メモリ7がその時間軸方向に16回更新されるのに必要な
時間はシステムクロックSCKで換算すると96クロックで
ある。従って、コマンドメモリ9に格納された全てのコ
マンドがその時間内に実行される必要がある。
クロックSCKと入力メモリ7の更新を行なうTWTの時間間
隔比率が6対1であると想定している。このため、入力
メモリ7がその時間軸方向に16回更新されるのに必要な
時間はシステムクロックSCKで換算すると96クロックで
ある。従って、コマンドメモリ9に格納された全てのコ
マンドがその時間内に実行される必要がある。
ここで、入力メモリ7に書込みが行われているとき、
つまりTWRが1の間は、装置の動作を正しいものとする
ために、シーケンサ8は動作を止める必要がある。この
ために16クロックが必要となるので、コマンドの実行に
使用できるのは、80クロクとなる。
つまりTWRが1の間は、装置の動作を正しいものとする
ために、シーケンサ8は動作を止める必要がある。この
ために16クロックが必要となるので、コマンドの実行に
使用できるのは、80クロクとなる。
さらに、各コマンドにおいて同じ変化を2度以上測定
してしまわないように、この80クロックで全てのコマン
ドは丁度1回だけ実行されなければならない。このた
め、プログラムカウンタ62がオーバーフローしたときに
は、TWPが1になるまで処理を停止する必要がある。こ
の処理を行なうには、更に1クロック必要となり、シー
ケンサ8が使用できるのは79クロックである。
してしまわないように、この80クロックで全てのコマン
ドは丁度1回だけ実行されなければならない。このた
め、プログラムカウンタ62がオーバーフローしたときに
は、TWPが1になるまで処理を停止する必要がある。こ
の処理を行なうには、更に1クロック必要となり、シー
ケンサ8が使用できるのは79クロックである。
第22図(a)において、の部分はこのための処理
で、TWPが1となるまでループを回し、その後プログラ
ムカウンタ62及びOVFRを0にリセットする。その後、コ
マンドの読出しを行なう(ステップ)。ここでは、ま
ず、プログラムカウンタ62がオーバーフローしていない
ことを検査し、プログラムカウンタ62の値を後で使用で
きるようにレジスタ72にラッチし、コマンドを読み出し
てレジスタ64にロードすることが行われる。この処理に
は1クロック分必要となる。
で、TWPが1となるまでループを回し、その後プログラ
ムカウンタ62及びOVFRを0にリセットする。その後、コ
マンドの読出しを行なう(ステップ)。ここでは、ま
ず、プログラムカウンタ62がオーバーフローしていない
ことを検査し、プログラムカウンタ62の値を後で使用で
きるようにレジスタ72にラッチし、コマンドを読み出し
てレジスタ64にロードすることが行われる。この処理に
は1クロック分必要となる。
第22図(b)はコマンドの分析と分岐とを行なう部分
である。レジスタ64に格納されたINST部の値によって、
NOP(00)、EDGE(01)、WIDTH(10)の各コマンドの分
岐を行なう。このとき、INST部が11ならばWIDTHコマン
ドの第2項であるので、NOPコマンドと同様に扱う。
である。レジスタ64に格納されたINST部の値によって、
NOP(00)、EDGE(01)、WIDTH(10)の各コマンドの分
岐を行なう。このとき、INST部が11ならばWIDTHコマン
ドの第2項であるので、NOPコマンドと同様に扱う。
NOPコマンドであるならば、プログラムカウンタ62の
値を更新してコマンドの実行が終了する。
値を更新してコマンドの実行が終了する。
EDGEコマンドであれば、MODE部のSTATE部とS/C部とに
より、測定を行なうかどうかを判定し、条件が満たされ
るならば、MODE部分に従って測定を行ない、実行部分
(第22図(c))へ分岐する。条件が満たされないとき
には、プログラムカウンタ62の値を更新してコマンドの
実行が終わる。
より、測定を行なうかどうかを判定し、条件が満たされ
るならば、MODE部分に従って測定を行ない、実行部分
(第22図(c))へ分岐する。条件が満たされないとき
には、プログラムカウンタ62の値を更新してコマンドの
実行が終わる。
WIDTHコマンドである場合には、MODE部のSTATE部とS/
C部の値により、1番目の測定か、2番目の測定か、測
定が終了しているかを判定する。1番目の測定の場合に
は、MODE部に従って測定を行なった後、プログラムカウ
ンタ62の値を更新して実行部分(第22図(d))へ分岐
する。2番目の測定の際には、プログラムカウンタ62の
値を更新して実行部分(第22図(e))へ分岐する。測
定が終了している場合には、プログラムカウンタ62の値
を更新してコマンドの実行が終了する。この第22図
(b)に示す処理は1クロックで行われる。
C部の値により、1番目の測定か、2番目の測定か、測
定が終了しているかを判定する。1番目の測定の場合に
は、MODE部に従って測定を行なった後、プログラムカウ
ンタ62の値を更新して実行部分(第22図(d))へ分岐
する。2番目の測定の際には、プログラムカウンタ62の
値を更新して実行部分(第22図(e))へ分岐する。測
定が終了している場合には、プログラムカウンタ62の値
を更新してコマンドの実行が終了する。この第22図
(b)に示す処理は1クロックで行われる。
第22図(c)は、EDGEコマンドの実行部分である。
この部分では、まず変化が起きているかどうかをVALI
Dにより判定し、変化が起きていたらレジスタ64のSTATE
部を1に書替え、時刻Tとレジスタ64の内容とをコマン
ドメモリ9に書込む(ステップ)。その後、MODE部の
INTが1ならば、CPU3に割込みをかけ、プロクラムカウ
ンタ62の値を更新してコマンドの実行が終了する(ステ
ップ)。この第22図(c)に示す処理も1クロックで
行われる。
Dにより判定し、変化が起きていたらレジスタ64のSTATE
部を1に書替え、時刻Tとレジスタ64の内容とをコマン
ドメモリ9に書込む(ステップ)。その後、MODE部の
INTが1ならば、CPU3に割込みをかけ、プロクラムカウ
ンタ62の値を更新してコマンドの実行が終了する(ステ
ップ)。この第22図(c)に示す処理も1クロックで
行われる。
第22図(d)は、WIDTHコマンドで、1番目の測定か
ら行なう場合の実行部分である。この部分では、まず変
化が起きているかどうかをVALIDで判定し、変化が起き
ていたら、レジスタ64のSTATE部を10に書替え、LATCH信
号を1にして測定された時刻Tをレジスタ70にラッチ
し、次の項をレジスタ65に読込む(ステップ)。次
に、レジスタ65内のINST部が11であることを確認し、レ
ジスタ5内のMODE部に従って2番目の測定を行なう(ス
テップ)。状態変化が起こっていなかった場合には、
レジスタ64、70の内容をコマンドとしてラッチ回路72で
指定されるコマンドメモリ9の番地に書込み、プログラ
ムカウンタ62の値を更新してコマンドの実行が終了す
る。変化が起きていた場合には、2番目のデータが有効
かどうかをVALIDTで判定し、有効な場合にはレジスタ64
のSTATE部を10に書替え、時刻Tをコマンドメモリ9の
プログラムカウンタ62で示される番地に書込む。有効で
ない場合には、レジスタ64,70の値をコマンドとしてコ
マンドメモリ9のラッチ回路72で指定される番地に書込
み、プログラムカウンタ62の値を更新してコマンドの実
行が終了する(ステップ)。コマンドメモリ9を2ク
ロック連続してアクセスしないという条件を守るため
に、1クロックの間処理を停止する(ステップ)。次
に、レジスタ64,70の値をコマンドとしてコマンドメモ
リ9のラッチ回路72で指定される番地に書込む(ステッ
プ)。MODE部のINTが1ならば、CPU3に割込みをか
け、プログラムカウンタ62の値を更新してコマンドの実
行が終了する(ステップ)。この処理は、最大6クロ
ックで行われる。
ら行なう場合の実行部分である。この部分では、まず変
化が起きているかどうかをVALIDで判定し、変化が起き
ていたら、レジスタ64のSTATE部を10に書替え、LATCH信
号を1にして測定された時刻Tをレジスタ70にラッチ
し、次の項をレジスタ65に読込む(ステップ)。次
に、レジスタ65内のINST部が11であることを確認し、レ
ジスタ5内のMODE部に従って2番目の測定を行なう(ス
テップ)。状態変化が起こっていなかった場合には、
レジスタ64、70の内容をコマンドとしてラッチ回路72で
指定されるコマンドメモリ9の番地に書込み、プログラ
ムカウンタ62の値を更新してコマンドの実行が終了す
る。変化が起きていた場合には、2番目のデータが有効
かどうかをVALIDTで判定し、有効な場合にはレジスタ64
のSTATE部を10に書替え、時刻Tをコマンドメモリ9の
プログラムカウンタ62で示される番地に書込む。有効で
ない場合には、レジスタ64,70の値をコマンドとしてコ
マンドメモリ9のラッチ回路72で指定される番地に書込
み、プログラムカウンタ62の値を更新してコマンドの実
行が終了する(ステップ)。コマンドメモリ9を2ク
ロック連続してアクセスしないという条件を守るため
に、1クロックの間処理を停止する(ステップ)。次
に、レジスタ64,70の値をコマンドとしてコマンドメモ
リ9のラッチ回路72で指定される番地に書込む(ステッ
プ)。MODE部のINTが1ならば、CPU3に割込みをか
け、プログラムカウンタ62の値を更新してコマンドの実
行が終了する(ステップ)。この処理は、最大6クロ
ックで行われる。
第22図(e)はWIDTHコマンドにおいて2番目の測定
から行なう場合の実行部分である。この部分では、まず
コマンドの後ろの項をレジスタ65に読込む(ステップ
)。次にレジスタ65内のINST部が11であることを確認
して、レジスタ65MODE部に従って2番目の測定を行なう
(ステップ)。状態変化が起きていなかったらプログ
ラムカウンタ62の値を更新してコマンドの実行を終了す
る。変化が起きていた場合には、レジスタ64のSTATE部
を10に書替え、時刻Tをコマンドメモリ9のプログラム
カウンタ62で指定される番地に書込む(ステップ)。
コマンドメモリ9を2クロック連続してアクセスしない
という条件を守るために、1クロックの間処理を停止す
る(ステップ)。レジスタ65の値をコマンドメモリ9
のラッチ回路72で指定される番地に書込む(ステップ
)。MODE部のINTが1であれば、CPU3に割込みをか
け、プログラムカウンタ62の値を更新してコマンドの実
行を終了する(ステップ)。この処理も最大6クロッ
クで行われる。
から行なう場合の実行部分である。この部分では、まず
コマンドの後ろの項をレジスタ65に読込む(ステップ
)。次にレジスタ65内のINST部が11であることを確認
して、レジスタ65MODE部に従って2番目の測定を行なう
(ステップ)。状態変化が起きていなかったらプログ
ラムカウンタ62の値を更新してコマンドの実行を終了す
る。変化が起きていた場合には、レジスタ64のSTATE部
を10に書替え、時刻Tをコマンドメモリ9のプログラム
カウンタ62で指定される番地に書込む(ステップ)。
コマンドメモリ9を2クロック連続してアクセスしない
という条件を守るために、1クロックの間処理を停止す
る(ステップ)。レジスタ65の値をコマンドメモリ9
のラッチ回路72で指定される番地に書込む(ステップ
)。MODE部のINTが1であれば、CPU3に割込みをか
け、プログラムカウンタ62の値を更新してコマンドの実
行を終了する(ステップ)。この処理も最大6クロッ
クで行われる。
以上のように、NOPコマンドの実行には2クロック、E
DGEコマンドの実行には最大4クロック、WIDTHコマンド
の実行には、最大8クロックを必要とする。このため、
コマンドメモリ9のコマンドを実行するのに必要な時間
は最大64クロックある。この値は、入力メモリ7の大き
さによって定まるクロック数である79を超えていないの
で、コマンドメモリ9内の全てのコマンドが実行可能で
あることが分る。
DGEコマンドの実行には最大4クロック、WIDTHコマンド
の実行には、最大8クロックを必要とする。このため、
コマンドメモリ9のコマンドを実行するのに必要な時間
は最大64クロックある。この値は、入力メモリ7の大き
さによって定まるクロック数である79を超えていないの
で、コマンドメモリ9内の全てのコマンドが実行可能で
あることが分る。
[発明の効果] 以上のように、本発明によれば、入力メモリに順次格
納されるデータを、シーケンサがコマンドに基づき読み
出して状態変化の時刻を求め、求めた時刻を上記コマン
ドに書き戻すようにしているので、複雑な波形の測定で
あっても中央処理装置は必要なときにコマンドメモリに
割込みをかければよく、中央処理装置の解析ルーチンを
必要としないので、中央処理装置の負担を軽減できる。
納されるデータを、シーケンサがコマンドに基づき読み
出して状態変化の時刻を求め、求めた時刻を上記コマン
ドに書き戻すようにしているので、複雑な波形の測定で
あっても中央処理装置は必要なときにコマンドメモリに
割込みをかければよく、中央処理装置の解析ルーチンを
必要としないので、中央処理装置の負担を軽減できる。
第1図〜第22図は本発明の一実施例に係るパルス入力装
置を示す図で、第1図は全体ブロック図、第2図はタイ
マカウンタのブロック図、第3図はその動作波形図、第
4図は入力回路のブロック図、第5図は同入力回路にお
ける微分回路のブロック図、第6図及び第7図はその動
作波形図、第8図は入力メモリのブロック図、第9図は
同入力メモリの詳細回路図、第10図は同入力メモリの動
作を説明する為の図、第11図〜第13図はコマンドの機能
説明するための図、第14図はコマンドの記述例を示す
図、第15図はシーケンサのブロック図、第16図は同シー
ケンサにおける補正回路の機能を説明するための図、第
17図は同補正回路のブロック図、第18図は同シーケンサ
におけるT2検証回路の機能を説明するための図、第19図
は同T2検証回路のブロック図、第20図はコマンドメモリ
のブロック図、第21図は同コマンドメモリの動作波形
図、第22図はシーケンサの機能を示す流れ図、第23図〜
第25図は従来のパルス入力装置を説明するための図であ
る。 1……パルス入力装置、2……バス、3……CPU、4…
…タイマカウンタ、5……入力端子、6……入力回路、
7……入力メモリ、8……シーケンサ、9……コマンド
メモリ。
置を示す図で、第1図は全体ブロック図、第2図はタイ
マカウンタのブロック図、第3図はその動作波形図、第
4図は入力回路のブロック図、第5図は同入力回路にお
ける微分回路のブロック図、第6図及び第7図はその動
作波形図、第8図は入力メモリのブロック図、第9図は
同入力メモリの詳細回路図、第10図は同入力メモリの動
作を説明する為の図、第11図〜第13図はコマンドの機能
説明するための図、第14図はコマンドの記述例を示す
図、第15図はシーケンサのブロック図、第16図は同シー
ケンサにおける補正回路の機能を説明するための図、第
17図は同補正回路のブロック図、第18図は同シーケンサ
におけるT2検証回路の機能を説明するための図、第19図
は同T2検証回路のブロック図、第20図はコマンドメモリ
のブロック図、第21図は同コマンドメモリの動作波形
図、第22図はシーケンサの機能を示す流れ図、第23図〜
第25図は従来のパルス入力装置を説明するための図であ
る。 1……パルス入力装置、2……バス、3……CPU、4…
…タイマカウンタ、5……入力端子、6……入力回路、
7……入力メモリ、8……シーケンサ、9……コマンド
メモリ。
Claims (4)
- 【請求項1】所定のクロック信号を計数して基準時刻情
報を発生するタイマカウンタと、前記基準時刻情報に同
期して入力信号の状態をサンプリングする入力回路と、
この入力回路でサンプリングされた前記入力信号の状態
を前記基準時刻情報に同期して、該基準時刻情報で指定
されるアドレスの記憶場所に読込むとともに、記憶され
た全時刻の前記入力信号の状態を該入力信号の状態変化
点の時刻を示すコードに変換して出力する入力メモリ
と、状態変化の種類とその状態変化が起こった時刻の書
込みとを指示するコマンドを記憶するコマンドメモリ
と、前記入力メモリへの全アドレスに対する書込みが終
了する前に全コマンドの実行が終了するように前記コマ
ンドメモリに記憶されたコマンドを順次読出し、読み出
されたコマンドによって所定の状態変化の時刻の書込み
が指示された場合には、前記入力メモリから前記状態変
化点の時刻を示すコードを読出すとともに前記タイマカ
ウンタから現在時刻を入力し、両者の前後関係から前記
指定された状態変化の時刻を求め、この時刻を前記コマ
ンドの一部に書き戻すシーケンサとを具備したことを特
徴とするパルス入力装置。 - 【請求項2】前記入力回路は、複数チャンネルからの複
数の入力信号の状態をサンプリングし、前記入力メモリ
は、書込み時には前記入力回路から出力される複数のチ
ャンネルの状態を並列的に書込み、読出し時には1つの
チャンネルについての全時刻の状態をコード化して読出
す直交型メモリであることを特徴とする特許請求の範囲
第1項記載のパルス入力装置。 - 【請求項3】前記コマンドメモリに記憶されるコマンド
として前記入力信号の立上がり又は立下がり時刻を書込
み指定するコマンドが備えられ、前記シーケンサは、前
記状態変化点の時刻を示すコードTWTと前記基準時刻情
報の下位ビットGTLとを比較して、TWT<GTLのときには
前記基準時刻情報の下位ビットを前記コードに替えてこ
れを前記状態変化の時刻とし、TWT>GTLのときには前記
基準時刻情報の上位ビットをデクリメントするとともに
前記基準時刻情報の下位ビットを前記コードに替えてこ
れを前記状態変化の時刻とすることを特徴とする特許請
求の範囲第1項記載のパルス入力装置。 - 【請求項4】前記コマンドメモリに記憶されるコマンド
として前記入力信号の第1の状態変化の時刻と第2の状
態変化の時刻とを書込み指定するコマンドが備えられ、
前記シーケンサは、第1の前記状態変化点の時刻を示す
コードTWT1と第2の前記状態変化点の時刻を示すコード
TWT2と前記基準時刻情報の下位ビットGTLとを参照し、T
WT1<GTL<TWT2、TWT2<TWT1<GTL又はGTL<TWT2<TWT1
のときには前記第1及び第2の状態変化点の時刻を示す
データを有効とし、それ以外のときには前記第1及び第
2の状態変化点の時刻を示すデータを無効とすることを
特徴とする特許請求の範囲第1項記載のパルス入力装
置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132215A JP2588195B2 (ja) | 1987-05-28 | 1987-05-28 | パルス入力装置 |
US07/198,304 US4970679A (en) | 1987-05-28 | 1988-05-25 | Pulse input apparatus |
KR1019880006249A KR910004653B1 (ko) | 1987-05-28 | 1988-05-27 | 펄스입력장치 |
DE3818097A DE3818097A1 (de) | 1987-05-28 | 1988-05-27 | Impulseingabevorrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62132215A JP2588195B2 (ja) | 1987-05-28 | 1987-05-28 | パルス入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63295974A JPS63295974A (ja) | 1988-12-02 |
JP2588195B2 true JP2588195B2 (ja) | 1997-03-05 |
Family
ID=15076079
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62132215A Expired - Fee Related JP2588195B2 (ja) | 1987-05-28 | 1987-05-28 | パルス入力装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4970679A (ja) |
JP (1) | JP2588195B2 (ja) |
KR (1) | KR910004653B1 (ja) |
DE (1) | DE3818097A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5125089A (en) * | 1988-12-19 | 1992-06-23 | Chrysler Corporation | Asynchronous-to-synchronous parallel word transfer circuit for preventing incoming asyncronous parallel byte data from interfering with outgoing synchronous data |
US5218692A (en) * | 1989-07-04 | 1993-06-08 | Kabushiki Kaisha Toshiba | Digital pulse timing parameter measuring device |
US5201055A (en) * | 1989-11-03 | 1993-04-06 | Compaq Computer Corporation | Multiprocessing system includes interprocessor encoding and decoding logic used for communication between two cards through reduced addressing lines |
GB9210414D0 (en) * | 1992-05-15 | 1992-07-01 | Texas Instruments Ltd | Method and apparatus for interfacing a serial data signal |
US5999742A (en) * | 1995-01-26 | 1999-12-07 | Zilog, Inc. | Dual latch data transfer pacing logic using a timer to maintain a data transfer interval |
GB9924310D0 (en) * | 1999-10-15 | 1999-12-15 | Univ Manchester | Neural network component |
GB0405283D0 (en) * | 2004-03-09 | 2004-04-21 | Aspex Technology Ltd | Multi-port memory for flexible and space efficient corner turning networks in associative processors |
GB2421092B (en) * | 2004-12-07 | 2008-12-03 | Hewlett Packard Development Co | Bufferless writing of data to memory |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3971920A (en) * | 1975-05-05 | 1976-07-27 | The Bendix Corporation | Digital time-off-event encoding system |
US4222103A (en) * | 1978-09-25 | 1980-09-09 | Motorola, Inc. | Real time capture registers for data processor |
US4283761A (en) * | 1979-06-13 | 1981-08-11 | Ford Motor Company | Binary input/output processing in a digital computer using assigned times for input and output data |
US4259719A (en) * | 1979-06-13 | 1981-03-31 | Ford Motor Company | Binary input processing in a computer using a stack |
US4445192A (en) * | 1980-11-25 | 1984-04-24 | Hewlett-Packard Company | Logic state analyzer with time and event count measurement between states |
-
1987
- 1987-05-28 JP JP62132215A patent/JP2588195B2/ja not_active Expired - Fee Related
-
1988
- 1988-05-25 US US07/198,304 patent/US4970679A/en not_active Expired - Lifetime
- 1988-05-27 DE DE3818097A patent/DE3818097A1/de active Granted
- 1988-05-27 KR KR1019880006249A patent/KR910004653B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE3818097C2 (ja) | 1992-11-26 |
US4970679A (en) | 1990-11-13 |
KR880014741A (ko) | 1988-12-24 |
DE3818097A1 (de) | 1988-12-22 |
KR910004653B1 (ko) | 1991-07-09 |
JPS63295974A (ja) | 1988-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4276595A (en) | Microinstruction storage units employing partial address generators | |
US5018145A (en) | IC tester | |
JPH07282576A (ja) | Fifoモジュール | |
US3673573A (en) | Computer with program tracing facility | |
JP2588195B2 (ja) | パルス入力装置 | |
JPS6235949A (ja) | メモリ−装置 | |
JPH08212101A (ja) | 特定用途向け集積回路によって実施される命令プログラムの実行をテストするための方法、及びそのたの特定用途向け集積回路 | |
EP0223150B1 (en) | Information processing apparatus | |
US5533037A (en) | Latency error detection circuit for a measurement system | |
KR950009687B1 (ko) | 프로그램어블 로직 콘트롤러용 고속 래더명령 처리장치 | |
US6928532B2 (en) | Logic integrated circuit, and recording medium readable by a computer, which stores a source of CPU core on said logic integrated circuit | |
JPH0449142B2 (ja) | ||
JPS63271601A (ja) | 出力パルス発生装置 | |
JPH0284812A (ja) | デューティ比判別回路 | |
JPS6410854B2 (ja) | ||
US3905021A (en) | Circuit arrangement for interpreting the content of a register as an instruction | |
JPS608470B2 (ja) | 計時方式 | |
KR920009450B1 (ko) | 컴퓨터의 버스 싸이클 콘트롤러 | |
JP3027765B2 (ja) | 時刻機構制御装置 | |
SU1481758A1 (ru) | Устройство выборки команд процессора | |
JPH06175883A (ja) | プログラムデバッグ装置 | |
JPH06197010A (ja) | 出力ラッチ機能付カウンタ | |
JPH05265701A (ja) | Fifoメモリ | |
JPS6230392B2 (ja) | ||
JPH0833812B2 (ja) | ソート処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |