JP2588195B2

JP2588195B2 - パルス入力装置

Info

Publication number: JP2588195B2
Application number: JP62132215A
Authority: JP
Inventors: 昌良橘
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1987-05-28
Filing date: 1987-05-28
Publication date: 1997-03-05
Anticipated expiration: 2012-03-05
Also published as: DE3818097C2; US4970679A; KR880014741A; DE3818097A1; KR910004653B1; JPS63295974A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、外部信号の変化の起きた時刻を中央処理装
置に入力するためのパルス入力装置に関する。

（従来の技術）外部信号の変化した時刻を検出し、その時刻を中央処
理装置へ入力するためのパルス入力装置は、各種機械の
制御装置の状態検出装置として用いられている。

この種のパルス入力装置としては、従来は、例えばU.
S.P.4,222,103に示された技術が知られている。

この装置は、第23図に示すように、現在時刻を出力す
るタイマカウンタ1203と、入力信号の状態変化の時間を
保持する複数のレジスタ1204〜1209とを備えたものであ
る。各レジスタ1204〜1209は、各対応する端子へ入力信
号の状態変化に起因したトリガ信号が与えられると、タ
イマカウンタ1203の値を保持する。このためコンピュー
タの割込みやソフトウエアによることなく入力信号の状
態変化が起こった時間を保持出来る。

即ち、レジスタ1210に、入力信号の状態変化を指定す
る情報、例えば「0100」を設定すると、この情報と入力
信号とを、論理ゲート1212〜1219によって論理演算し、
第24図に示すような指定した状態変化点で各レジスタ12
04〜11209にトリガがかかり、そのときのタイマカウン
タ1203の値を保持する。このとき、変化を起こしたチャ
ンネルの番号はレジスタ1211に保持される。

この処理を第25図に示す。処理は割込みを区切りとし
て割込み要因の分析、時刻の読込み、次の割込み要因の
設定、割込み待ちの順に進められる。図中〜はそれ
ぞれ割込みによって区切られた処理の区画である。例え
ば、では全てのチャンネルに対して割込み要因を設定
し、割込み待ちを行なう。また、では割込み要因を分
析し、レジスタ1206からチャンネル１の変化した時刻を
読込み、次の割込みを要因として０を設定し、割込み待
ちを行なう。以下、同様に、この処理を必要なだけ続け
ていく。このため、中央処理装置は常に割込み待ち再設
定を繰返していることになる。

このパルス入力装置では、測定できる入力の形式が、
ある時刻に１回変化が起きたことを記録する形式のみで
あり、測定の形式が極めて限定されるという欠点があっ
た。このため、複数な波形の入力を行なう場合には、中
央処理装置に頻繁に割込みが発生し、これにより中央処
理装置の負荷を増大させ、制御装置全体の処理能力の限
界を低くしてしまうという欠点があった。

これに対し、例えばU.S.P.4,259,719及びU.S.P.4,28
3,761には、入力信号の状態変化をトリガ信号とし、状
態変化の状態と現在時刻とをペアにしてFIFO（First In
First Out）スタックに格納するようにした装置も示さ
れている。

しかし、この装置は、FIFOスタックに時系列的に状態
変化の情報がスタックされているので、位相差、パルス
幅のように第１の状態変化と第２の状態変化とを関連づ
けて読出すためには、第１の状態変化の情報から第２の
状態変化の情報が抽出されるまで、その間のFIFOスタッ
ク内のデータを全て読み出さなくてはならないうえ、FI
FOスタックの内部を読み出して分類する等の解析ルーチ
ンを必要とする。このため、FIFOスタック内への取込み
データから所望の状態変化の時刻を得るまでの処理に中
央処理装置の負荷がかかるという問題があった。

（発明が解決しようとする問題点）以上のように、従来のパルス入力装置では、複雑な波
形の測定を行なう場合には、中央処理装置に頻繁に割込
みが発生したり、所定の解析ルーチンを必要とするた
め、中央処理装置の負荷が増し、これにより制御装置全
体の処理能力の限界を低くしてしまうという欠点があっ
た。

本発明は、上記の欠点を除去し、複雑な測定条件の設
定に対しても、中央処理装置に負荷をかけずに状態検出
の結果が得られるパルス入力装置を提供することを目的
とする。

［発明の構成］（問題点を解決するための手段）本発明は、所定のクロック信号を計数して基準時刻情
報を発生するタイマカウンタと、前記基準時刻情報に同
期して入力信号の状態をサンプリングする入力回路と、
この入力回路でサンプリングされた前記入力信号の状態
を前記基準時刻情報に同期して、該基準時刻情報で指定
されるアドレスの記憶場所に読込むとともに、記憶され
た全時刻の前記入力信号の状態を該入力信号の状態変化
点の時刻を示すコードに変換して出力する入力メモリ
と、状態変化の種類とその状態変化が起こった時刻の書
込みとを指示するコマンドを記憶するコマンドメモリ
と、前記入力メモリへの全アドレスに対する書込みが終
了する前に全コマンドの実行が終了するように前記コマ
ンドメモリに記憶されたコマンドを順次読出し、読み出
されたコマンドによって所定の状態変化の時刻の書き込
みが指示された場合には、前記入力メモリから前記状態
変化点の時刻を示すコードを読出すとともに前記タイマ
カウンタから現在時刻を入力し、両者の前後関係から前
記指定された状態変化の時刻を求め、この時刻を前記コ
マンドの一部に書き戻すシーケンサとを具備したことを
特徴としている。

（作用）本発明では、入力回路によってサンプリングされたあ
るチャンネルについての入力変化を基準時刻に同期して
順次時系列的に入力メモリに書込み、シーケンサによる
上記入力メモリからの読出しは、上記書込みとは独立に
行われるので、あるチャンネルついての複数の測定条件
の記述は勿論のこと、あらゆる測定条件を記述すること
ができる。そして、読出しの際には、入力メモリ内の時
間軸に沿ったデータをコード化して読出すことができる
ので、入力メモリに対する１回のアクセスによって、変
化の時刻を直接読出すことができる。

また、シーケンサは、コマンドメモリに記憶されてい
る状態変化の種類とその状態変化が起こった時刻の書込
みとを指示するコマンドを、入力メモリへの全アドレス
に対する書込みが終了する前に実行終了するように順次
読出し実行する。したがって、シーケンサは、入力メモ
リへの入力データの書込みが一巡する前に、指定された
状態変化の発生した時刻を現在時刻をもとに補正しなが
ら全てコマンド内に書き戻す。

このように、本発明によれば、ある時間範囲の入力信
号の状態を順次入力メモリに格納し、シーケンサがコマ
ンドに基づいて指定された状態変化の時刻を求めてコマ
ンドに書き戻すので、複雑な波形の入力に対しても中央
処理装置が頻繁に割込みを発生させる必要がない。ま
た、入力メモリからは、特定のチャンネルについての時
間軸に沿った変化時刻のデータを単発的なアクセスによ
って読み出すことができ、読み出されたデータから状態
変化の時刻をシーケンサが求めるので、中央処理装置で
必要なデータを抽出分類する解析ルーチンなどの特別の
サブルーチンを走らせる必要がない。

このため、本発明によれば、中央処理装置に対して必
要な時に必要な頻度で割込みをかければ良いので、中央
処理装置の負担を大幅に軽減できる。

（実施例）第１図〜第12図に本発明の一実施例を示す。

第１図において、パルス入力装置１は、バス２を介し
て中央処理装置（CPU）３に接続されている。

パルス入力装置１は、基準時刻を発生するタイマカウ
ンタ４と、このタイマカウンタ４からの基準時刻に同期
して入力端子５に入力された入力信号の立上がり点及び
立ち下がり点をサンプリングする入力回路６と、この入
力回路６でサンプリングされた入力信号の状態を前記基
準時刻に同期して書込む入力メモリ７と、CPU3によって
指定されたコマンドに基づいて前記入力メモリ７に格納
されたデータから状態変化の発生時刻を示すコード化し
たデータを読出しコマンドに書き戻すシーケンサ８と、
前記コマンドを格納するコマンドメモリ９とで構成され
ている。

タイマカウンタ４は、第２図及び第３図に示すよう
に、システムクロックSCKを1/6に分周したパルスでカウ
ントアップする基準時刻情報（現在時刻）を示す24ビッ
トのタイマ出力TO0〜TO23発生させるとともに、次の各
制御パルスを発生させるものである。TWPは、タイマ出
力TOo〜TO23が16回更新される毎にシステムクロックSCK
の１クロック分の時間だけ１となるパルスである。TCL
は、シーケンサ８の内部に取込むタイマ出力TO0〜TO23
をラッチするタイミングを与える。TWRは、入力メモリ
７のための書込みパルスである。さらに、SMPLは、入力
回路６のサンプルタイミングを与えるパルスである。

入力回路６は、第４図に示すように、４系統の入力を
許容するもので、各系統（CH0〜CH3）毎に微分回路11a
〜11dを設けて構成されている。これら微分回路11a〜11
dの構成を微分回路11aを代表して示した第５図に基づき
説明する。入力端子5aに入力される入力信号は、ヒステ
リシス特性を持つ入力バッファ21で安定した２値信号に
整形され、２段のＤフリップフロップ22,23に与えられ
ている。Ｄフリップフロップ22,23は、SMPLパルスによ
って上記Ｄ入力信号を保持するとともに、互いにSMPLパ
ルスの１周期だけ遅れた出力をＱ端子及び端子から出
力する。これら出力が前記ANDゲート24,25で論理積され
ることにより、ANDゲート24の出力に入力信号の立上が
り点を示す微分パルスが得られ、ANDゲート25の出力に
入力信号の立下がり点を示す微分パルスが得られる。こ
れらパルスは出力ラッチ回路26,27にそれぞれラッチさ
れ、書込みパルスTWRによって入力メモリ７へ入力デー
タDI0,DI1として書込まれ、書込みパルスTWRの立下がり
でクリアされる。

第６図は、この微分回路11aの各部の波形を入力波形
とサンプリングパルスSMPLとの関係で示す。図示のよう
に、この回路では入力信号の立上がり及び立ち下がり時
刻がサンプリングパルスSMPLに対して最大１クロック分
遅れる。このため、本装置では、第７図に示すように、
サンプリングパルスSMPLの周期を入力メモリ７への書込
みパルスTWRの1/3に設定することにより、この遅れの影
響を少なくしている。例えば、区間で起きた変化は
でラッチされ、区間で起きた変化はでラッチされ、
で起きた変化はでラッチされる。ここで、，，
でラッチされた変化はで入力メモリ７に書き込まれ
る。従って、区間ｂで起きた変化はで入力メモリ７に
書込まれ、区間ｃで起きた変化はで書き込まれること
になる。

入力メモリ７は、第８図に示すように、８×16ビット
の容量を持つ直交型RAM31と、読出し用デコーダ32と、
書込み用デコーダ33と、読出し用エンコーダ34とで構成
されている。

直交型RAM31は、８ビットのパラレル入力データを16
語分記憶できるものである。各RAMセルは、第９図に示
すように、インバータ41,42からなる１ビットのメモリ
を、書込み用ビットライン43、書込み用ワードライン4
4、読出し用ビットライン45及び読出し用ワードライン4
6に、トランジスタ47〜50をそれぞれ介して接続して構
成されている。上記書込み用ビットライン43と読出し用
ビットライン45及び書込み用ワードライン44と書込み用
ワードライン46とは互いに直交している。

従って、この直交型RAM31は、入力と出力とが直交し
ている。入出力の様子を第８図と第10図とを用いて説明
すると、入力回路６から各時刻に出力される4CH×２＝
８ビットの並列データ51は、タイマカウンタ４の時刻更
新（TWR）に同期して基準時刻の下位４ビット（TO0〜TO
3）で示される書込みアドレスWRADRSの記憶場所を書込
み用デコーダ33で選択することによって書込まれる（5
2）。各チャンネルを立上がりと立下がりとに別々に記
憶するのは、後の処理でこれらを分離する手間が省ける
ためである。これにより、特別な回路を付加せずに複数
のコマンドにより同一のチャンネルの状態を測定でき
る。

直交型RAM31からの読出しは、シーケンサ８から与え
られる３ビットの読出しアドレスRADRSを読出しデコー
ダ32によってデコードし、シーケンサ８から読出しデコ
ーダ32に与えられていたリード信号RDによって、入力と
は直交した方向に行われる（53）。出力データ54は、１
つの入力データDInの16サンプル点の時系列データであ
り、この16ビットの出力データに入力信号の変化点の情
報が乗っている場合には、その部分のみが“1"となって
いる。このデータは、読出し用エンコーダ34によって４
ビットのデータTWT（54）にコード化される。このデー
タTWTは、RAM31からの16ビットのデータの“1"の部分の
位置、即ち入力変化の時刻を示すコードである。なお、
16ビットのデータが全て０の場合には、対応する16回の
サンプリング期間には入力信号が変化しなかったことを
示している。このとき読出し用エンコーダ34から出力さ
れるVALID信号が“0"になる。

この入力メモリ７は、時間軸方向に16語の容量を持つ
ため、タイマカウンタ４の時刻の更新が16回行われる時
間の間に起きた変化を記憶することが可能である。した
がって、コマンドメモリ９内のコマンドがこの間に全て
実行されるならば、コマンドメモリ９内の全てのコマン
ドが正しく実行でき、入力の変化した時刻を求めること
ができる。

次に、シーケンサ８が実行するコマンドについて説明
する。

コマンドメモリ９に記憶されるコマンドは、NOPコマ
ンド、EDGEコマンド、WIDTHコマンドの３種類であり、
２語（１語は２バイト）をコマンド単位とすると、NOP
コマンド及びEDGEコマンドがシングルコマンド、WIDTH
コマンドがダブルコマンドとなっている。１コマンド単
位は、第11図に示すように、２語、計32ビットにより構
成されている。各コマンド単位は、下行から順にINST部
（２ビット）、MODE部（６ビット）、Ｔ部（24ビット）
により構成されている。INST部は、各コマンドの識別を
行なうために使用され、そのビットパターンにより、00
がNOPコマンド、01がEDGEコマンド、10,11がWIDTHコマ
ンドの第１コマンド単位、第２コマンド単位をそれぞれ
示している。MODE部は時刻の測定条件を指定するために
使用される。Ｔ部は、測定した入力の変化が起きた時刻
をシーケンサ８が書込むために使用される。したがっ
て、この部分はCPU3により、書込む必要はなく、コマン
ド実行前になにかが書かれていてもシーケンサ８はこれ
を無視する。

次に各コマンドの機能を第12図に基づき説明する。

（ａ）NOPコマンド NOPコマンドは何も実行しないコマンドであり、コマ
ンドメモリ９の空き領域を埋めるのに使用される。この
コマンドでは、MODE部及びＴ部の記載は無視される。

（ｂ）EDGEコマンドこのコマンドは、第13図（ａ）に示すような、指定さ
れたチャンネルの立上がり又は立上がりの時刻Ｔを検出
するコマンドで、MODE部は、さらに２ビットのCH＃部、
１ビットのR/F部、STATE部、INT部、S/C部によって構成
されている。CH＃部は変化を検出するチャンネルの指定
を行なう領域、R/F部は入力の立上がりを検出するとき
に“1"、立下がりを検出するときに“0"を指定する領
域、STATE部は測定終了前ならば“0"、終了後ならば
“1"を格納する領域、INT部は測定が終了したときの割
込みの有無を指定するフラグ、S/C部は連続測定するな
らば“1"、単発の測定であれば“0"を指定するフラグを
それぞれ示している。このMODE部の各部のうち、STATE
部は測定が終了した時点でシーケンサ８によって書替え
られるが、その他はCPU3によって指定されたまま変化し
ない。

（ｃ）WIDTHコマンドこのコマンドは、第１の変化状態の時刻T1と第２の変
化状態の時刻T2とを関連付けて測定するコマンドで、例
えば、第13図（ｂ）に示すようなパルス幅や、同図
（ｃ）に示すようなパルス周期、更には同図（ｄ）に示
すような異なるチャンネル間での時間差を測定するのに
使用される。このコマンドでは、第１の状態変化の時刻
T1を検出する第１のコマンド単位と、第２の状態変化の
時刻T2を検出する第２のコマンド単位とからなり、第１
のコマンド単位のMODE部は、で示すように、２ビット
のCH＃.1部、１ビットのR/F.1部、２ビットのSTATE部及
び１ビットのS/F部で構成されている。また、第２のコ
マンド単位のMODE部は、で示すように、２ビットのCH
＃.2部、１ビットのR/F.2部及び１ビットのINT部で構成
されている。CH＃.1部及びR/F.1部はそれぞれ第１の時
刻T1の測定を行なうチャンネルを指定する部分、及び入
力の立上がり（１）又は立下がり（０）を指定する部分
であり、CH＃.2部及びR/F.2部はそれぞれ第２の時刻T2
の測定を行なうチャンネルを指定する部分、及び入力の
立上がり（１）又は立下がり（０）を指定する部分であ
る。STATE部、S/C/部及びINT部は、それぞれ上記EDGEコ
マンドと同様の指定を行なうものである。なお、STATE
部は、測定の状態を示す領域であり、測定前には00で、
シーケンサ８が第１のコマンド単位の実行が終了すると
01、第２のコマンド単位の実行が終了したら10に書替え
られる。測定した１番目の時刻T1と２番目の時刻T2と
は、それぞれ第１及び第２のコマンド単位のＴ部に書き
戻される。

第14図に、第24図の波形を本装置で測定する場合のコ
マンドの記述例を示す。

本装置では、第24図の周期測定、パルス幅測定、時間
差測定を行なうのに、３つのWIDTHコマンドを使用すれ
ば足りる。従って、６つのコマンド単位の記述によって
第24図の波形測定が行なえる。CPU3は、このコマンドを
コマンドメモリ９に格納すると、その後の処理に関与す
る必要がなくなる。コマンドメモリ９は、後述するよう
に、16個のコマンド単位を格納することができるので、
０番地から11番地まで（〜）に実際に測定を行なう
コマンドを格納し、の余った領域にNOPコマンドが格
納する。

はCH0の入力信号のパルス周期を測定するWIDTHコマ
ンドで、第１の時刻T1、第２の時刻T2ともに立上がりを
測定し、測定後に割込みをかけ、１回のみの測定である
ことを示している。

はCH1の入力信号のパルス幅を測定するWIDTHコマン
ドで、第１の時刻T1が立上がり、第２の時刻T2が立下が
りを測定し、その他の測定条件はと同じである。

はCH2とCH3の入力信号の時間差を測定するWIDTHコ
マンドで、第１の時刻T1、第２の時刻T2ともに立下がり
を測定し、その他の測定条件はと同じである。

次にシーケンサ８の構成について説明する。

シーケンサ８は、コマンドメモリ９を走査し、読み出
されたコマンドの内容に基づいて入力メモリ７の内容を
読み出し、その内容から入力信号の変化の起こった時刻
を求め、その時刻をコマンドメモリに書込むものであ
る。従って、入力メモリ７への入力と、シーケンサ８と
はそれぞれ独立に動作をするため、複数のコマンドを組
合わせることにより、同一入力端子に関して複数回の測
定を行なうことができる。

このシーケンサ８は、具体的には、第15図に示すよう
に、コマンドメモリ９に対し４ビットのアドレスバス61
を介して読出しアドレスを与えるプログラムカウンタ62
と、コマンドメモリ９から８ビットのデータバス63を介
して入力されるコマンドのINST部及びMODE部を記憶する
２つの８ビットのレジスタ（IR0）64,（IR1）65と、こ
のレジスタ64,65に格納されたコマンドに基づいて各部
の制御を行なうコントローラ66と、入力メモリ７から読
み出した状態変化の時刻を現在時刻に基づいて補正する
補正回路67と、WIDTHコマンドにおいて、２番目の時刻T
2のデータの有効性を判定するT2検証回路68と、測定し
た時刻を24ビットのデータバス69を介してコマンドメモ
リ９に格納されたＴ部に書き戻すため、上記時刻データ
を一時記憶するための24ビットのレジスタ70とを主要な
構成要素としている。

コマンドメモリ９に対するアドレスを生成するプログ
ラムカウンタ62は、４ビットのカウンタにより構成され
る。このカウンタ62は、コントローラ66からのカウント
アップ信号COUNTUPでインクリメントされ、リセット信
号RESETでクリアされる。プログラムカウンタ62の最上
位ビットからのキャリーは、１ビットラッチ回路71に保
持される。この１ビットラッチ回路71からはプログラム
カウンタ62が桁溢れを起こしたことを示す信号OVFRがコ
ントローラ66へ出力されている。従って、コントローラ
66は、プログラムカウンタ62をリセットした後、桁溢れ
を起こすまでプログラムカウンタ62を順次カウントする
ことにより、コマンドメモリ９を走査する。また、プロ
グラムカウンタ62の４ビット出力は、番地を一時的に保
持する４ビットラッチ回路72に保持される。

コマンドメモリ９から順次読出されるコマンドのう
ち、INST部とMODE部とはレジスタ64,65に格納される。I
NST部は、コマンドの種類を示すものであるから、コン
トローラ66に与えられる。MODE部のうち、下位３ビット
は、CH＃部及びR/F部である。この３ビットは、入力メ
モリ７に読出しアドレスRADRSとして与えられる。さら
に、MODE部のうち上位３ビットは、計測の条件や計測状
況を示すものであるため、コントローラ66に与えられ
る。

補正回路67は、入力メモリ７から読み出された４ビッ
トのデータTWTと、タイマカウンタ４からの24ビットの
基準時刻情報GT（TO0〜TO23）とに基づいて測定時刻を
補正する回路である。即ち、入力メモリ７に格納されて
いる入力状態の変化の時刻TWTと、現在の時刻GTとの間
には差がある。そこで、時刻GTの下位４ビットGT4と検
出時刻TWTとが第16図（ａ）に示すような関係、つまり
入力メモリ７の０番地から15番地までの間にTWT＜GT4の
関係を持って配置されている場合には、基準時刻情報GT
の上位20ビットが更新される前であるので、この20ビッ
トを補正することなくTWTに付加し、これを状態変化の
起こった時刻であるとする。一方、時刻GTの下位４ビッ
トGT4と検出時刻TWTとが第16図（ｂ）に示すような関
係、つまり入力メモリ７の０番地から15番地までの間に
TWT＞GT4の関係を持って配置されている場合には、基準
時刻情報GTの上位20ビットが既に更新された後であるの
で、この20ビットを１つ減じる補正を行なった後TWTに
付加し、これを状態変化の起こった時刻であるとする。

以上の動作を実現するために、この補正回路67は、例
えば第17図に示すように構成することができる。図中81
は、タイマカウンタ４から出力される基準時刻情報GTを
ラッチするための24ビットのレジスタであり、その下位
４ビットGT4は重み付けコンパレータ82の一方の入力と
して与えられている。入力メモリ７の出力TWTは、４ビ
ットのレジスタ83にラッチされ、重み付けコンパレータ
82の他方の入力として与えられている。20ビットのレジ
スタ84は、レジスタ81の上位20ビットを入力し、レジス
タ81とともに２段のシフトレジスタを構成している。シ
フトパルスは、タイマカウンタ４からのTCL信号によっ
て与えられる。したがって、レジスタ84にはレジスタ81
の上位20ビットよりも１つ少ないデータが保持される。
データセレクタ85は、重み付けコンパレータ82の出力に
従って、レジスタ81の上位20ビット又はレジタ84の内容
を選択する。これにより、GT4＞TWTのときは、重み付け
コンパレータ82の出力CMPが０となってレジスタ81を選
択し、GT4＜TWTのときは、重み付けコンパレータ82の出
力CMPが１となってレジスタ84を選択する。そして、選
択された20ビットとTWTとが連結されて、状態変化の時
刻を示すデータＴとして出力される。

この補正回路67で得られた時刻情報Ｔは、レジスタ70
に格納される。又、重み付けコンパレータ82の出力CMP
は、T2検証回路68に与えられている。

T2検証回路68は、WIDTHコマンドにおいて、２番目の
データT2の有効性を判定する回路である。即ち、WIDTH
コマンドでは、２回の状態変化の測定を行なう。この２
回の変化が入力メモリ７の記録出来る時間を超えて起き
たときは問題はないが、２回の変化が入力メモリ７の同
じ書込み周期に観測された場合には変化の起きた順番を
確認する必要がある。

いま、第１の状態変化の時刻をTWT1、第２の状態変化
の時刻をTWT2とすると、TWT1、TWT2及びタイマ出力の下
位４ビットGT4との間には、第18図（ａ）〜（ｆ）に示
すような６通りの関係が考えられる。これら６通りの関
係のうち、（ａ），（ｃ），（ｅ）は、TWT1が測定され
てからTWT2が測定されているので、２番目のデータTWT2
は有効であると判断する。これに対し、（ｂ），
（ｄ），（ｆ）は、TWT2が測定されてからTWT1が測定さ
れているので、２番目のデータTWT2は無効であると判断
する。

このような判定を行なうT2検証回路の構成を第19図に
示す。１ビットのレジスタ91は、補正回路67で得られた
CMP、つまりTWT1がGT4に対してどのような関係にあった
かを保持するレジスタで、TWT1＞GT4であるならば、値
１を保持している。また、４ビットのレジスタ92は、TW
T1の値を保持するレジスタである。これらレジスタ91,9
2のラッチタイミングはコントローラ66からのLATCH信号
で与えられる。また、４ビットの重み付けコンパレータ
93は、レジスタ92に保持されたTWT1と新たに入力された
TWT2とを比較して、TWT1＜TWT2のときに出力を１とする
ものである。インバータ94,95、ANDゲート96〜98及びOR
ゲート99は、前述した第18図（ａ）、（ｃ）、（ｅ）の
関係が成立つかどうかを判定する論理回路で、（TWT2＜GT4 and TWT1＞GT4） or（TWT2＞GT4 and TWT1＞GT4） or（TWT2＜GT4 and TWT1＜GT4）のときに出力VALIDTが“1"となる。この出力VALIDTが
“1"である場合には、コントローラ66は、WIDTHコマン
ドにおいて２番目のデータT2が有効であると判定するこ
とができる。

シーケンサ７の内部の制御を行なうコントローラ66
は、PLA（Plogramable Logic Array）で構成されてい
る。このコントローラ66は、レジスタ64,65に格納され
たINST部、MODE部の一部、入力メモリ７から出力される
状態変化が起こっていることを示すVALID信号及びT2の
有効性を示すVALIDT信号等を入力するとともに、これに
附随するレジスタ73,74にステートNoを格納してフィー
ドバックを行なうことで順序回路を実現している。この
コントローラ66からコマンドメモリに対しては、コマン
ドメモリ９に対するアクセス要求を示すMREQ信号、コマ
ンドメモリ９へのリード／ライトを指令するRD/WR信
号、コマンドの実行終了を示すCMDEND信号及びコマンド
への書込みを指令するWRCMD信号が出力され、コントロ
ーラ66から入力メモリ７に対しては、入力メモリの読出
しを指令するRD信号が出力されている。

コマンドメモリ21は、シーケンサ８とCPU3の双方から
アクセス可能な共有メモリで、CPU3から見たときには１
語16ビットで32語、シーケンサ８から見たときには１語
32ビットで16語の容量を持ち、最大16のコマンド単位を
記憶することができる。このコマンドメモリ９は、具体
的には、第20図に示すように構成されている。コマンド
は、16ビット×16語のメモリプレーン101と、８ビット
×16語のメモリプレーン102,103と、これらメモリプレ
ーンのアドレスを指定するアドレスデコーダ104とで構
成される記憶領域に記憶される。調停回路105は、上記
各メモリプレーン101〜103へのアクセスがCPU3とシーケ
ンサ８の双方から行われるために、両者の使用要求を調
停する。アドレスセレクタ106は、調停回路105の出力に
応じて記憶領域に対するCPU3からのアドレスとシーケン
サ８からのアドレスとを切換える。16ビットのラッチ回
路107は、メモリプレーン101から読み出された16ビット
のコマンドをCPU3に出力するまでの間ラッチする。デー
タセレクタ108は、CPU3からの８ビットのデータと、シ
ーケンサ８からの８ビットのデータとを切換えるための
ものである。

この実施例では、シーケンサ８がコマンドメモリ９を
読み書きするのに必要な時間をシーケンサ８の動作を規
定するクロックパルスの時間間隔と同じに設定してい
る。一方、CPU3がコマンドメモリ９を読み書きするのに
必要な時間は上記クロックパルスの３倍であると想定し
ている。

また、CPU3がコマンドメモリ９を読み書きする場合に
は、第21図に示すように、最初の１クロック目ではMREQ
信号が有効でないため、番地が不確定である。更にシー
ケンサ８が２クロック連続してコマンドメモリ９を使用
することはないと想定している。

この想定に基づき、調停回路105では次のような調停
を行なうようにしている。

調停はシーケンサ８からの要求がCPU3からの要求に優
先するように行われる。第21図のの期間では、CPU3か
らの要求の番地が確定していないため、シーケンサ８の
みがコマンドメモリ９を使用することができる。

及びの期間では、CPU3及びシーケンサ８の双方が
コマンドメモリ９を使用可能である。ここで、の部分
でシーケンサ８が使用要求を出さなかった場合には、CP
U3は、この区間を使用することが可能となり、読出しの
場合には、で値を得ることが可能になる。また、の
部分でシーケンサ８が使用要求を出さなかった場合に
は、CPU3は、この期間を使用でき、で値を得ることが
できる。したがって、CPU3は又はのいずれか一方の
期間で値を得ることができる。このため、記憶領域から
CPU側に読出したデータを保持するためにラッチ回路107
が必要になる。

また、シーケンサ８は２クロック連続してコマンドメ
モリ９を要求することがないため、又はをシーケン
サ８が使用した場合には、CPU3はの期間を使用でき、
またシーケンサ８がの期間を使用した場合には、CPU3
はの期間を使用できる。

但し、CPU3が要求した番地とシーケンサ８が要求した
番地とが等しいときには、実行しているコマンドの番地
とCPU3が要求した番地とが等しいことを示している。こ
の場合には、シーケンサ８による実行に混乱を生じさせ
ないため、及びCPU3が不完全な値を読み出さないように
するために、CPU3はシーケンス８が当該コマンドの実行
を終了するまでメモリ要求待ちの状態となる。

以上のような調停を行なうことにより、CPU3とシーケ
ンサ８からの使用要求に対する待ち時間を必要最少限に
抑えることができる。

以上のように構成された本装置の動作を第22図に示す
フローチャートに基づき説明する。

本実施例では、タイマカウンタ４を更新するシステム
クロックSCKと入力メモリ７の更新を行なうTWTの時間間
隔比率が６対１であると想定している。このため、入力
メモリ７がその時間軸方向に16回更新されるのに必要な
時間はシステムクロックSCKで換算すると96クロックで
ある。従って、コマンドメモリ９に格納された全てのコ
マンドがその時間内に実行される必要がある。

ここで、入力メモリ７に書込みが行われているとき、
つまりTWRが１の間は、装置の動作を正しいものとする
ために、シーケンサ８は動作を止める必要がある。この
ために16クロックが必要となるので、コマンドの実行に
使用できるのは、80クロクとなる。

さらに、各コマンドにおいて同じ変化を２度以上測定
してしまわないように、この80クロックで全てのコマン
ドは丁度１回だけ実行されなければならない。このた
め、プログラムカウンタ62がオーバーフローしたときに
は、TWPが１になるまで処理を停止する必要がある。こ
の処理を行なうには、更に１クロック必要となり、シー
ケンサ８が使用できるのは79クロックである。

第22図（ａ）において、の部分はこのための処理
で、TWPが１となるまでループを回し、その後プログラ
ムカウンタ62及びOVFRを０にリセットする。その後、コ
マンドの読出しを行なう（ステップ）。ここでは、ま
ず、プログラムカウンタ62がオーバーフローしていない
ことを検査し、プログラムカウンタ62の値を後で使用で
きるようにレジスタ72にラッチし、コマンドを読み出し
てレジスタ64にロードすることが行われる。この処理に
は１クロック分必要となる。

第22図（ｂ）はコマンドの分析と分岐とを行なう部分
である。レジスタ64に格納されたINST部の値によって、
NOP（00）、EDGE（01）、WIDTH（10）の各コマンドの分
岐を行なう。このとき、INST部が11ならばWIDTHコマン
ドの第２項であるので、NOPコマンドと同様に扱う。

NOPコマンドであるならば、プログラムカウンタ62の
値を更新してコマンドの実行が終了する。

EDGEコマンドであれば、MODE部のSTATE部とS/C部とに
より、測定を行なうかどうかを判定し、条件が満たされ
るならば、MODE部分に従って測定を行ない、実行部分
（第22図（ｃ））へ分岐する。条件が満たされないとき
には、プログラムカウンタ62の値を更新してコマンドの
実行が終わる。

WIDTHコマンドである場合には、MODE部のSTATE部とS/
C部の値により、１番目の測定か、２番目の測定か、測
定が終了しているかを判定する。１番目の測定の場合に
は、MODE部に従って測定を行なった後、プログラムカウ
ンタ62の値を更新して実行部分（第22図（ｄ））へ分岐
する。２番目の測定の際には、プログラムカウンタ62の
値を更新して実行部分（第22図（ｅ））へ分岐する。測
定が終了している場合には、プログラムカウンタ62の値
を更新してコマンドの実行が終了する。この第22図
（ｂ）に示す処理は１クロックで行われる。

第22図（ｃ）は、EDGEコマンドの実行部分である。

この部分では、まず変化が起きているかどうかをVALI
Dにより判定し、変化が起きていたらレジスタ64のSTATE
部を１に書替え、時刻Ｔとレジスタ64の内容とをコマン
ドメモリ９に書込む（ステップ）。その後、MODE部の
INTが１ならば、CPU3に割込みをかけ、プロクラムカウ
ンタ62の値を更新してコマンドの実行が終了する（ステ
ップ）。この第22図（ｃ）に示す処理も１クロックで
行われる。

第22図（ｄ）は、WIDTHコマンドで、１番目の測定か
ら行なう場合の実行部分である。この部分では、まず変
化が起きているかどうかをVALIDで判定し、変化が起き
ていたら、レジスタ64のSTATE部を10に書替え、LATCH信
号を１にして測定された時刻Ｔをレジスタ70にラッチ
し、次の項をレジスタ65に読込む（ステップ）。次
に、レジスタ65内のINST部が11であることを確認し、レ
ジスタ５内のMODE部に従って２番目の測定を行なう（ス
テップ）。状態変化が起こっていなかった場合には、
レジスタ64、70の内容をコマンドとしてラッチ回路72で
指定されるコマンドメモリ９の番地に書込み、プログラ
ムカウンタ62の値を更新してコマンドの実行が終了す
る。変化が起きていた場合には、２番目のデータが有効
かどうかをVALIDTで判定し、有効な場合にはレジスタ64
のSTATE部を10に書替え、時刻Ｔをコマンドメモリ９の
プログラムカウンタ62で示される番地に書込む。有効で
ない場合には、レジスタ64,70の値をコマンドとしてコ
マンドメモリ９のラッチ回路72で指定される番地に書込
み、プログラムカウンタ62の値を更新してコマンドの実
行が終了する（ステップ）。コマンドメモリ９を２ク
ロック連続してアクセスしないという条件を守るため
に、１クロックの間処理を停止する（ステップ）。次
に、レジスタ64,70の値をコマンドとしてコマンドメモ
リ９のラッチ回路72で指定される番地に書込む（ステッ
プ）。MODE部のINTが１ならば、CPU3に割込みをか
け、プログラムカウンタ62の値を更新してコマンドの実
行が終了する（ステップ）。この処理は、最大６クロ
ックで行われる。

第22図（ｅ）はWIDTHコマンドにおいて２番目の測定
から行なう場合の実行部分である。この部分では、まず
コマンドの後ろの項をレジスタ65に読込む（ステップ
）。次にレジスタ65内のINST部が11であることを確認
して、レジスタ65MODE部に従って２番目の測定を行なう
（ステップ）。状態変化が起きていなかったらプログ
ラムカウンタ62の値を更新してコマンドの実行を終了す
る。変化が起きていた場合には、レジスタ64のSTATE部
を10に書替え、時刻Ｔをコマンドメモリ９のプログラム
カウンタ62で指定される番地に書込む（ステップ）。
コマンドメモリ９を２クロック連続してアクセスしない
という条件を守るために、１クロックの間処理を停止す
る（ステップ）。レジスタ65の値をコマンドメモリ９
のラッチ回路72で指定される番地に書込む（ステップ
）。MODE部のINTが１であれば、CPU3に割込みをか
け、プログラムカウンタ62の値を更新してコマンドの実
行を終了する（ステップ）。この処理も最大６クロッ
クで行われる。

以上のように、NOPコマンドの実行には２クロック、E
DGEコマンドの実行には最大４クロック、WIDTHコマンド
の実行には、最大８クロックを必要とする。このため、
コマンドメモリ９のコマンドを実行するのに必要な時間
は最大64クロックある。この値は、入力メモリ７の大き
さによって定まるクロック数である79を超えていないの
で、コマンドメモリ９内の全てのコマンドが実行可能で
あることが分る。

［発明の効果］以上のように、本発明によれば、入力メモリに順次格
納されるデータを、シーケンサがコマンドに基づき読み
出して状態変化の時刻を求め、求めた時刻を上記コマン
ドに書き戻すようにしているので、複雑な波形の測定で
あっても中央処理装置は必要なときにコマンドメモリに
割込みをかければよく、中央処理装置の解析ルーチンを
必要としないので、中央処理装置の負担を軽減できる。

【図面の簡単な説明】

第１図〜第22図は本発明の一実施例に係るパルス入力装
置を示す図で、第１図は全体ブロック図、第２図はタイ
マカウンタのブロック図、第３図はその動作波形図、第
４図は入力回路のブロック図、第５図は同入力回路にお
ける微分回路のブロック図、第６図及び第７図はその動
作波形図、第８図は入力メモリのブロック図、第９図は
同入力メモリの詳細回路図、第10図は同入力メモリの動
作を説明する為の図、第11図〜第13図はコマンドの機能
説明するための図、第14図はコマンドの記述例を示す
図、第15図はシーケンサのブロック図、第16図は同シー
ケンサにおける補正回路の機能を説明するための図、第
17図は同補正回路のブロック図、第18図は同シーケンサ
におけるT2検証回路の機能を説明するための図、第19図
は同T2検証回路のブロック図、第20図はコマンドメモリ
のブロック図、第21図は同コマンドメモリの動作波形
図、第22図はシーケンサの機能を示す流れ図、第23図〜
第25図は従来のパルス入力装置を説明するための図であ
る。１……パルス入力装置、２……バス、３……CPU、４…
…タイマカウンタ、５……入力端子、６……入力回路、
７……入力メモリ、８……シーケンサ、９……コマンド
メモリ。

Claims

(57)【特許請求の範囲】

【請求項１】所定のクロック信号を計数して基準時刻情
報を発生するタイマカウンタと、前記基準時刻情報に同
期して入力信号の状態をサンプリングする入力回路と、
この入力回路でサンプリングされた前記入力信号の状態
を前記基準時刻情報に同期して、該基準時刻情報で指定
されるアドレスの記憶場所に読込むとともに、記憶され
た全時刻の前記入力信号の状態を該入力信号の状態変化
点の時刻を示すコードに変換して出力する入力メモリ
と、状態変化の種類とその状態変化が起こった時刻の書
込みとを指示するコマンドを記憶するコマンドメモリ
と、前記入力メモリへの全アドレスに対する書込みが終
了する前に全コマンドの実行が終了するように前記コマ
ンドメモリに記憶されたコマンドを順次読出し、読み出
されたコマンドによって所定の状態変化の時刻の書込み
が指示された場合には、前記入力メモリから前記状態変
化点の時刻を示すコードを読出すとともに前記タイマカ
ウンタから現在時刻を入力し、両者の前後関係から前記
指定された状態変化の時刻を求め、この時刻を前記コマ
ンドの一部に書き戻すシーケンサとを具備したことを特
徴とするパルス入力装置。
【請求項２】前記入力回路は、複数チャンネルからの複
数の入力信号の状態をサンプリングし、前記入力メモリ
は、書込み時には前記入力回路から出力される複数のチ
ャンネルの状態を並列的に書込み、読出し時には１つの
チャンネルについての全時刻の状態をコード化して読出
す直交型メモリであることを特徴とする特許請求の範囲
第１項記載のパルス入力装置。
【請求項３】前記コマンドメモリに記憶されるコマンド
として前記入力信号の立上がり又は立下がり時刻を書込
み指定するコマンドが備えられ、前記シーケンサは、前
記状態変化点の時刻を示すコードTWTと前記基準時刻情
報の下位ビットGTLとを比較して、TWT＜GTLのときには
前記基準時刻情報の下位ビットを前記コードに替えてこ
れを前記状態変化の時刻とし、TWT＞GTLのときには前記
基準時刻情報の上位ビットをデクリメントするとともに
前記基準時刻情報の下位ビットを前記コードに替えてこ
れを前記状態変化の時刻とすることを特徴とする特許請
求の範囲第１項記載のパルス入力装置。
【請求項４】前記コマンドメモリに記憶されるコマンド
として前記入力信号の第１の状態変化の時刻と第２の状
態変化の時刻とを書込み指定するコマンドが備えられ、
前記シーケンサは、第１の前記状態変化点の時刻を示す
コードTWT1と第２の前記状態変化点の時刻を示すコード
TWT2と前記基準時刻情報の下位ビットGTLとを参照し、T
WT1＜GTL＜TWT2、TWT2＜TWT1＜GTL又はGTL＜TWT2＜TWT1
のときには前記第１及び第２の状態変化点の時刻を示す
データを有効とし、それ以外のときには前記第１及び第
２の状態変化点の時刻を示すデータを無効とすることを
特徴とする特許請求の範囲第１項記載のパルス入力装
置。