JPH0646411B2 - 終了ト−クン出力回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データフロープロセッサからメモリに対する
読み出し書き込みの動作を実行するメモリインタフェー
ス回路、特にメモリインタフェース回路内の終了トーク
ン出力回路に関する。

〔従来の技術〕

従来、データフロープロセッサとして日本電気株式会社
製μＰＤ7281がある。このデータフロープロセッサを用
いた演算処理システムにおけるメモリインタフェース回
路として、日本電気株式会社製のμＰＤ9305がある。こ
のμＰＤ9305のメモリアクセス動作についてまず説明す
る。

μＰＤ9305はデータフロー方式でデータ転送および演算
処理を行っており、入出力されるデータはトークンと呼
ばれる。

トークンとは、データ部と、このデータ部の意味を示す
識別子と、トークンの行き先を示すデスティネーション
タグなどとから構成された組データである。

例えば、メモリ書き込みの場合には、書き込みデータで
あるデータ部、書き込みデータであることを示す識別子
とメモリインタフェース回路を行き先とするデスティネ
ーションタグを有する書き込みデータトークン、および
書き込みアドレスであるデータ部、書き込みアドレスで
あることを示す識別子とメモリインタフェース回路を行
き先とするデスティネーションタグを有する書き込みア
ドレストークンを、この順序でメモリインタフェース回
路に入力する。メモリインタフェース回路は、内部に複
数のライトデータレジスタを有しており、書き込みデー
タトークンが入力されるとそのデータ部の書き込みデー
タをライトデータレジスタに設定し保持する。

次に、書き込みアドレストークンが入力されると、メモ
リインタフェース回路はメモリに対して前記ライトデー
タレジスタに保持した書き込みデータと、書き込みアド
レストークンのデータ部の書き込みアドレスと、メモリ
書き込み指定信号とを出力し書き込み動作を指示する。

メモリはその指示に従って書き込み動作を実行し、これ
が終了するとメモリインタフェース回路にアクセス終了
信号を返送する。

メモリインタフェース回路は、このアクセス終了信号を
受け取ってメモリ書き込みを終了する。

メモリ読み出しの場合には、読み出しアドレスであるデ
ータ部、読み出しデータの行き先を示すデスティネーシ
ョン情報と読み出しデータが有すべき識別子情報を持つ
識別子、メモリインタフェース回路を行き先とするデス
ティネーションタグを有する読み出しアドレストークン
をメモリインタフェース回路に入力する。メモリインタ
フェース回路は、内部にアドレスレジスタ，リードデー
タレジスタを有しており、読み出しアドレストークンが
入力されると、そのデータ部の読み出しアドレスをアド
レスレジスタにセットし、メモリの読み出し動作を実行
し、読み出しデータをリードデータレジスタに入力保持
する。次に、リードデータレジスタに保持した値をデー
タ部とし、前記入力した読み出しアドレストークンの識
別子の持っていた読み出しデータの行き先情報と識別子
情報を解読して読み出しデータトークンとして出力し、
読み出し動作を完了する。

〔発明が解決しようとする問題点〕

上述した従来のメモリインタフェース回路の書き込み機
能ではメモリへの書き込み動作の終了により、メモリイ
ンタフェース回路に入力されたトークンが消滅したこと
になる。ところでデータフロープロセッサでは、メモリ
への書き込みデータトークンや書き込みアドレストーク
ンを生成しメモリインタフェース回路に送っているが、
いつ書き込みを実行しているかは関知していない。ここ
で、２つのプロセスが順に実行される場合で、前のプロ
セスの処理結果がメモリに書き込まれ、次のプロセスが
それを読み出して処理するときを考える。この時、第２
のプロセスは第１のプロセスによるメモリ書き込みが済
んでから処理するようにしなければならない。

データフロープロセッサからは第１のプロセスにおいて
はメモリ書き込みのトークンを、第２のプロセスにおい
てはメモリ読み出しのトークンを出力するが、実際にメ
モリにいつ書き込まれたか否かは判断できない。従っ
て、次のプロセスの起動が早すぎると第１のプロセスに
よる処理結果がメモリに書き込まれないうちに、第２の
プロセスが第１のプロセスの結果を読み出すという危険
がある。

このため従来の方法として、第１のプロセスの処理結果
がメモリに書き込まれるのに十分な時間間隔をあけてか
ら、第２のプロセスを開始させていた。しかし、本来書
き込みが終了すれば直ちに第２のプロセスが開始できる
はずであり、従来の方法ではむだな待ち時間が加わると
いう欠点があった。

このことはプロセス終了の同期での問題として、最終的
なメモリへの書き込みの終了に同期して、次のプロセス
の起動がかけられないことにある。

本発明の目的は、メモリインタフェース回路において、
プロセス間の起動を安全に行うために、次のプロセスの
起動を許すことを知らせる終了トークンを出力する機能
を備えた終了トークン出力回路を提供することにある。

〔問題点を解決するための手段〕

本発明は、リング状に接続された複数のデータフロープ
ロセッサとメモリとの間に接続され、前記データフロー
プロセッサから入力されるトークンの指示により前記メ
モリに対して読み出し書き込み動作を実行するメモリイ
ンタフェース回路における終了トークン出力回路であっ
て、 前記メモリに書き込むデータを保持するライトデータレ
ジスタと、 終了データを入力保持する終了データレジスタと、 トークンの入力によりメモリ書き込みが指示されたとき
前記ライトデータレジスタの値と前記終了データの値と
を比較して終了信号を出力する比較部と、 終了トークンを入力保持し前記比較部からの終了信号の
入力により保持した終了トークンを出力する出力トーク
ンレジスタとを備えることを特徴としている。

〔作用〕

ライトデータレジスタにメモリに書き込むデータを保持
し、一方、終了データレジスタに書き込み終了データレ
ジスタを保持し、書き込み動作の開始と同期して、比較
部においてライトデータレジスタの内容と終了データレ
ジスタの内容とを比較する。内容の一致により、最終書
き込みデータの書き込み実行を検出できるので、次のプ
ロセスの起動を許すことを知らせる終了トークンを出力
することが可能となる。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例を示すブロック図である。終
了トークン出力回路10は、ライトデータレジスタ26，終
了データレジスタ12，比較部13，出力トークレンジスタ
14から構成される。

ライトデータレジスタ26は、トークン入力部21から信号
線104 によってメモリ20に書き込むデータを入力し保持
する。終了データレジスタ12は、トークン入力部21から
信号線104 によって先行するプロセスの書き込み終了デ
ータを入力し保持する。出力トークンレジスタ14は、ト
ークン入力部21から信号線104 によりプロセス終了時に
出力する終了トークンを入力し保持する。比較部13は、
トークン入力部21に書き込みアドレストークンが入力さ
れ、そのデータ部のアドレスガアドレスレジスタ11に保
持されて書き込み動作が開始されるのに同期して、ライ
トデータレジスタ26の内容を信号線105 から、終了デー
タレジスタ12の内容を信号線101 からそれぞれ入力して
比較し、一致していれば終了信号を信号線102 に出力す
る。出力トークンレジスタ14は、信号線102 の終了信号
がオンであるならば信号線103 から終了トークンとして
出力トークンレジスタ14の内容を出力する。

データフロープロセッサ22，23は、アドレス計算を含む
プロセスの処理を行うプロセッサである。終了トークン
出力回路10は、トークン入力部21，トークン出力部24，
アドレスレジスタ11，リードデータレジスタ25と組み合
わされて、メモリ20をアクセスするためのメモリインタ
フェース回路30を構成しており、データフロープロセッ
サ22，23とは信号線107，108，109 によりリング状に接
続されている。

トークン入力部21は、信号線109 から入力したトークン
の指示に従ってトークンのデータ部を、信号線104 によ
りアドレスレジスタ11，ライトデータレジスタ26，終了
データレジスタ12，出力トークンレジスタ14に保持させ
る。アドレスレジスタ11はすでに述べたようにメモリ20
をアクセスするアドレスをメモリ20に出力するものであ
り、ライトデータレジスタ26は書き込み動作時の書き込
みデータをメモリ20へ出力するものである。リードデー
タレジスタ25は、メモリ20の読み出しデータを信号線10
5 から入力保持し、信号線106 へ出力するものである。
信号線111 は、トークン入力部21へ入力したトークンの
行き先がメモリインタフェース回路30以外であるとき
に、トークン出力部24へスルーパスするためのものであ
る。信号線110 は、トークン入力部21が入力したトーク
ンがメモリアクセスを指示しているときに、メモリ20を
アクセスするための制御信号を出力するためのものであ
る。トークン出力部24は、メモリ読み出し動作時には信
号線106 から、メモリアクセス以外のトークンをトーク
ン入力部21が入力したときは信号線111 から、終了トー
クン出力回路10がプロセス終了の書き込みを行った時に
は信号線103 から入力を行い、信号線107 へトークンと
して出力する。

次に、本実施例の動作を、第１のプロセスの処理結果が
メモリ20に書き込まれ、続く第２のプロセスがその処理
結果をメモリ20から読み出して処理する場合について説
明する。

第１のプロセスにおいて、信号線109 からトークン入力
部21にメモリ書き込みのトークンが入力されると、トー
クンの指示に従って、終了トークン出力回路10のライト
データレジスタ26に、信号線104 によってメモリ20に書
き込むデータを入力し保持させる。一方、終了データレ
ジスタ12に、信号線104 によって第１のプロセスの書き
込み終了アドレスを入力し保持させる。まさ、出力トー
クンレジスタ14に、信号線104 によりプロセス終了時に
出力する終了トークンを入力し保持させる。さらに、ア
ドレスレジスタ11、信号104 によってメモリ20への書き
込みアドレスを保持させる。そして、信号線110 による
メモリ20をアクセスするための制御信号により、メモリ
20へのデータの書き込み動作が開始される。

比較部13は、書き込み動作が開始されるのに同期して、
ライトデータレジスタ26の内容を信号線105 から、終了
データレジスタ12の内容を信号線101 からそれぞれ入力
して比較する。書き込み動作が終了すれば、ライトデー
タレジスタ26の内容と終了データレジスタ12の内容とは
一致するから、このとき終了信号を信号線102 によって
出力トークレジスタ14に出力する。これによりトークン
出力部24は、プロセス終了の書き込みを信号線107 へト
ークンとして出力する。

データフロープロセッサは、この終了トークンにより次
の第２のプロセスの起動が許されたことを知り、直ちに
メモリ20の読み出し動作を開始する。

〔発明の効果〕

以上説明したように、本発明によれば、第１のプロセス
でメモリへ処理結果を書き込み、第２のプロセスでその
処理結果を読み出す処理をデータフロープロセッサで行
う場合に、第１のプロセスによるメモリ書き込みがすべ
て完了したことにより、第２のプロセスの起動をかける
ことができる。このため第２のプロセスの起動を安全に
行うことができる。即ち、メモリ書き込みに同期した終
了トークンが出力され、これを第２のプロセスの起動ト
ークンとすればプロセス間での第２のプロセス起動の待
ちオーバーヘッド時間がなくなる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 10……終了トークン出力回路 11……アドレスレジスタ 12……終了データレジスタ 13……比較部 14……出力トークンレジスタ 20……メモリ 21……トークン入力部 22，23……データフロープロセッサ 24……トークン出力部 25……リードデータレジスタ 26……ライトデータレジスタ 30……メモリインタフェース回路 100〜111……信号線

Claims (1)

【特許請求の範囲】
1. 【請求項１】リング状に接続された複数のデータフロー
   プロセッサとメモリとの間に接続され、前記データフロ
   ープロセッサから入力されるトークンの指示により前記
   メモリに対して読み出し書き込み動作を実行するメモリ
   インタフェース回路における終了トークン出力回路であ
   って、 前記メモリに書き込むデータを保持するライトデータレ
   ジスタと、 終了データを入力保持する終了データレジスタと、 トークンの入力によりメモリ書き込みが指示されたとき
   前記ライトデータレジスタの値と前記終了データの値と
   を比較して終了信号を出力する比較部と、 終了トークンを入力保持し前記比較部からの終了信号の
   入力により保持した終了トークンを出力する出力トーク
   ンレジスタとを備えることを特徴とする終了トークン出
   力回路。