JPS63127354A - バス接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はアドレスバス並びにデータバスのデータを時分
割にて選択し転送するバス拡張装置に於て、データ転送
時の処理速度に係る問題を解決すべく、バス拡張装置間
インターフェイスにてアドレスバス最上位ビットから下
位ビット側をデータバス最下位ビットから上位ビット側
へ、アドレスバス最下位ビットから上位ビット側をデー
タバス最上位ビットから下位ビット側へのそれぞれビッ
ト単位に対応させることにより、各バスにて下位ビット
のデータのみを転送する場合の転送速度の向上を可能と
したものである。

〔産業上の利用分野〕

本発明はバス拡張装置に係り、特にアドレスパス並びに
データバスのデータを時分割に選択し。

バス拡張装置間インターフェイスに転送する場合のバス
接続方式に関するものである。

〔従来の技術〕

従来のバス拡張装置間インターフェイスにあっては、第
５図従来のバス拡張装置でのバス接続図に示すよう、ア
ドレスバス１１とデータバス１２との各ビット番号に対
応したデータ線を対とするとともに、アドレスバス１１
並びにデータバス１２のデータをマルチプレクサ１３を
用い時分割で交互選択し、バス拡張装置間のインターフ
ェイス１４を介し転送するものであった。

〔発明が解決しようとする問題点］ 上記従来技術によれば、バス拡張装置にてアドレスバス
並べにデータバスのデータを時分割で交互に選択し、イ
ンターフェイスに転送する場合には、いかなるビット幅
のデータを転送する場合であってもアドレスバス並びに
データバスのデータを時分割で転送するものであった。

このためアドレスバス及びデータバスより転送すべきデ
ータのビット幅の和が、インターフェイスのビット幅を
下回る場合でも時分割転送を行うため、データの転送効
率が悪く、処理速度に問題を有するものであった。

〔問題点を解決するための手段〕

第１図に本発明のハス接続方式原理ブロック図を示す。

第１図に於て、バス拡張装置１０は、アドレスバス１１
並びにデータバス１２のデータをマルチプレクサ１３に
て交互選択しインターフェイス１４を介し他方のバス拡
張装置に転送するものである。

ここで、アドレスバス１１及びデータバス１２は、それ
ぞれの信号線について、アドレスバス１１の上位ビット
とデータバス１２の下位ビットとを。

またアドレスバス１１の下位ビットとデータバス１２の
上位ビットとをビット単位に対応させるものである。こ
れは例えばアドレスバス１１及びデータバス１２のビッ
ト幅をｎビットとすると、双方のバスの信号線について
ビット番号ごとに第１ビツトと第ｎビット、第２ビツト
と第（ｎ−１）ビット、第３ビツトと第（ｎ−２）　ビ
ット・・・・・−というように対応させるものである。

マルチプレクサ１３は、上記の方法にて対応ずけられた
アドレスバス１１並びにデータバス１２のそれぞれの信
号線について各ビット単位に選択しインターフェイス１
４に接続するものである。

〔作用〕

第１図図示バス拡張装置１０に於て、アドレスバス１１
及びデータバス１２の信号線を例えばｎビットで構成さ
れるものとし、アドレスバス１１より転送するデータの
ビット数とデータバス１２より転送するデータのビット
数との和が、ｎビットを超える場合にあっては、アドレ
スバス１２のデータ並びにデータバス１２のデータを時
分割にて交互に選択しインターフェイス１４に転送する
ものである。一方、上記転送するデータのビット数の和
がｎビットを超えない場合にあっては、アドレスバス１
１及びデータバス１２についてそれぞれ転送データに係
るピントを選択し、双方のバスのデータを同時にインタ
ーフェイス１４に転送するものである。

このように本発明に於ては、アドレスバス及びデータバ
スのビット番号を各々逆順に対応ずけることにより、転
送データのビット数に応じてアドレス及びデータバスの
転送データを同時転送し。

処理速度の向上を可能としたものである。

〔実施例〕

第２図に本発明の一実施例を、第３図にバス拡張装置に
よるシステム構成図を示す。

第２図に於て、第１図と同一符号のものは同一の機能ブ
ロックであり、アドレスバス１１．データバス１２及び
インターフェイス１４は３２ビツトで構成されているも
のとする。バストライバ／レシーバ１５はアドレスバス
１１及びデータバス１２介し転送されるデータの送受信
を制御するものであり、バッファ１６は上記転送データ
を保持するとともにマルチプレクサ１３でのデータの選
択及びバスのタイミングに同期し遂次データを出力する
ものである。バスコントローラ１７はマルチプレクサ１
３でのデータの選択、バッファ１６のデータ入力を制御
するものであり、インターフェイスドライバ／レシーバ
はインタフェース１４を介し転送するデータの人出力を
制御するものである。

このバス拡張装置１０を第３図に示すシステムに用い、
データ転送を行う場合を以下に示す。

第３図に於てバス拡張装置１０−１．１０−２は第２図
図示１０と同一のものである。ここで。

例えばＣＰＵ２０より入出力制御装置２１を、バス拡張
装置１０−１．１０−２及びインターフェイス１４を介
しアクセスする場合、ＣＰＵ２０が３２ビツトのアドレ
ス及び３２ビツトのデータを用いアクセスを行う時は、
第２図図示マルチプレクサ１３にて、アドレスバスの３
２ビツト及びデータバスの３２ビツトのデータについて
１時分割に交互に選択しインターフェイス１４の３２ビ
ツトの信号線を介し転送するものである。また例えば、
ＣＰＵ２０が１６ビソトのアドレス及び１６ビツトのデ
ータを用いアクセスを行う時は、第４図データ選択動作
説明図に示すよう、インターフェイス１４の信号線ＡＤ
Ｏ〜ＡＤ１５についてはアドレスバスＡＯ〜Ａ１５を、
ＡＤ１６〜ＡＤ３１についてはデータバスＤ１５〜ＤＯ
を選択するようマルチプレクサ１３を制御することによ
り、アドレスバス及びデータバスのデータを同時に転送
することが可能となる。

〔発明の効果〕

以上詳細に説明した様に本発明に於ては、アドレスバス
並びにデータバスの各ビットをビット番号の逆順に各々
対応させ、ビット単位のデータ選択を行うことにより転
送データのビット数によりアドレスバス及びデータバス
の双方のデータを一括して転送することが可能となり、
システムのレスポンスを向上させる効果を有するもので
ある。

【図面の簡単な説明】

第１図は１本発明のバス接続方式原理ブロック図。 第２図は１本発明の一実施例。 第３図は、バス拡張装置によるシステム構成図。 第４図は、データ選択動作説明図 第５図は、従来のバス拡張装置でのバス接続図である。 図面に於て。 １０は、バス拡張装置。 １１は、アドレスバス。 １２は、データバス。 １３は、マルチプレクサ。 １４は、インターフェイス。 １５は、バスドライバ／レシーバ。 １６は、バッファ。 １７は、バスコントローラ。 １８は、インターフェイスドライバ／レシーバ。 ２０は、ｃｐｕ。 ２１は、入出力制御装置、をそれぞれ示す。 第２図 テ゛−タ遜７Ｗｔ７カｆ乍説θＢ図 斤疋来のハ゛ス搗張装置７°′の八゛ス援攬屯口第５０

Claims (1)

1. 【特許請求の範囲】 複数ビットで構成されるアドレスバス並びにデータバス
   を、切替手段により時分割にて交互選択し、該選択され
   たバスのデータを転送することにより該バス拡張を行う
   バス拡張装置に於て、該アドレスバスの最上位ビットか
   ら下位側へのビットを該データバスの最下位ビットから
   上位側へのビットに、該アドレスバスの最下位ビットか
   ら上位側へのビットを該データバスの最上位ビットから
   下位側へのビットに、それぞれビット単位に対応せしめ
   るとともに、 上記切替手段はビット単位に独立に切替可能なように構
   成し、 上記アドレスバス上の転送すべきビット数と上記データ
   バス上の転送すべきビット数の和が、バスのビット幅を
   越えない場合にあっては、該アドレスバス上の転送すべ
   き下位側ビット並びに該データバス上の転送すべき下位
   側ビットを同時に選択するよう上記切替手段を制御し、
   アドレスビットとデータビットとを同時に選択すること
   を特徴としたバス接続方式。