JPS6280750A - システムバスのデ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロコンピュータシステム等に用いら
れるシステムバスのデータ転送装置に関するものである
。

〔従来の技術〕

第３図は例えば「インテルマルチパスＩＩ（Ｍ［几ＴＩ
ＢＵＳＩＩ）バス・アーキテクチャ仕様説明書」（イン
テルジャパン株式会社、１９８５年発行、３１頁〜３５
頁）に示された１組のシステムバス１００におけるデー
タ転送サイクルを示すタイムチャートである。

第３図において、１は上記システムバスｉｏｏニｂける
アドレス／データ信号を示し、２は確定アドレス、３は
確定データである。４．５．６は上記システムバス１０
０における転送制御信号であり、４は要求段階指示信号
、５ば要求側レディ信号、６は応答側レディ信号を夫々
示す。

第４図は上記第３図に示されたシステムバス１００の転
送サイクルを実現するためのモジュール１４の詳細構成
を示すブロック図である。図において、１０はアドレス
−数構山部、１）は転送制御部でアリ、２１．２４〜２
６はシステムバスの信号線を示す。

第５図は独立したシステムバス２組を有する場合のシス
テムの構成図であり、図におけるパスＡ８及びバスＢ９
により２組のシステムバスが構成される。また、１４は
モジュールであシ、パスＡ８、パスＢ９に対し夫々共通
に接続される。各モジュール１４はバスＡ８．バスＢ９
の２組のシステムバスに対応して第５図に示される一組
の転送制御部１）及びアドレス−数構出回路１０を複数
組備えたものである。

次に動作について説明する。データ転送を行なう要求側
のモジュール１４は、第３図に示される転送サイクルの
要求段階において、アドレス／データ信号１線上に確定
アドレス２を出力すると共に、制御信号として要求段階
信号４ａを一定期間出力する。この時、第５図に示され
る同一バスＡまたはＢ、８または９に接続された他のす
べてのモジュール１４は、該要求段階信号４ａを確認す
るが、この中で、アドレス−数構出回路１０によυアド
レス一致したモジュール１４のみが応答可能状態となる
。そして、要求側モジュール１４が要求段階信号４ａを
無意とし応答段階となると、アドレス／データ信号１の
信号線２を介して確定データ３の転送が行われる度に、
要求側モジュール１４および応答側モジュール１４間で
ハンドシェイクを行う。すなわち、各データ転送毎に要
求側モジュール１４が要求側レディ信号５を、そして応
答側モジュール１４が応答側レディ信号６を出力すると
同時に、各モジュール１４が相手側モジュール１４のレ
ディ信号５を確認することによシ、データ転送の同期を
とると共に、転送エラーチェックを行う。

〔発明が解決しようとする問題点〕

従来のシステムバスのデータ転送装置は以上のように構
成されているので、複数の独立したシステムバスを備え
て構成する場合に、それら各バスに対してアドレス−数
構出回路と転送制御部とからなる制御回路が１組ずつ必
要であり、ハードウェア上複雑となるとともに大規模な
回路になるなどの問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、複数の独立したシステムバスを有するシステ
ムにおいて簡単なハードウェア構成によりデータの転送
が行えるシステムバスのデータ転送装置を得ることを目
的とする。

〔問題点を解決するための手段〕

この発明に係るシステムバスのデータ転送装置は、各モ
ジュールにアドレス−数構出回路と転送制御部とを一組
備えるとともに、複数のバスからデータ転送する為のパ
スを択一するバス選択手段とを備えたものである。

〔作　用〕

この発明におけるシステムバスのデータ転送装置は、複
数のバスからのデータ転送をバス選択手段で択一するの
で、各モジュールはアドレス−数構出回路および転送制
御部を一組で構成することが可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は一般的なシステム構成における各モジュール１４の
転送制御ブロックを示し、セレクタ１）２およびセレク
タ２１３（バス選択手段）の２つセレクタがシステムバ
スの選択、すなわち、バスＡ８．バスＢ９の選択を行う
場合を示す。図において、７は応答９Ｉｌｌ要求段階レ
ディ信号であり、要求段階のハンドシェイクを行うため
に用いる。

１５は応答側要求段階ステータス信号であシ、要求段階
ハンドシェイク時の応答側モジュール１４のステータス
を示す信号である。要求段階指示信号４はセレクタ２１
３を介さずに直接、転送制御部１）へ入力する。第２図
は第１図の構成におけるデータ転送サイクルを示す。

次に動作を説明する。まず、１サイクルのデ−夕転送は
第１図に示されるバスＡ８あるいはバスＢ９のどちらか
一方のバスのみを用いて行われる。

転送制御部１）は転送に使用するバスＡ８またはＢ９を
セレクタ１）２およびセレクタ２１３により選択する。

ただし、各バスＡ、Ｂ８ｔたは９の要求段階指示信号４
は直接転送制御部１）へ入力されており、モジュール１
４がどちらか一方のバスＡ。

Ｂ８または９を用いて転送を行っている時においても、
他のバスＡ　、Ｂ８または９からの要求段階指示信号４
を監視することを可能とする。

ここで、バスＡ８を使用したデータ転送動作の一例を上
げ、その転送サイクルに従って説明する。

要求側モジュール１４は確定バスＡ８において、アドレ
ス２とともに要求段階信号４を出力する。

同一バスＡ、Ｂ８または９に接続された他のすべてのモ
ジュール１４は、その要求段階信号４を確認するとアド
レス−数構出回路１０により、アドレス一致の判定を行
う。この時、それらモジュール１４のうちバスＢ９によ
シデータ転送動作を行っているものは、要求段階信号４
を確認するとともに、転送動作を中断し、セレクタ１）
２およびセレクタ２１３の指定をバスＡ８側に変更した
後、アドレス一致の判定を行う。このため転送動作を行
なっているモジュール１４は他のモジュール１４に比べ
、アドレス一致判定児了までに時間的な遅れを生じる。

したがって、要求側モジュール１４と、応答側モジュー
ル１４との間で、動作の同期をとるために、アドレス一
致を検出した唯一の応答側モジュール１４は、要求側モ
ジュール１４が出力する要求段階信号４に対し、応答側
要求段階レディ信号７を出力し、要求側モジュール１４
との間で要求段階ハンドシェイクを行う。このとき、応
答側モジュールがバスＡ８による転送要求に応答可能で
あれば、要求段階でハンドシェイクを行った後、応答段
階へ移行し、要求側モジュール１４と応答側モジュール
１４との間で、応答段階ハンドシエイクを行いつつ、確
定データ３の転送を行う。一方、応答側モジュール１４
がバスＡ８による転送要求に応答不可能な場合、すなわ
ち応答側モジュール１４が、バスＢ９による転送動作を
中断している場合等においては、応答側モジュール１４
は、要求段階ハンドシェイク時に、要求側モジュールに
対し、応答不可能である等の情報を応答側要求段階ステ
ータス信号１５よシ伝達した後バスＢ９による転送動作
の再開等の処理を行う。

そして、要求側モジュールはこの情報を受けるとその内
容に応じて転送中止、転送リトライ等の処理を行う。

なお上記実施例ではバスＡ８．バスＢ９の２本バスから
構成されるシステムバスにより構成さにるものを説明し
たが、セレクタ１）２およびセレクタ２１３の選択対象
数を増すことにより、任意の複数のシステムバスから構
成されるシステムに適用可能である。また、要求段階の
ハンドシェイクに専用の応答側要求段階レディ信号７を
用いたものについて説明したが、要求段階に応答側モジ
ュール１４が出力し、要求側モジュール１４が確認でき
るものであれば他の信号でもよく、例えば、応答側レデ
ィ信号６と同一の信号線を用いてもよい。

さらに、応答側要求段階ステータス信号１５は、要求段
階における応答側モジュール１４の応答可否等の情報を
要求側モジュール１４に通知できるものであれば他のも
のでもよい。

〔発明の効果〕

以上のように、この発明によれば複数のバスと複数のモ
ジュールとを有するシステムにおいて、各モジュールに
複数のバスからのデータ転送を択一するバス選択手段を
備えて構成したので、各モジュールはアドレス−数構出
回路および転送制御部を一組備えることにより構成でき
、モジュールのハードウェアが簡略化されるという効果
がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すシステムバスのデー
タ転送制御装置のブロック図であシ、第２図は第１図の
構成によるデータ転送の転送サイクルを示すタイムチャ
ート、第３図は従来のデータ転送装置におけるデータ転
送サイクルの一例を示すタイムチャート、第４図は従来
の転送制御装置を示すブロック図で、第５図は一般的な
データ転送システムを示すシステム構成図である。 図において、１）は転送制御部、１２はセレクタ１（バ
ス選択手段）、１３はセレクタ２（バス選択手段）、１
４はモジュールである。 なお、各図中、同一符号は同一、又は相轟部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）アドレスデータ、転送データ等の信号がデータ転
   送される複数のバスからなるシステムバスと、このシス
   テムバスから共通に接続される複数のモジュールとを備
   えたシステムバスのデータ転送装置において、前記各モ
   ジュールは、前記アドレスデータと自モジュールのアド
   レスデータの一致を判定するアドレス一致検出回路と、
   前記システムバス上のデータ転送を制御する転送制御部
   とを一組備えるとともに、前記データ転送を行なうため
   のバスを前記複数のバスから択一するバス選択手段を備
   えたことを特徴とするシステムバスのデータ転送装置。
2. （２）前記転送制御部はデータ転送の要求あるいは応答
   中に、その初期時点でハンドシエイク転送を行なうよう
   に構成したことを特徴とする特許請求の範囲第１項記載
   のシステムバスのデータ転送装置。
3. （３）前記転送制御部はデータ転送の応答時、ハンドシ
   エイク転送のためのステータス信号を送出するよう構成
   したことを特徴とする特許請求の範囲第２項記載のシス
   テムバスのデータ転送装置。