JPS63117514A - クロツク信号切換回路 - Google Patents
クロツク信号切換回路Info
- Publication number
- JPS63117514A JPS63117514A JP26321586A JP26321586A JPS63117514A JP S63117514 A JPS63117514 A JP S63117514A JP 26321586 A JP26321586 A JP 26321586A JP 26321586 A JP26321586 A JP 26321586A JP S63117514 A JPS63117514 A JP S63117514A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- logic
- clock
- becomes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000630 rising effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は２つの互いに非同期なりロックを切り換える
クロック信号切換回路に関するものである。
クロック信号切換回路に関するものである。
第３図は、例えば、゛８５三菱半導体データブロックに
示された７４ＬＳ１５７のクロック信号切換回路を示す
回路図であり、図において１は切換回路、２は選択入力
、２６．３６は各々クロック入力１．入力２．１１．１
２は各々選択入力２が論理１及び０のとき、各々クロッ
ク入力１ （３６）、クロック入力２ （２６）を通す
為のアンドゲート、１３はインバータ、１４はアンドゲ
ート１１及び１２の出力の論理和をとるオアゲート、５
は切換回路の出力である。
示された７４ＬＳ１５７のクロック信号切換回路を示す
回路図であり、図において１は切換回路、２は選択入力
、２６．３６は各々クロック入力１．入力２．１１．１
２は各々選択入力２が論理１及び０のとき、各々クロッ
ク入力１ （３６）、クロック入力２ （２６）を通す
為のアンドゲート、１３はインバータ、１４はアンドゲ
ート１１及び１２の出力の論理和をとるオアゲート、５
は切換回路の出力である。
次に動作ついて説明する。選択入力２が例えば論理Ｏの
場合はインバータ１３の出力が論理１となってアンドケ
ート１２が開き、クロック入力１（２６）がオアゲート
１４を通って出力５に出力される。もちろんこのときア
ンドゲート１１は閉じている。
場合はインバータ１３の出力が論理１となってアンドケ
ート１２が開き、クロック入力１（２６）がオアゲート
１４を通って出力５に出力される。もちろんこのときア
ンドゲート１１は閉じている。
次いで選択入力２が論理１となると、インバータ１３の
出力は論理Ｏとなってアンドゲート１２は閉じ、代って
アンドゲート１１が開いて、クロック入力２（３６）が
オアゲート１４を通って出力５に出力される。
出力は論理Ｏとなってアンドゲート１２は閉じ、代って
アンドゲート１１が開いて、クロック入力２（３６）が
オアゲート１４を通って出力５に出力される。
従来のクロック信号切換回路は以上のように構成されて
いるので、クロック入力１ （２６） 、クロック入力
２（３６）とが互いに非同期の信号であったり、あるい
はＡ入力（２６）、Ｓ入力（３６）と選択入力２とが非
同期であると、出力５に細いスパイク状のヒゲを生ずる
などの問題があった。
いるので、クロック入力１ （２６） 、クロック入力
２（３６）とが互いに非同期の信号であったり、あるい
はＡ入力（２６）、Ｓ入力（３６）と選択入力２とが非
同期であると、出力５に細いスパイク状のヒゲを生ずる
などの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、互いに非同期な信号の切換え時に不要な細い
スパイク状のヒゲの発生を防ぎ、その出力には２人力の
同期の短い方の同期が保証できるクロック信号切換回路
を得ることを目的とする。
たもので、互いに非同期な信号の切換え時に不要な細い
スパイク状のヒゲの発生を防ぎ、その出力には２人力の
同期の短い方の同期が保証できるクロック信号切換回路
を得ることを目的とする。
この発明に係るクロック信号切換回路は、選択信号を２
つのクロック入力に同期化させ、切換え直前のクロック
の立上りから切換え後のクロック入力の立下りまでを論
理１で保持することにより切換え時の不要なスパイク状
のヒゲを防止したものである。
つのクロック入力に同期化させ、切換え直前のクロック
の立上りから切換え後のクロック入力の立下りまでを論
理１で保持することにより切換え時の不要なスパイク状
のヒゲを防止したものである。
この発明におけるクロック信号切換回路は、２つのＤフ
リップフロップにより、切換時点の前後で１に保持され
、切換え時のスパイク発生を防止する。
リップフロップにより、切換時点の前後で１に保持され
、切換え時のスパイク発生を防止する。
以下、この発明の一実施例を図について説明する。第１
図において、２１．３１は各々シフトレジスタ１および
２であって、クロック入力１ （２６）、クロック入力
２（３６）をＴ入力とし、選択信号２、及びインバータ
６により選択入力２を反転した信号をＳ入力とする。２
２はシフトレジスタ１（２１）のＱ１出力及びＱ３出力
を入力としたナントゲート１．２３はシフトレジスタ１
（２１）のＱ２出力とＱ３出力を入力としたナントゲー
ト２．２５はクロック入力２（３６）を入力とするイン
バータ、２４はＳ入力を論理０とし、そのＴ入力をイン
バータ２５の出力に、Ｓ入力をナントゲート１ （２２
）の出力に接続したＤフリップフロップ１，３２はシフ
トレジスタ２（３１）のＱ１出力とＱ３出力をその入力
としたナントゲート３．３３はシフトレジスタ２（３１
）のＱ２出力とＱ３出力をその入力としたナントゲート
４．３５はクロック入力１ （２６）を入力とするイ
ンバータ、３４はＳ入力を論理Ｏとし、そのＴ入力をイ
ンバータ３５の出力に、そしてＳ入力をナントゲート３
（３２）の出力に各々接続したＤフリップフロップ２
．３はナントゲート２（２３）の出力をＳ入力に、ナン
トゲート４（３３）の出力をＲ入力に接続したＲ−Ｓフ
リップフロップ、４はＲ−Ｓフリップフロップ３のＱ出
力、７は切換回路（切換器）１の出力５と、Ｄフリップ
フロップ１（２４）のＱ出力及びＤフリップフロップ２
（３４）のＱ出力の３つの入力とするオアゲートであ
って、本発明の最終ゲートに相当し、８はオアゲート７
の出力で、本回路の出力である。
図において、２１．３１は各々シフトレジスタ１および
２であって、クロック入力１ （２６）、クロック入力
２（３６）をＴ入力とし、選択信号２、及びインバータ
６により選択入力２を反転した信号をＳ入力とする。２
２はシフトレジスタ１（２１）のＱ１出力及びＱ３出力
を入力としたナントゲート１．２３はシフトレジスタ１
（２１）のＱ２出力とＱ３出力を入力としたナントゲー
ト２．２５はクロック入力２（３６）を入力とするイン
バータ、２４はＳ入力を論理０とし、そのＴ入力をイン
バータ２５の出力に、Ｓ入力をナントゲート１ （２２
）の出力に接続したＤフリップフロップ１，３２はシフ
トレジスタ２（３１）のＱ１出力とＱ３出力をその入力
としたナントゲート３．３３はシフトレジスタ２（３１
）のＱ２出力とＱ３出力をその入力としたナントゲート
４．３５はクロック入力１ （２６）を入力とするイ
ンバータ、３４はＳ入力を論理Ｏとし、そのＴ入力をイ
ンバータ３５の出力に、そしてＳ入力をナントゲート３
（３２）の出力に各々接続したＤフリップフロップ２
．３はナントゲート２（２３）の出力をＳ入力に、ナン
トゲート４（３３）の出力をＲ入力に接続したＲ−Ｓフ
リップフロップ、４はＲ−Ｓフリップフロップ３のＱ出
力、７は切換回路（切換器）１の出力５と、Ｄフリップ
フロップ１（２４）のＱ出力及びＤフリップフロップ２
（３４）のＱ出力の３つの入力とするオアゲートであ
って、本発明の最終ゲートに相当し、８はオアゲート７
の出力で、本回路の出力である。
次に第２図のタイミングチャートを用いて、動作を説明
する。今、選択入力２が論理Ｏから１に変化する（クロ
ック入力１ （２６）からクロック入力２ （３６）に
切換える場合）と、選択入力２はクロック入力１ （
２６）の最初のクロックでサンプリングされ、シフトレ
ジスタ１ （２１）のＱｌのみが論理１となってナント
ゲート１ （２２）の出力が論理Ｏになる。
する。今、選択入力２が論理Ｏから１に変化する（クロ
ック入力１ （２６）からクロック入力２ （３６）に
切換える場合）と、選択入力２はクロック入力１ （
２６）の最初のクロックでサンプリングされ、シフトレ
ジスタ１ （２１）のＱｌのみが論理１となってナント
ゲート１ （２２）の出力が論理Ｏになる。
次にクロック入力１ （２６）に次の（２回目の）クロ
ックが入ると、ナントゲート２（２３）の出力が論理Ｏ
となり、ＲＳフリップフロップ３の出力が論理１となっ
て、切換回路（切換器）１の出力５はクロック入力１
（２６）からクロック入力２（３６）に切換わるが、Ｄ
フリップフロップ１（２４）は、ナントゲート１ （２
２）の出力が論理Ｏの間は、その出力が論理１に保持さ
れている。
ックが入ると、ナントゲート２（２３）の出力が論理Ｏ
となり、ＲＳフリップフロップ３の出力が論理１となっ
て、切換回路（切換器）１の出力５はクロック入力１
（２６）からクロック入力２（３６）に切換わるが、Ｄ
フリップフロップ１（２４）は、ナントゲート１ （２
２）の出力が論理Ｏの間は、その出力が論理１に保持さ
れている。
次にクロック入力１ （２６）にさらに次の（３回目の
）クロックが入ると、ナントゲート１ （２２）の出力
は論理１になり、Ｄフリップフロップ１（２４）のＱ出
力はクロック入力２ （３６）の立下りが来るまで（す
なわちインバータ２５の出力が立上るまで）の間はさら
に保持される。
）クロックが入ると、ナントゲート１ （２２）の出力
は論理１になり、Ｄフリップフロップ１（２４）のＱ出
力はクロック入力２ （３６）の立下りが来るまで（す
なわちインバータ２５の出力が立上るまで）の間はさら
に保持される。
従って、出力８は、選択入力２の変化後、最初のクロッ
ク入力１ （２６）の立上りから、その３回目の立上り
以降の初めてのクロック入力２ （３６）の立下りまで
の間論理１に保持され、その間に発生するスパイク状の
ヒゲを取ることができる。
ク入力１ （２６）の立上りから、その３回目の立上り
以降の初めてのクロック入力２ （３６）の立下りまで
の間論理１に保持され、その間に発生するスパイク状の
ヒゲを取ることができる。
次に選択入力２が論理１からＯに変化した場合も、同様
にしてその変化後の最初のクロック入力２ （３６）の
立上りから３３回目の立上り以降の初めてのクロック入
力１ （２６）の立下りまで出力８が論理１に保持され
る。
にしてその変化後の最初のクロック入力２ （３６）の
立上りから３３回目の立上り以降の初めてのクロック入
力１ （２６）の立下りまで出力８が論理１に保持され
る。
なお、上記実施例ではシフトレジスタ１（２１）及び２
（３１）を用いた例を示しているがこれはＤフリップフ
ロップなどを用いて構成しても良い。
（３１）を用いた例を示しているがこれはＤフリップフ
ロップなどを用いて構成しても良い。
また、切換器（切換回路）１も第３図で示している様に
アンドゲート、オアゲート、インバータで構成しても良
い。
アンドゲート、オアゲート、インバータで構成しても良
い。
また、上記実施例ではクロック切換の場合を示したが、
リード１ライト信号の様に規則的に発生するタイミング
信号の２重化切換にも用いることができ、上記実施例と
同様の効果を奏する。
リード１ライト信号の様に規則的に発生するタイミング
信号の２重化切換にも用いることができ、上記実施例と
同様の効果を奏する。
以上の様にこの発明によれば２つのクロック入力の切換
え時点において、論理１にその出力を保持する回路を設
けたので、その切換え時において発生しうるスパイク状
のヒゲのような雑音信号を出力に出さないという効果が
ある。
え時点において、論理１にその出力を保持する回路を設
けたので、その切換え時において発生しうるスパイク状
のヒゲのような雑音信号を出力に出さないという効果が
ある。
第１図はこの発明の一実施例によるクロック切換回路を
示す回路図、第２図はこの発明の一実施例におけるタイ
ミングチャートを示す図、第３図は従来の切換回路を示
す図である。 １は切換回路（切換器）、２は選択入力、３はＲ−Ｓフ
リップフロップ、７はオアゲート（最終ゲート）、８は
本回路の出力、２１はシフトレジスタ１．２２はナント
ゲート１，２３はナントゲート２．２４はＤフリップフ
ロップ１．２６はクロック入力１．３１はシフトレジス
タ２．３２はナントゲート３．３３はナントゲート４．
３４はＤフリップフロップ２．３６はクロック入力２を
示す。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第３図
示す回路図、第２図はこの発明の一実施例におけるタイ
ミングチャートを示す図、第３図は従来の切換回路を示
す図である。 １は切換回路（切換器）、２は選択入力、３はＲ−Ｓフ
リップフロップ、７はオアゲート（最終ゲート）、８は
本回路の出力、２１はシフトレジスタ１．２２はナント
ゲート１，２３はナントゲート２．２４はＤフリップフ
ロップ１．２６はクロック入力１．３１はシフトレジス
タ２．３２はナントゲート３．３３はナントゲート４．
３４はＤフリップフロップ２．３６はクロック入力２を
示す。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 第３図
Claims (1)
- 【特許請求の範囲】 選択入力の論理値が論理０から１へと変化してから、ク
ロック入力１が最初に論理１となる時点で最終ゲート出
力を論理１に保持するとともに、同クロック入力１が３
回目に論理１となってから、クロック入力２が最初に論
理０となる時点で前記保持を解除する手段と、 選択入力の論理値が論理１から０へと変化してから、ク
ロック入力２が最初に論理１となる時点で最終ゲート出
力を論理１に保持するとともに、同クロック入力２が３
回目に論理１となってから、クロック入力１が最初に論
理０となる時点で前記保持を解除する手段と、 選択入力の論理値が論理０から１へと変化してから、ク
ロック入力１が２回目に論理１となる時点で、最終ゲー
トへの入力をクロック１から２へと切換えるとともに、
選択入力の論理値が論理１から０へと変化してから、ク
ロック入力２が２回目に論理１となる時点で、最終ゲー
トへの入力をクロック２から１へと切換える手段と、 を備えたクロック信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26321586A JPS63117514A (ja) | 1986-11-05 | 1986-11-05 | クロツク信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26321586A JPS63117514A (ja) | 1986-11-05 | 1986-11-05 | クロツク信号切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63117514A true JPS63117514A (ja) | 1988-05-21 |
Family
ID=17386378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26321586A Pending JPS63117514A (ja) | 1986-11-05 | 1986-11-05 | クロツク信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63117514A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099141A (en) * | 1988-09-28 | 1992-03-24 | Kabushiki Kaisha Toshiba | Clock signal switching circuit |
-
1986
- 1986-11-05 JP JP26321586A patent/JPS63117514A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5099141A (en) * | 1988-09-28 | 1992-03-24 | Kabushiki Kaisha Toshiba | Clock signal switching circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07114348B2 (ja) | 論理回路 | |
| JPH0220173B2 (ja) | ||
| GB2242085A (en) | Timing adjustment circuit for serial data | |
| JPS62245814A (ja) | パルス回路 | |
| CA1310711C (en) | Two-stage synchronizer | |
| JPH03127526A (ja) | 同期化装置 | |
| JPS63117514A (ja) | クロツク信号切換回路 | |
| KR930002257B1 (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH0336812A (ja) | 同期回路 | |
| JP2564300B2 (ja) | ダイナミツク型フリツプフロツプ | |
| JPH0376421A (ja) | ２クロック切換回路 | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| JPH01166633A (ja) | ビット位相同期回路 | |
| JPH04186913A (ja) | エッジ検出回路 | |
| JP2565103B2 (ja) | 出力回路 | |
| JPS6117636Y2 (ja) | ||
| JPH02203611A (ja) | フリップフロップ回路 | |
| JPH01116815A (ja) | クロック切換え回路 | |
| JPS59215115A (ja) | 位相差検出回路 | |
| JPH0221177B2 (ja) | ||
| JPS59191927A (ja) | 同期回路 | |
| JPH03282805A (ja) | クロック信号切換回路 |