JPS6311706B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマイクロコンピユータの入出力ポート
（Ｉ／Ｏポート）数を容易に拡張して使用するこ
とのできるマイクロコンピユータに関するもので
ある。

１チツプマイクロコンピユータ（以下、１チツ
プマイコンと記す）においては少くともCPU、
命令ROM、データRAM、Ｉ／Ｏポートを含ん
でいる。また結合する１チツプマイコンの命令
ROMを除く全ての機能要素を含み命令ROMを
外付けとするエバリユータチツプがあるがここで
はこれをも含めて１チツプマイコンと呼ぶことに
する。

一般に同一構造の１チツプマイコンでもROM
やRAMの容量、Ｉ／Ｏポート数によつていくつ
かの品種を設けている。この場合、品種によつて
Ｉ／Ｏポート数は固定されるのが普通である。用
途によつて品種を選定して専用マイコンとして使
用する場合にはこれで実用上の不便はない。しか
し複数の用途、特にレベルアツプを図つていく様
な用途に同一品種を使用したい場合にはＩ／Ｏポ
ート数を加減できれば都合が良い。

例えば第１の例としてレベル１の製品には3I／
Ｏポートを使用し、レベル２の製品には5I／Ｏポ
ートを使用し、レベル３の製品には12I／Ｏポー
トを使用する様な用途があるとする。ROMの内
容がすべて同一の場合、レベル１〜レベル３まで
のすべてに使用できる品種を選定する。この場
合、しかしレベル１、レベル２に使用する時には
Ｉ／Ｏポートが余る。そこでレベル１に相当する
最少システムに適応する１チツプマイコン（マス
ター側）の品種を選定する。そして、レベル２，
レベル３の用途にはＩ／Ｏ拡張チツプ（スレーブ
側）を設けておき、Ｉ／Ｏポートだけを拡張して
増やすことにより上記問題を解決できる。

第２の例としてエバリエーシヨン用のチツプの
場合、命令ROMを外付けしなければならないた
めプログラムカウンタ出力端子と、命令コード入
力端子が命令ROM内蔵のチツプにくらべて増加
する。このためＩ／Ｏポート数が増えればパツケ
ージのピン数が不足するのでチツプを２分割する
ことがある。また生産台数が少ない場合には、エ
バリエーシヨン用チツプと外付けROMを用いて
機器に組み込む場合もある。このときＩ／Ｏポー
トはごく少なくても済む品種のエバリエーシヨン
用として組み込み実装される場合がある。そこ
で、少々のＩ／ＯポートとCPU部、RAMを１チ
ツプのエバリエーシヨン用チツプ（マスター側）
にまとめておき、Ｉ／Ｏポートの残りはＩ／Ｏ拡
張用チツプ（以下、スレーブ側）に収納する。以
上、２例をあげて１チツプ・マイコンからＩ／Ｏ
ポートの一部を分割した場合の利点を述べた。

ところが２チツプに分割すると、それぞれのチ
ツプを相互に接続するための信号が必要になる。
またROM，RAM，CPU部，Ｉ／Ｏポートの一
部を含んだ１チツプマイコン側（以下マスター
側）に、Ｉ／Ｏ拡張チツプの制御信号端子を加え
る必要がある。しかしマスター側だけで使用する
場合にはＩ／Ｏ拡張チツプの制御信号端子は使わ
ないので不要な端子が増える。

本発明は上記従来の欠点を除去し、Ｉ／Ｏポー
トを使つてＩ／Ｏ拡張チツプの制御信号も入出力
することによつて、マスターチツプだけで使用す
る時に、不要なポートをできるだけ少なくするこ
とを目的とする。

また本発明は、拡張時、あるいはマイコンのシ
リーズ化の展開時に、サポートツールのＩ／Ｏ実
現の簡易化をも目的とする。

以下、本発明の一実施例に基づいて詳細な説明
を行なう。

第１図は１チツプマイコンをマスター側だけで
単独で使用する場合のブロツク図である。同図に
おいて電源，クロツク，割込，シフトバツフア，
タイマ及びリセツト部分の説明は周知であり、本
発明とは直接関係しないので説明を省略する。

マスター側の１チツプマイコン１の拡張切換端
子２は開放しておく。この端子２はチツプ内のプ
ルアツプ抵抗によつて電源レベルにプルアツプさ
れ、HIGHレベルを保つ。

専用入出力ポート３〜５はＩ／Ｏポート信号を
入出力するポートである。複合入出力ポート６は
入出力デーポート信号とタイミング信号とのいず
れかの信号を入出力する。複合入出力ポート７は
入出力ポート信号とデータ信号とのいずれかの信
号を入出力する。複合入出力ポート８は入出力ポ
ート信号とコントロール信号とのいずれかを入出
力する。

拡張切換端子２がHIGHレベルの時にはポート
信号を入出力する様に切換えられている。

第２図は１チツプマイコンのマスター側１に
Ｉ／Ｏ拡張チツプ（以下スレーブ側）１８を増設
して使用する場合のブロツク図である。この時に
マスター側のマイコン１の拡張切換端子２は
LOWレベルに設定する。専用入出力ポート３〜
５はＩ／Ｏポート信号を入出力する。

複合入出力ポート６〜８は拡張切換端子２が
LOWレベルなので、タイミング信号と、データ
バスと、コントロール信号から成る拡張制御信号
を入出力する。

この時にマスター側のマイコン１のＩ／Ｏポー
ト６〜８は拡張制御信号を入出力するために入出
力ポートがなくなるので、代りにスレーブ側１８
のＩ／Ｏポート９，１０，１１から入出力され
る。また、拡張されたＩ／Ｏポート１２〜１７も
新たにスレーブ側１８から入出力される。

次に第３図，第４図ブロツク図にもとづいてチ
ツプ内部の構成、動作を述べる。まず第３図にお
いて１チツプマイコンをマスター側だけで使用す
る場合について述べる。まず拡張切換端子２はプ
ルアツプされてHIGHレベルになる。この時に切
換回路として動作するマルチプレクサ２３〜２５
はＩ／Ｏポート信号側を入出力する様に選択され
ている。

出力命令実行時はデータバス３０のデータが
Ｉ／Ｏ用レジスタ２０〜２２にラツチされる。
Ｉ／Ｏ用レジスタ２０〜２２のラツチ出力はマル
チプレクサ２３〜２５を経由して複合入出力ポー
ト６〜８に出力する。

入力命令実行時は複合入出力ポート６〜８のデ
ータが切換回路としてのマルチプレクサ２３〜２
５を経由してデータバス３０に入力する。

この様にして複合入出力ポート６〜８にはＩ／
Ｏポート信号が入出力される。

次に第３図マスター側と、第４図スレーブ側と
を接続してＩ／Ｏポートを拡張して使用する場合
について述べる。まず拡張切換端子２はLOWレ
ベルにする。この時、切換回路として動作するマ
ルチプレクサ２０〜２２はそれぞれタイミング信
号側と、データバス信号側と、コントロール信号
側を選択している。

従つて複合入出力ポート６〜８からはタイミン
グ信号とＩ／Ｏポートに入出力するためのデータ
バス信号と、コントロール信号から成る拡張制御
信号が入出力される。またマスター側とスレーブ
側は相互に複合、結合入出力ポート６―６ａ，７
―７ａ，８―８ａで接続されている。複合入出力
ポート８ａから入力されたコントロール信号は
Ｉ／Ｏコントロール回路４３において、結合入出
力ポート６ａから入力されたタイミング信号と
ANDゲートされる。入出力命令それぞれに必要
なタイミングでゲートされたコントロール信号を
Ｉ／Ｏコントロール信号線５４に出力する。出力
命令の実行時には結合入出力ポート７ａからデー
タバスに送られて来たデータをレジスタ４４〜５
２にラツチするとともに対応するポート９〜１７
に出力する。

入力命令の実行時にはポート９〜１７からデー
タを入力してデータバス５３に出力し、結合入出
力ポート７ａからマスター側に送る。

次に第３図，第４図を具体回路化したものを第
５図，第６図に示す。第５図において２０１〜２
１２はＤフリツプフロツプ、２１５は出力命令信
号線、２１６は拡張切換信号線、２１７は入力命
令信号線、２１８は出力命令信号線、２１９はデ
ータバスおよび入出力切換信号線、２２０は入力
命令信号線、２２１は出力命令信号線、２２２は
入力命令信号線、２２４〜２５５，２９３〜３０
４はトランジスタ、２５６〜２７９は出力ドライ
バ・トランジスタ、２８０〜２９１は入出力端
子、２９２はORゲート、３０６は切換回路であ
る。

また第６図において４０１〜４１２はマスター
側との接続端子、４１３はポートアドレスデコー
ダ、４１４はポートアドレスラツチＤフリツプフ
ロツプ、４１５はＩ／Ｏコントロール・エンコー
ダ・デコーダ、４１８〜４２２はスレーブ側の
Ｉ／Ｏポート端子、４２３〜４２７はANDゲー
ト、４２８〜４３２はＩ／ＯポートＤフリツプフ
ロツプ、４３３〜４３７はプルアツプ・トランジ
スタ、４３８〜４４２はＩ／Ｏドライバ・トラン
ジスタ、４４３〜４５２はトランスフアゲート・
トランジスタ、４５３はポートアドレス信号線で
ある。

次に動作を説明する。まずマスター側だけで使
用する場合を第５図イ〜ハにもとづき述べる。

拡張切換端子２を開放状態にすると、拡張切換
信号線２１６はHIGHレベルになつているので、
切換回路３０６を構成するトランジスタ２２４〜
２３５がOFFになり、トランジスタ２９３〜３
０４はON状態になる。この結果、第５図イにお
いて切換回路３０６は、出力ラツチ用フリツプフ
ロツプ２０１，２０２，２０３，２０４の出力を
トランジスタ２５７，２５９，２６１，２６３に
伝達し、第５図ロにおいて切換回路３０６は出力
ラツチ用フリツプフロツプ２０５，２０６，２０
７，２０８の出力をトランジスタ２６５，２６
７，２６９，２７１に伝達し、第５図ハにおい
て、切換回路３０６は出力ラツチ用フリツプフロ
ツプ２０９，２１０，２１１，２１２の出力をト
ランジスタ２７３，２７５，２７７，２７９に伝
達する。出力命令を実行すると入出力端子に出力
したいデータがデータバス３０上に乗せられると
ともに、ポートアドレス毎に独立した出力命令信
号線２１５，２１８，２２１の中で出力アドレス
に対応した一本にトリガパルスが出力される。入
出力端子２８０，２８１，２８２，２８３，に出
力する場合、出力命令信号線２１５によるトリガ
パルスに同期して出力ラツチ用フリツプフロツプ
２０１，２０２，２０３，２０４が動作し、該当
するポートに出力命令が実行されるまでデータを
保持する。このようにして、出力命令実行時には
データバス３０から出力ラツチ用フリツプフロツ
プ２０１〜２１２にラツチしてトランジスタ２５
６〜２７９による出力ドライバを駆動して入出力
端子２８０〜２９１に出力する。入力命令実行時
には出力ドライバのエンハンスメント・トランジ
スタ２５７，２５９，２６１，２６３，２６５，
２６７，２６９，２７１，２７３，２７５，２７
７，２７９をOFFにする。すると、端子２８０
〜２９１は出力ドライバのプルアツプ用デプレツ
シヨン・トランジスタ２５６，２５８，２６０，
２６２，２６４，２６６，２６８，２７０，２７
２，２７４，２７６，２７８によつて適当なイン
ピーダンスを持ち電源VDDにプルアツプされる。

入力命令を実行するとポートアドレス毎に独立
した入力命令信号線２１７，２２０，２２２の中
で入力アドレスに対応した一本にパルスが出力さ
れる。入出力端子２８０，２８１，２８２，２８
３からデータを読み込む場合、入力命令信号線２
１７のパルスによつてトランジスタ２３６，２３
７，２３８，２３９が導通状態になり、端子２８
０〜２８３のレベルをデータバス３０に伝達す
る。このようにして入出力端子２８０〜２９１に
入力されたデータは、データバス３０に入力され
る。

次にスレーブ側を拡張接続する場合を第５図イ
〜ハ及び第６図イ，ロにもとづき述べる。

まずマスター側第５図の部分を述べる。拡張切
換端子２をLOWレベルにすると拡張切換信号線
２１６がLOWレベルになるので切換回路３０６
を構成するトランジスタ２２４〜２３５がONに
なり、トランジスタ２９３〜３０４はOFFにな
る。

第５図イにおいて切換回路３０６は切換信号が
LOWレベルなので、トランジスタ２９３，２９
４，２９５，２９６がOFFになり、トランジス
タ２２４，２２５，２２６，２２７がONされる
ことにより、タイミング信号Ｔ１，Ｔ２，Ｔ３，
Ｔ４がトランジスタ２５７，２５９，２６１，２
６３のゲートに印加される。

トランジスタ２５６，２５８，２６０，２６２
はプルアツプ抵抗と等価な働きをするものであ
り、トランジスタ２５７，２５９，２６１，２６
３はインバータとして動作し、タイミング信号Ｔ
１，Ｔ２，Ｔ３，Ｔ４の反転信号が端子２８０，
２８１，２８２，２８３に出力される。

同様にして第５図ロにおいて切換回路３０６は
切換信号２１６がLOWレベルなのでトランジス
タ２９７，２９８，２９９，３００がOFFにさ
れ、トランジスタ２２８，２２９，２３０，２３
１がONされている。

始めにマスター側からデータを出力する命令を
実行中には切換信号２１９はLOWレベルなので
トランジスタ２５２，２５３，２５４，２５５が
OFFされ、トランジスタ２４８，２４９，２５
０，２５１がONされることにより、データバス
信号Ｂ１，Ｂ２，Ｂ４，Ｂ８が、トランジスタ２
６５，２６７，２６９，２７１のゲートに印加さ
れる。トランジスタ２６４，２６６，２６８，２
７０はプルアツプ抵抗と等価な働きをするもので
あり、トランジスタ２６５，２６７，２６９，２
７１はインバータとして動作し、データバス信号
Ｂ１，Ｂ２，Ｂ４，Ｂ８の反転信号が端子２８
４，２８５，２８６，２８７に出力される。

次にマスター側にデータを入力する命令を実行
中には切換信号２１９はHIGHレベルなのでトラ
ンジスタ２４８，２４９，２５０，２５１が
OFFにされ、トランジスタ２５２，２５３，２
５４，２５５がONされることにより、LOWレ
ベルがトランジスタ２６５，２６７，２６９，２
７１のゲートに印加される。

トランジスタ２６４，２６６，２６８，２７０
はプルアツプ抵抗と等価な働きをするものであ
り、トランジスタ２６５，２６７，２６９，２７
１はOFF状態なので、端子２８４，２８５，２
８６，２８７は高抵抗でプルアツプされ、入力可
能な状態に設定される。

そこで端子２８４，２８５，２８６，２８７の
信号は切換信号２１９がHIGHレベルなのでトラ
ンジスタ２４０，２４１，２４２，２４３がON
されることにより、データバスＢ１，Ｂ２，Ｂ
４，Ｂ８に伝達される。

同様にして第５図ハにおいて切換回路３０６は
切換信号２１６がLOWレベルなのでトランジス
タ３０１，３０２，３０３，３０４がOFFにさ
れ、トランジスタ２３２，２３３，２３４，２３
５がONされることにより、コントロール信号Ｃ
１，Ｃ２，Ｃ４，Ｃ８がトランジスタ２７３，２
７５，２７７，２７９のゲートに印加される。

トランジスタ２７２，２７４，２７６，２７８
はプルアツプ抵抗と等価な働きをするものであ
り、トランジスタ２７３，２７５，２７７，２７
９はインバータとして動作し、タイミング信号Ｃ
１，Ｃ２，Ｃ４，Ｃ８の反転信号が端子２８８，
２８９，２９０，２９１に出力される。

従つて、タイミング信号線３１のタイミング信
号Ｔ１〜Ｔ４と、データバス３０のデータＢ１〜
Ｂ８と、コントロール信号線３２のコントロール
信号Ｃ１〜Ｃ８が入出力ドライバ２５６〜２７９
を駆動して入出力端子２８０〜２９１に出力す
る。

マスター側と、スレーブ側の接続は入出力端子
２８０〜２９１とマスター側との接続端子４０１
〜４１２で接続される。

次に、スレーブ側第６図の動作を述べる。マス
ター側との接続端子４０９〜４１２，４０１〜４
０４より入力されたコントロール信号と、タイミ
ング信号Ｔ１〜Ｔ４はＩ／Ｏコントロールデコー
ダ・エンコーダ４１５によつてコントロール信号
RD１，WT１，RD２，WT２がつくられる。

入出力命令実行ポートアドレスは接続端子４０
１にタイミング信号が入つた時にデータバス５３
からポートアドレスラツチ４１４にラツチされ
る。このラツチ出力はポートアドレスデコーダ４
１３によつてデコードされ、ポートアドレス信号
線４５３にポートアドレスを出力する。ポートア
ドレスデコーダ４１３でデコードするアドレス
は、少なくともマスター側とスレーブ側を接続す
るためにマスター側が使用できなくなつたＩ／Ｏ
ポートアドレスを含んでいる。このことにより、
拡張のためにマスター側が失つたＩ／Ｏポートを
復元可能にする。このため、マスター側単独使用
時のプログラムがそのまま拡張時に用いることが
でき、マイコンのシリーズ化の展開時にサポート
ツールのＩ／Ｏ実現の簡易化を図ることができ
る。

すなわち、ポートアドレス信号４５３は４ビツ
ト単位の各ポートアドレスをデコードして得られ
る信号であり、ポートアドレスデコーダ４１３か
ら出力される。その出力信号線は、16本で構成さ
れている。すなわちポートアドレス信号線４５３
はポートアドレス０に対応するポートアドレス信
号を４５３―０、ポートアドレス１に対応するポ
ートアドレス信号を４５３―１とし、以下同様に
してポートアドレス１５に対応するポートアドレ
ス信号を４５３―１５とする。そのうちのポート
アドレス信号４５３―９がゲート４２３，４２
４，４２５，４２６及びトランジスタ４４８，４
４９，４５０，４５１のゲートに印加される。

端子４０１，４０２，４０３，４０４には、そ
れぞれが重複しない４相クロツクパルスが印加さ
れる。これらのパルスは命令実行マシンサイクル
と同一繰り返し周期で、かつ、命令実行サイクル
と完全に同期している。

出力命令を実行時には、初めに出力するポート
アドレスを指定し、次に、出力データを指定す
る。ポートアドレスの指定は、端子４０１にタイ
ミング信号が印加されている時に行い、出力デー
タの指定は端子４０４にタイミング信号が印加さ
れている時にデータバス信号を端子４０５，４０
６，４０７，４０８を経由して行う。

また、出力命令を実行中である旨は、端子４０
９，４１０，４１１，４１２を経由して、Ｉ／Ｏ
コントロールデコーダエンコーダ４１５に出力す
ることにより、各ポートへの書き込み指令がスレ
ーブ側に伝えられる。

ここでポートアドレス指定の動作をさらに細か
く説明すると、端子４０１にタイミング信号が印
加された時、データバス５３のデータをポートア
ドレスラツチ４１４にラツチする。この時、デー
タバスには出力ポートアドレスがエンコードされ
てのせられており、ポートアドレスラツチ４１４
の出力を、ポートアドレスデコーダ４１３に入力
することにより、指定された出力ポートアドレス
に対応するデコーダ出力信号４１３―９がHIGH
レベルになる。この状態で、第６図ロに示すゲー
ト４２３，４２４，４２５，４２６，４２７は
AND条件の一方を満たしており、書き込みのた
めのトリガパルス待ちになり、１マシンサイクル
間、この状態を保持する。

次に、ポート出力データ指定動作を詳細に説明
する。前記アドレス指定と同じマシンサイクル内
に端子４０９，４１０，４１１，４１２にコント
ロール信号がのせられ、ポートへの書き込み指令
がＩ／Ｏコントロールデコーダエンコーダ４１５
によつて解読される。

この結果、第６図イにおけるＩ／Ｏコントロー
ルデコーダエンコーダ４１５の上側半分のデコー
ド平面で出力命令がデコードされ、左から２番目
もしくは、左から４番目のデコード出力線が選択
される準備が整い、端子４０４のタイミング信号
が印加された時、デコード出力が能動となり、エ
ンコード出力WT１信号をHIGHレベルにする。

この時、端子４０５，４０６，４０７，４０８
を経由して出力データがデータバス５３に入力さ
れており、WT１信号と、デコーダ出力４１３―
９信号が共にHIGHレベルのためゲート４２３，，
４２４，４２５，４２６が開き、出力ポートラツ
チ４２８，４２９，４３０，４３１に出力データ
が取り込まれる。

さらに、出力ポートラツチ出力は、トランジス
タ４３８，４３９，４４０，４４１を駆動し、端
子４１８，４１９，４２０，４２１に出力され
る。

同様にして入力命令を実行するとまず端子４０
１にタイミング信号が印加されている期間はポー
トアドレスをエンコードした信号がデータバス５
３に乗せられており、ポートアドレスラツチ４１
４にアドレス情報をラツチするとともにポートア
ドレスデコーダ４１３の出力を一本だけHIGHレ
ベルにする。

次に端子４０３にタイミング信号が印加されて
いる期間はポート入力を指示するコードをエンコ
ードしたコントロール信号が端子４０９〜４１２
に乗せられ、Ｉ／Ｏコントロールデコーダ・エン
コーダ４１５の出力のRD１信号をHIGHレベル
にする。

この結果トランジスタ４４３，４４４，４４
５，４４６がONし、端子４１８，４１９，４２
０，４２１上のポート入力データがトランジスタ
４４３，４４４，４４５，４４６を経由してデー
タバス４１６に入力される。

出力命令実行時にはデータバス５３からＩ／Ｏ
ポートＤフリツプフロツプ４２８〜４３２に出力
したいデータをラツチする。このラツチ出力で出
力ドライバ４３３〜４４２を駆動し、スレーブ側
Ｉ／Ｏポート端子４１８〜４２１，４２２……に
出力する。

入力命令実行時にはス挿レーブ側Ｉ／Ｏポート
端子４１８〜４２１，４２２……からデータを入
力し、トランジスタ４４３〜４５２がONになる
時にデータバス５３に読み込む。

上記実施例においては、Ｉ／Ｏポート端子を用
いてＩ／Ｏ拡張用チツプの制御信号も入出力させ
る。このためＩ／Ｏポート信号と、拡張制御信号
を選択切換えて入出力させるための切換回路と、
拡張切換端子をマスタ側に設けている。すなわ
ち、拡張切換端子を１ピン増やすことによつて
Ｉ／Ｏポート数をそれ以上にたくさん増やすこと
ができるものである。

さらに、Ｉ／Ｏポートを拡張しない時には拡張
制御信号端子をマスター側に専用端子として未使
用状態のまま放置しなくても良く、効率的に端子
が活用できる。

上記実施例より明らかなように本発明によれば
マスター側だけで使用する最少システムを構成し
た時、拡張制御信号入出力端子を減らすことがで
きる。またＩ／Ｏ拡張時にもスレーブ側を汎用チ
ツプとして用意しておけば、すべてのマスター側
チツプに対してのＩ／Ｏ拡張が行なえる。

さらに、マスター側単独使用時のプログラムが
そのまま拡張時に用いることができ、マイコンの
シリーズ化の展開時にサポートツールのＩ／Ｏ実
現の簡易化を図ることができる。

【図面の簡単な説明】

第１図，第２図は本発明の一実施例によるマイ
クロコンピユータのブロツク図、第３図および第
４図はそれぞれ要部の詳細な構成を示す図、第５
図イ〜ハおよび第６図イ，ロは要部のさらに詳細
な構成を示す結線図である。 １……マスター側、１８……スレーブ側、３〜
５，９〜１７……入出力ポート、６〜８……複合
入出力ポート、６ａ〜８ａ……結合入出力ポー
ト、２３〜２５……マルチプレクサ、２……拡張
切換端子、３０６……切換回路、４５３……ポー
トアドレスデコーダ。

Claims (1)

【特許請求の範囲】
1. １ 入出力ポート信号を入出力する専用の入出力
   ポート、入出力ポート信号とタイミング信号との
   いずれかの信号を入出力する第１の複合入出力ポ
   ート、入出力ポート信号とデータ信号とのいずれ
   かの信号を入出力する第２の複合入出力ポート、
   入出力ポート信号とコントロール信号とのいずれ
   かの信号を入出力する第３の複合入出力ポート、
   前記第１，第２，第３の複合入出力ポートにそれ
   ぞれ前記入出力ポート信号もしくは前記タイミン
   グ信号，データ信号，コントロール信号のいずれ
   か一方を選択して入出力するための切換回路、お
   よびこの切換回路の選択制御を行なう拡張切換端
   子をもつマスター側と、前記マスター側の第１，
   第２，第３の複合入出力ポートにそれぞれ結合す
   る第１，第２，第３の結合入出力ポート、前記第
   １の複合入出力ポートより入力したタイミング信
   号と、前記第２の複合入出力ポートより入力した
   データ信号に含まれる前記マスター側の第１，第
   ２，第３の複合入出力ポートにそれぞれ割当てら
   れている入出力ポートアドレスを含む拡張された
   入出力ポートアドレス信号とによつて入出力ポー
   トアドレスをデコードして該入出力ポートを能動
   レベルにするアドレスデコーダ、前記第１の複合
   入出力ポートより入力したタイミング信号と、前
   記第３の複合入出力ポートより入力したコントロ
   ール信号とから書込み読出し用コントロール信号
   を発生する入出力コントロールデコーダ・エンコ
   ーダ、および前記アドレスデコーダが能動レベル
   を出力するとき動作する前記マスター側の第１，
   第２，第３の複合入出力ポートに代わる３つの入
   出力ポートを含む拡張された入出力ポートをもつ
   スレーブ側とから構成され、前記マスター側単独
   あるいは前記マスター側とスレーブ側を接続して
   使用可能なことを特徴とするマイクロコンピユー
   タ。