JPS6310835A - デイジタル伝送方式 - Google Patents
デイジタル伝送方式Info
- Publication number
- JPS6310835A JPS6310835A JP62095037A JP9503787A JPS6310835A JP S6310835 A JPS6310835 A JP S6310835A JP 62095037 A JP62095037 A JP 62095037A JP 9503787 A JP9503787 A JP 9503787A JP S6310835 A JPS6310835 A JP S6310835A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- bit
- counter
- word
- digital transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims description 19
- 238000000034 method Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 9
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000004088 simulation Methods 0.000 description 16
- 238000012795 verification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
- H04J3/0608—Detectors therefor, e.g. correlators, state machines
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1) 発明の分野
本発明は、ディジタル伝送方式、より詳細には時分割多
重化(TDM)方式によりデータを伝送するディジタル
伝送方式に関するものである。
重化(TDM)方式によりデータを伝送するディジタル
伝送方式に関するものである。
このTDM方式では、節約のため、いくつかの多重デー
タの流れが単一の流れに合成される。このデータの流れ
の合成は、多重変換装置によって行なわれる。
タの流れが単一の流れに合成される。このデータの流れ
の合成は、多重変換装置によって行なわれる。
(2) 先行技術についての説明
多重ディジタルデータを伝送する基本形式としては、7
レームが周知である。該フレームは、本来、データビッ
トおよびその他の制御ビットと共にフレーム整合路とし
て周知の特定のディジット遅から成る固定長ビットグル
ープである。
レームが周知である。該フレームは、本来、データビッ
トおよびその他の制御ビットと共にフレーム整合路とし
て周知の特定のディジット遅から成る固定長ビットグル
ープである。
前記特定のディジット逐は、前記7レーム長を形成する
間隔で繰シ返される。前記フレーム整合路によって、多
重分離装置はそれ自体データの流れと整合することがで
きる。前記多重変換装置は、例えばビットをインターリ
ーブするなどして周知の順序でその入力からビットをア
センブルするので、前記多重分離装置における整合によ
って、入力信号または端局信号を正しく再構成すること
ができる。フレーム整合語を形成する一連の前記ビット
は、一つの7レーム内で連続していなくともよい。従っ
て、フレーム整合語は1フレーム内に集められても(連
続ビット)、分散されてもよいし、またその双方の合成
であってもよい。一般に1集められた語によって、一層
迅速な整合を行なり。TDMデータ受信時における可能
な誤シ発生源は、受信機が受信したデータと整合しなく
なることにある。
間隔で繰シ返される。前記フレーム整合路によって、多
重分離装置はそれ自体データの流れと整合することがで
きる。前記多重変換装置は、例えばビットをインターリ
ーブするなどして周知の順序でその入力からビットをア
センブルするので、前記多重分離装置における整合によ
って、入力信号または端局信号を正しく再構成すること
ができる。フレーム整合語を形成する一連の前記ビット
は、一つの7レーム内で連続していなくともよい。従っ
て、フレーム整合語は1フレーム内に集められても(連
続ビット)、分散されてもよいし、またその双方の合成
であってもよい。一般に1集められた語によって、一層
迅速な整合を行なり。TDMデータ受信時における可能
な誤シ発生源は、受信機が受信したデータと整合しなく
なることにある。
この状態は、整合喪失として周知である。
整合##を含むデータの流れで迅速に整合を回復する能
力は、多くのディジタル伝送方式において′7i要な基
準となる。
力は、多くのディジタル伝送方式において′7i要な基
準となる。
本発明の目的とするところは、改良された整合性能を有
するディジタル伝送方式を提供することKある。
するディジタル伝送方式を提供することKある。
(3)発明の概要
よって、本発明は、一つの7レーム飴を夫々組込むとと
もに所定のフレーム周期で現われるフレームを有する時
分割多重化方式によるデータの流れでディジタルデータ
を受信する端末装置によって構成されている。前記端末
装置には、フレーム語を検出する装置と、受信したデー
タの流れが整合しているかどうかを判定する装置と、不
整合状態が検出されるとフレーム語を形成するビットシ
ーケンスに対する入力データの流れを1ビットずつ検索
しだす装置と、および不整合状態が検出された後前記ビ
ット毎の検査の開始を遅延させる装置とが備えられてい
る。
もに所定のフレーム周期で現われるフレームを有する時
分割多重化方式によるデータの流れでディジタルデータ
を受信する端末装置によって構成されている。前記端末
装置には、フレーム語を検出する装置と、受信したデー
タの流れが整合しているかどうかを判定する装置と、不
整合状態が検出されるとフレーム語を形成するビットシ
ーケンスに対する入力データの流れを1ビットずつ検索
しだす装置と、および不整合状態が検出された後前記ビ
ット毎の検査の開始を遅延させる装置とが備えられてい
る。
前記遅延期間は、17レーム周期マイナス1ビットの最
大炎を有することが望ましい。
大炎を有することが望ましい。
次に、本発明を東に理解し易くするため、一実施例を挙
げて添付の図面を参照しながら更に詳しく本発明を説明
する。
げて添付の図面を参照しながら更に詳しく本発明を説明
する。
(4) 好適な実施例についての説明第1(a)図に
は、時分割多重化(TDM)方式建よってディジタルデ
ータを伝送する際、発生するような汎用データシーケン
スの一例が示しである。既に述べたように、そのような
データの流れの基本単位は7レームであシ、第1(a)
図にはそのようなりレームの完全な1フレームが示しで
ある。前記フレームは、本来、その後にインターリーブ
されたデータの流れ11が続くフレーム語10と、およ
び制御ビットCとから成る。この図では、フレーム語が
フレーム中に集められておシ、分散されていない。デー
タの流れにおける次のフレームの始まシは、次のフレー
ム語10′によって示されている。それら二つのフレー
ム語、および後続の全フレーム語は、当然、同じビット
シーケンスを有する。
は、時分割多重化(TDM)方式建よってディジタルデ
ータを伝送する際、発生するような汎用データシーケン
スの一例が示しである。既に述べたように、そのような
データの流れの基本単位は7レームであシ、第1(a)
図にはそのようなりレームの完全な1フレームが示しで
ある。前記フレームは、本来、その後にインターリーブ
されたデータの流れ11が続くフレーム語10と、およ
び制御ビットCとから成る。この図では、フレーム語が
フレーム中に集められておシ、分散されていない。デー
タの流れにおける次のフレームの始まシは、次のフレー
ム語10′によって示されている。それら二つのフレー
ム語、および後続の全フレーム語は、当然、同じビット
シーケンスを有する。
第1(b)図は、前記第1(a)図の汎用フレ一ムをも
う少し詳細に示したものである。前記フレーム語10.
10’は、ビットシーケンス1100がら成る。この第
1(b)図には、四つの別個のデータの流れ(A、 B
、 CおよびD)がインターリーブされる態様も示され
ている。このインターリーブは、前記四つのデータの流
れの第1の複数のビットによってフレームのデータ搬送
部分内の第1の4つの位置が占められ、前記四つのデー
タの流れの第2の複数のビットによって次の4つの位置
が占められるというようにして行なわれる。
う少し詳細に示したものである。前記フレーム語10.
10’は、ビットシーケンス1100がら成る。この第
1(b)図には、四つの別個のデータの流れ(A、 B
、 CおよびD)がインターリーブされる態様も示され
ている。このインターリーブは、前記四つのデータの流
れの第1の複数のビットによってフレームのデータ搬送
部分内の第1の4つの位置が占められ、前記四つのデー
タの流れの第2の複数のビットによって次の4つの位置
が占められるというようにして行なわれる。
ftg ’ (c) 図a 、r :yし〜ム語」のシ
ミュレーションが三つある、すなわちフレーム語のほか
に前記4ビットの同じシーケンス1100が3回現われ
るように多重化データが構成されている典型的なフレー
ムを示したものである。そのようなシミュレーションは
、統計上不可避的洗現われる。
ミュレーションが三つある、すなわちフレーム語のほか
に前記4ビットの同じシーケンス1100が3回現われ
るように多重化データが構成されている典型的なフレー
ムを示したものである。そのようなシミュレーションは
、統計上不可避的洗現われる。
このようなデータの流れを受信すると共に復号する必要
のある装置は、いずれも、後続の前記インターリーブさ
れたデータの流れを分離するのに前記フレーム語の検出
に依存している。
のある装置は、いずれも、後続の前記インターリーブさ
れたデータの流れを分離するのに前記フレーム語の検出
に依存している。
この分離における整合が損なわれると、多重伝−ム語を
正しく検出することと7レ一人語へのシミュレーション
作用を避けることとが非常に重要である。しかしながら
、システム変数、雑音、その他の要因によシ、整合の失
なわれる可能性は常に存在する。TDM装置の仕様によ
って整合を再び得る平均時間をある特定の期間内とすべ
きであるとか、特定の期間内で整合を達成させることに
特に信頼性があるべきであるとかを常に強調している。
正しく検出することと7レ一人語へのシミュレーション
作用を避けることとが非常に重要である。しかしながら
、システム変数、雑音、その他の要因によシ、整合の失
なわれる可能性は常に存在する。TDM装置の仕様によ
って整合を再び得る平均時間をある特定の期間内とすべ
きであるとか、特定の期間内で整合を達成させることに
特に信頼性があるべきであるとかを常に強調している。
従って、受信されるTDMデータの流れが必ず整合状態
になるようにするため、前記受信装置は、フレーム語を
形成する正しいビットシーケンスか実際に存在している
かどうかを予測時間毎に検査する。第2図は、このこと
を示している。受信されないフレーム語を生ずる伝送誤
シの可能性もあるので、たった−回の不整合検出は、不
整合を示す十分条件とはみなされない。
になるようにするため、前記受信装置は、フレーム語を
形成する正しいビットシーケンスか実際に存在している
かどうかを予測時間毎に検査する。第2図は、このこと
を示している。受信されないフレーム語を生ずる伝送誤
シの可能性もあるので、たった−回の不整合検出は、不
整合を示す十分条件とはみなされない。
従って、7レーム諸が前記予測時間に検出されなくても
、ある数の連続的故障が見つけられるまで前記装置はそ
れ自体まだ整合状態にあると考えられる。この数は、所
与の実施例の場合3である。ひとたびこの状態が構出さ
れ、第2図に図示の如く整合状態信号が低くなると、整
合処理手続きが開始される。元来、この処理手続きKは
、前記7レーム暗に対応する1組のディジットが検出さ
れるまで受信端末で行なわれる直列データの検索が含ま
れる。従来のTDM方式では、不整合状態が検出される
とすぐに仁の1ビットずつの検索が開始された。前記フ
レーム語に対応する1組のディジットが検出されると直
ちに1 ちょうど1フレーム周期が経過するまで前記1
ビットずつの検索が中継される。このシーケンスは、第
3(a)図に図示されている。前記の通シ、Fは前記予
測時間に何らのフレーム語も示さず、かは正しく受信さ
れたフレーム語を示す。信号20は、装置が整合状態に
あると高(ハイ)になシ、信号30は1ビットずつの整
合検索が行なわれると高になり、かつ信号40のスパイ
クは、装置が整合状態に戻る前に整合の確認、すなわち
フレーム語の正しい受信が行なわれたことを示す。第5
(a)図は、装置が整合状LQK戻る前にフレーム語の
シミュレーションが全く検出されなかった場合の一例を
示している。この第3(a)図には、まず、不整合状態
の検出、1ビットずつの検索開始、「フレーム語」の検
出、後続のフレーム周期K「フレーム語」が再び存在し
ていることの確認、そして最後に整合状態へと戻る過程
が示されている。
、ある数の連続的故障が見つけられるまで前記装置はそ
れ自体まだ整合状態にあると考えられる。この数は、所
与の実施例の場合3である。ひとたびこの状態が構出さ
れ、第2図に図示の如く整合状態信号が低くなると、整
合処理手続きが開始される。元来、この処理手続きKは
、前記7レーム暗に対応する1組のディジットが検出さ
れるまで受信端末で行なわれる直列データの検索が含ま
れる。従来のTDM方式では、不整合状態が検出される
とすぐに仁の1ビットずつの検索が開始された。前記フ
レーム語に対応する1組のディジットが検出されると直
ちに1 ちょうど1フレーム周期が経過するまで前記1
ビットずつの検索が中継される。このシーケンスは、第
3(a)図に図示されている。前記の通シ、Fは前記予
測時間に何らのフレーム語も示さず、かは正しく受信さ
れたフレーム語を示す。信号20は、装置が整合状態に
あると高(ハイ)になシ、信号30は1ビットずつの整
合検索が行なわれると高になり、かつ信号40のスパイ
クは、装置が整合状態に戻る前に整合の確認、すなわち
フレーム語の正しい受信が行なわれたことを示す。第5
(a)図は、装置が整合状LQK戻る前にフレーム語の
シミュレーションが全く検出されなかった場合の一例を
示している。この第3(a)図には、まず、不整合状態
の検出、1ビットずつの検索開始、「フレーム語」の検
出、後続のフレーム周期K「フレーム語」が再び存在し
ていることの確認、そして最後に整合状態へと戻る過程
が示されている。
第3(b)図は、不整合状態が検出された直後にシミュ
レーションがあっり場合IC生スルシー タンスを同じ
型式で示したものである。シミュレーションは、Sで表
示されている。シミュレーションの検出に際し、1ビッ
トずつの検索(線30)が中断される。フレーム間隔確
認装置によって、1フレーム後に次の「フレーム語」が
確認される。このことは、シミュレーションのすぐ後に
続く正しい7レ一人語がバイパスされることを意味する
。前記確認装置は、フレーム語を見つけることができな
いので、1ピントずつの検索を再開しなければならない
。その場合、確認されるのは、第2の正しいフレーム語
であって、第1の「フレーム語」ではない。先行技術に
おいては、確認は成功しても装置が整合を達成するのに
長い時間を要した。
レーションがあっり場合IC生スルシー タンスを同じ
型式で示したものである。シミュレーションは、Sで表
示されている。シミュレーションの検出に際し、1ビッ
トずつの検索(線30)が中断される。フレーム間隔確
認装置によって、1フレーム後に次の「フレーム語」が
確認される。このことは、シミュレーションのすぐ後に
続く正しい7レ一人語がバイパスされることを意味する
。前記確認装置は、フレーム語を見つけることができな
いので、1ピントずつの検索を再開しなければならない
。その場合、確認されるのは、第2の正しいフレーム語
であって、第1の「フレーム語」ではない。先行技術に
おいては、確認は成功しても装置が整合を達成するのに
長い時間を要した。
受信端末装置が整合に要する平均時間は、計算すること
ができる。それは、フレーム語長と、フレーム語間隔と
、および特定の選択された語との関数である。概括^え
ばフレーム語が長くなればなるほどシミュレートされK
ぐくなり、シミュレーションが少なくなればなるほど中
断フレーム間隔の検索く費やされる時間が節減され、生
産的なビット毎の検索によシ多くの時間を費やすことが
できる。前述の例から判るように、前記1ビットずつの
検索手続きは、通常出来るだけ早い時期に始められる。
ができる。それは、フレーム語長と、フレーム語間隔と
、および特定の選択された語との関数である。概括^え
ばフレーム語が長くなればなるほどシミュレートされK
ぐくなり、シミュレーションが少なくなればなるほど中
断フレーム間隔の検索く費やされる時間が節減され、生
産的なビット毎の検索によシ多くの時間を費やすことが
できる。前述の例から判るように、前記1ビットずつの
検索手続きは、通常出来るだけ早い時期に始められる。
しかしながら、第3(b)図から明らかなように、この
手続きKよって、正しく位置決めされたフレーム語が消
失し、それKよって不整合状態が必要以上に長時間保持
されることKなる。
手続きKよって、正しく位置決めされたフレーム語が消
失し、それKよって不整合状態が必要以上に長時間保持
されることKなる。
本発明は、前記平均時間を短縮し、前記ビット毎の検索
開始を実際に遅延させることによって整合を回復する。
開始を実際に遅延させることによって整合を回復する。
この位置合わせKは、通常受信端末装置が整合を喪失す
る機構を理解しておく必要がある。
る機構を理解しておく必要がある。
作業環境下でディジタル的トラクイックは再生装置およ
び多重変換装置から成る伝送媒体を通過する。主に受信
装置に二つの影響を及ぼすデイジタルエ2−が住するこ
とがある。まず、前記伝送媒体におけるエラーは、受信
されたデータに一つ、または一連のエラーを生ずる。こ
の一つ、または一連のエラーは、フレーム語を伝送して
いる間に生じうる。通常、誤って受信された単一のフレ
ーム語によって受信装置が整合を喪失するようなことは
ない。しかしながら、ある数の連続するフレーム語が誤
って受信されるようなエラ(53)が発生すると、受信
装置によって整合検索が開始されることになる。
び多重変換装置から成る伝送媒体を通過する。主に受信
装置に二つの影響を及ぼすデイジタルエ2−が住するこ
とがある。まず、前記伝送媒体におけるエラーは、受信
されたデータに一つ、または一連のエラーを生ずる。こ
の一つ、または一連のエラーは、フレーム語を伝送して
いる間に生じうる。通常、誤って受信された単一のフレ
ーム語によって受信装置が整合を喪失するようなことは
ない。しかしながら、ある数の連続するフレーム語が誤
って受信されるようなエラ(53)が発生すると、受信
装置によって整合検索が開始されることになる。
フレーム整合故障を生ずる別の方法は、再生装置で生じ
たジッタ、または多重伝送方式における位置合せ故障と
通常関係している。このような故障が発生すると、その
結果、受信される情報に1ビットの付加または除去が行
なわれ、よってフレーム語の位置が1ビットだけ正方向
または負方向のいずれかに偏移される。すると受信装置
は、予測位置で前記フレーム語を認識できず、不整合が
7ラグされる。
たジッタ、または多重伝送方式における位置合せ故障と
通常関係している。このような故障が発生すると、その
結果、受信される情報に1ビットの付加または除去が行
なわれ、よってフレーム語の位置が1ビットだけ正方向
または負方向のいずれかに偏移される。すると受信装置
は、予測位置で前記フレーム語を認識できず、不整合が
7ラグされる。
これら2例のうちのM1例において、伝送媒体にエラ(
53)が生じた場合、前記送/受信用端末装置は、実際
には正しく同期したままである。
53)が生じた場合、前記送/受信用端末装置は、実際
には正しく同期したままである。
よって、次のフレーム語の予想到着と同時に1または予
想到着前に一就に前記1ビットずつの検索を開始するこ
とによシ、前記装置がシミュレートされたフレーム語を
認識する可能性を、はとんど低減、または除去すること
ができる。
想到着前に一就に前記1ビットずつの検索を開始するこ
とによシ、前記装置がシミュレートされたフレーム語を
認識する可能性を、はとんど低減、または除去すること
ができる。
第2例では、次の「フレーム語」の予想到着前に一度に
前記1ビットずつの検索を開始することによって真のフ
レーム語がその予想位置から1ビットだけ移動されて発
生するので、再整合手続きを妨害するシミュレーション
の可能性は、はぼ低減される。
前記1ビットずつの検索を開始することによって真のフ
レーム語がその予想位置から1ビットだけ移動されて発
生するので、再整合手続きを妨害するシミュレーション
の可能性は、はぼ低減される。
本実施例の場合、1ビットずつの検索は、不奎合検出後
1フレームマイナス1ビットの期間遅延される。
1フレームマイナス1ビットの期間遅延される。
これは第3(a)図に図示の状態であシ、本発明の概念
を利用して再整合時間が節減される。
を利用して再整合時間が節減される。
図中、シミュレーションの8がフレーム語トして認識さ
れないが、これは、ピット毎の検索をこれから開始しな
ければならないため、すなわち不整合検出後1フレーム
周期マイナス1ビット以内KSが生じたためである。第
4図を第3(a)図と比較すると、整合が1全フレーム
周期だけ早く達成されたことが判る。
れないが、これは、ピット毎の検索をこれから開始しな
ければならないため、すなわち不整合検出後1フレーム
周期マイナス1ビット以内KSが生じたためである。第
4図を第3(a)図と比較すると、整合が1全フレーム
周期だけ早く達成されたことが判る。
第4図には、本発明による受信端末装置内の再整合回路
が示しである。TDM入カデカデータれが、少なくとも
1フレーム語長と同じ長さを有する直列レジスタ50に
送られる。レジスタ50からの並列出力51は、ゲート
装fIL52に送られるが、該ゲート装置52は、前記
直列レジスタ50が前記7レ一人語を形成するビットシ
ーケンスを有した時だけ出力を発生するように構成され
ている。このシーケンスは、もちろん、真の「フレーム
語」であっても、シミュレーションであってもよい。前
記ゲート装置i52の出力は、信頼カウンタ53に送ら
れるが、該カウンタ53は、フレーム間隔カウンタ55
から線54を介して送られるクロックパルスによって、
1フレーム毎に一度クロックされる。前記クロックパル
スは、フレーム語が直列レジスタ50中にあると予想さ
れた時間にカウンタ53tl−クロックするようにタイ
ミングがとられている。
が示しである。TDM入カデカデータれが、少なくとも
1フレーム語長と同じ長さを有する直列レジスタ50に
送られる。レジスタ50からの並列出力51は、ゲート
装fIL52に送られるが、該ゲート装置52は、前記
直列レジスタ50が前記7レ一人語を形成するビットシ
ーケンスを有した時だけ出力を発生するように構成され
ている。このシーケンスは、もちろん、真の「フレーム
語」であっても、シミュレーションであってもよい。前
記ゲート装置i52の出力は、信頼カウンタ53に送ら
れるが、該カウンタ53は、フレーム間隔カウンタ55
から線54を介して送られるクロックパルスによって、
1フレーム毎に一度クロックされる。前記クロックパル
スは、フレーム語が直列レジスタ50中にあると予想さ
れた時間にカウンタ53tl−クロックするようにタイ
ミングがとられている。
フレーム語が正しく受信されると、信頼カウンタ53は
全て1の状態となシ、主整合記憶装置56を「整合」状
態に保持する。この整合状態によって、フレーム間隔カ
ウンタ55に対するリセットハルスが抑制され、前記装
置は、入力lc6るフレーム梧シーケンスと整合したま
まとなる。
全て1の状態となシ、主整合記憶装置56を「整合」状
態に保持する。この整合状態によって、フレーム間隔カ
ウンタ55に対するリセットハルスが抑制され、前記装
置は、入力lc6るフレーム梧シーケンスと整合したま
まとなる。
入力データが誤りを受け、フレーム語が予想時間に検出
されない場合、信頼カウンタ53には0が入力される。
されない場合、信頼カウンタ53には0が入力される。
主整合記憶装置56は、所定のフレーム語数が誤って受
信されるまで、または何らかのその他の不整合基準に達
するまで「整合」状態を保持する。本実施例では、信頼
カウンタ53がOの数を3つ有する場合、すなわち三つ
の連続するフレーム語が予想時間に検出されなかった場
合、不整合状態に達したとみなされる。信頼カウンタ5
5内の0の数が3個存在することが、リセット回路57
によって検出されるが、該リセット回路によって主整合
記憶装置56が不整合状態にリセットされる。この状態
の変化は、その出力がリセット回路59と接続している
遅延回路58に伝達される。該遅延回路58によって遅
延された前記主整合記憶装置からの信号は、フレーム間
隔カウンタ55をリセットさせ、後続のフレーム語また
はシミュレーションが認識されるようKする。
信されるまで、または何らかのその他の不整合基準に達
するまで「整合」状態を保持する。本実施例では、信頼
カウンタ53がOの数を3つ有する場合、すなわち三つ
の連続するフレーム語が予想時間に検出されなかった場
合、不整合状態に達したとみなされる。信頼カウンタ5
5内の0の数が3個存在することが、リセット回路57
によって検出されるが、該リセット回路によって主整合
記憶装置56が不整合状態にリセットされる。この状態
の変化は、その出力がリセット回路59と接続している
遅延回路58に伝達される。該遅延回路58によって遅
延された前記主整合記憶装置からの信号は、フレーム間
隔カウンタ55をリセットさせ、後続のフレーム語また
はシミュレーションが認識されるようKする。
正しくg誠された第1の暗は、フレーム間隔カウンタ5
5をリセットし、信頼カウンタ53の状態を1だけ増加
させる。次いで、このこと罠よって、誤シ語が検出され
るか、または主整合記憶装置56からの抑制信号によっ
て整合を再び見つけ出すことが表示されるまで、前記フ
レーム間隔カウンタのこれ以上のリセットが祭止される
。しかしながら、前記信頼カウンタ53を整合に必要な
状態まで増加させるの九十分な程、正しく受信されたフ
レーム語のシーケンスが長く続かないと、前記抑制が除
去されるとともに次のフレーム語またはシミュレーショ
ンが検出され、それに対する処理手続きが繰返されるま
で、ピット毎の検索が実行される。
5をリセットし、信頼カウンタ53の状態を1だけ増加
させる。次いで、このこと罠よって、誤シ語が検出され
るか、または主整合記憶装置56からの抑制信号によっ
て整合を再び見つけ出すことが表示されるまで、前記フ
レーム間隔カウンタのこれ以上のリセットが祭止される
。しかしながら、前記信頼カウンタ53を整合に必要な
状態まで増加させるの九十分な程、正しく受信されたフ
レーム語のシーケンスが長く続かないと、前記抑制が除
去されるとともに次のフレーム語またはシミュレーショ
ンが検出され、それに対する処理手続きが繰返されるま
で、ピット毎の検索が実行される。
信頼カウンタ53が1の数を3つ含む状態に達すると、
このことがセット回路60によって検出され、該回路6
0によって、前記主整合記憶装置が「整合」状態にセッ
トされる。
このことがセット回路60によって検出され、該回路6
0によって、前記主整合記憶装置が「整合」状態にセッ
トされる。
本実施例の場合、前記遅延回路58は1フレーム周期マ
イナス1ビットの遅延をもたらすように構成されている
。従って、フレーム語に対する1ピツトずつの検索は、
不整合が検出された後はぼ1フレ一ム周期だけ開始され
る。
イナス1ビットの遅延をもたらすように構成されている
。従って、フレーム語に対する1ピツトずつの検索は、
不整合が検出された後はぼ1フレ一ム周期だけ開始され
る。
前記遅延回路は、前記フレームインターバルカウンタ5
5からのビット伝送速度でクロックパルスを与えること
によってこの遅延信号を発生する。これらのパルスは、
線61を介して供給される。
5からのビット伝送速度でクロックパルスを与えること
によってこの遅延信号を発生する。これらのパルスは、
線61を介して供給される。
前記フレームインターバルカウンタ55は、また、その
Cp比出力クロックパルスを回路62にも供給し、種々
のインターリーブされたデータの流れが多重分離され、
適当な端局に伝送されるようKする。主整合記憶装置5
6の出力は、遅延回路58にも接続されるとともに、「
不整合」状態の警報発生にも利用することができる。
Cp比出力クロックパルスを回路62にも供給し、種々
のインターリーブされたデータの流れが多重分離され、
適当な端局に伝送されるようKする。主整合記憶装置5
6の出力は、遅延回路58にも接続されるとともに、「
不整合」状態の警報発生にも利用することができる。
前記遅延回路58によって1フレ一ム周期マイナス1ビ
ットの遅延が与えられると既に述べ九が、その他の遅延
本可能なことが判る。一般に遅延周期が短縮されると、
シミュレーションの出現が増大し、よってフレーム整合
時1′!liiを延長させることKなるが、選択された
フレーム語によって、真の語を直接取り囲む1ブロツク
のビット内でシミュレーションが出現する可能性を除去
することができる。このことによって、向上した性能を
低減させることなく制限されたビット数だけ前記遅延を
短縮することができる。
ットの遅延が与えられると既に述べ九が、その他の遅延
本可能なことが判る。一般に遅延周期が短縮されると、
シミュレーションの出現が増大し、よってフレーム整合
時1′!liiを延長させることKなるが、選択された
フレーム語によって、真の語を直接取り囲む1ブロツク
のビット内でシミュレーションが出現する可能性を除去
することができる。このことによって、向上した性能を
低減させることなく制限されたビット数だけ前記遅延を
短縮することができる。
ちょうど1フレームの遅延によって、ビットの誤りを受
けKくい装置に改良することができる。
けKくい装置に改良することができる。
1フレ一ム以上の遅延は、有益ではない。
K 1 (a)図、1(b)図および1(C)図はTD
Mデータ伝送方式におけるいくつかの典型的なデータシ
ーケンスを示し、第2図は不整合状態が検出された後の
シーケンスを示し、第5(a)図、6(b)図および3
(C)図は「整合」状態が検出された時に生じうるシー
゛ケンスを示し、かつ第4囚は本発明によるフレーム整
合検出装置のブロック図を示している。 手続補正書(方式) 1 事件の表示 特願昭62−95037号 2 発明の名称 ディジタル伝送方式 3 補正をする者 事件との関係 特許出願人名称 ザ ゼネ
ラル エレクトリック カンパニー。 ピー エル シー 4代理人 住所 〒100東京都千代田区丸の内2丁目4番1号丸
ノ内ビルヂング 752区 (発送日昭和62年6月30日) 6、補正の対象
Mデータ伝送方式におけるいくつかの典型的なデータシ
ーケンスを示し、第2図は不整合状態が検出された後の
シーケンスを示し、第5(a)図、6(b)図および3
(C)図は「整合」状態が検出された時に生じうるシー
゛ケンスを示し、かつ第4囚は本発明によるフレーム整
合検出装置のブロック図を示している。 手続補正書(方式) 1 事件の表示 特願昭62−95037号 2 発明の名称 ディジタル伝送方式 3 補正をする者 事件との関係 特許出願人名称 ザ ゼネ
ラル エレクトリック カンパニー。 ピー エル シー 4代理人 住所 〒100東京都千代田区丸の内2丁目4番1号丸
ノ内ビルヂング 752区 (発送日昭和62年6月30日) 6、補正の対象
Claims (9)
- (1)一つのフレーム語を夫々組込むとともに所定のフ
レーム周期で現われるフレームを有する時分割多重化方
式によるデータの流れによつてディジタルデータを受信
するディジタル伝送方式において、前記フレーム語を検
出するフレーム語検出装置(52)と、受信した前記時
分割多重化方式によるデータの流れとが整合しているか
どうかを判定する整合検出装置(53、55、56)と
、前記整合検出装置によつて「不整合」状態が検出され
ると前記フレーム語を形成するビットシーケンスに対す
る入力データの流れを1ビットずつ検索し始める検索装
置(53、55、56、57、59、60)と、および
「不整合」状態が検出された後、前記1ビットずつの検
索の開始を遅延させる遅延装置(58)とによつて構成
されていることを特徴とする上記ディジタル伝送方式。 - (2)特許請求の範囲第1項記載の装置において、前記
フレーム論検出装置は正しく整合されたフレーム論が検
出されると所定の状態に達するように作動するカウンタ
(53)と、前記カウンタ(53)が前記所定の状態に
なると「整合」状態に保持される主整合記憶装置(56
)と、および前記主整合記憶装置が前記「整合」状態に
ある間前記主整合カウンタを抑制するように作動する抑
制装置(60)とを備えていることを特徴とする上記デ
ィジタル伝送方式。 - (3)特許請求の範囲第2項記載の装置において、前記
フレーム語検出装置は少なくとも1フレーム語長と同じ
長さを有し、前記時分割多重化方式によるデータの流れ
を受信する直列レジスタ(50)を備えていることを特
徴とする上記ディジタル伝送方式。 - (4)特許請求の範囲第3項記載の装置において、前記
装置は前記直列レジスタ(50)を前記カウンタ(53
)に接続するゲート装置6コを備えていることを特徴と
する上記ディジタル伝送方式。 - (5)特許請求の範囲第4項記載の装置において、前記
装置は更に前記直列レジスタにフレーム語が予測される
度毎に前記カウンタ(53)をクロックするように作動
するフレーム間隔カウンタ(55)を備えていることを
特徴とする上記ディジタル伝送方式。 - (6)特許請求の範囲第4項記載の装置において、前記
装置は前記フレーム間隔カウンタ(55)によつて決定
された予測時間に前記直列レジスタ(50)内にフレー
ム語がない場合、前記カウンタの状態を変える装置を備
えていることを特徴とする上記ディジタル伝送方式。 - (7)特許請求の範囲第6項記載の装置において、前記
「不整合」は前記フレーム間隔カウンタ(55)が決定
した適正な回数での選択されたあるフレーム語数が検出
されないことによつて判定されることを特徴とする上記
ディジタル伝送方式。 - (8)特許請求の範囲第7項記載の装置において、前記
遅延信号は前記フレーム間隔カウンタ(55)に接続さ
れるとともに所定の期間前記カウンタ(53)を抑制す
るように構成されている遅延装置(58)によつて発生
されることを特徴とする上記ディジタル伝送方式。 - (9)特許請求の範囲第8項記載の装置において、前記
遅延装置は1フレーム周期マイナス1ビットの遅延信号
を発生するように作動することを特徴とする上記ディジ
タル伝送方式。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB868609499A GB8609499D0 (en) | 1986-04-18 | 1986-04-18 | Digital transmission system |
GB8609499 | 1986-04-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6310835A true JPS6310835A (ja) | 1988-01-18 |
JP2578334B2 JP2578334B2 (ja) | 1997-02-05 |
Family
ID=10596434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62095037A Expired - Lifetime JP2578334B2 (ja) | 1986-04-18 | 1987-04-17 | デイジタル伝送方式 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4788681A (ja) |
EP (1) | EP0254386B1 (ja) |
JP (1) | JP2578334B2 (ja) |
DE (1) | DE3782369T2 (ja) |
GB (2) | GB8609499D0 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108918A (ja) * | 1989-09-22 | 1991-05-09 | Nec Corp | デジタル伝送回路のフレーム同期検出方式 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4675863A (en) | 1985-03-20 | 1987-06-23 | International Mobile Machines Corp. | Subscriber RF telephone system for providing multiple speech and/or data signals simultaneously over either a single or a plurality of RF channels |
US5495508A (en) * | 1987-11-20 | 1996-02-27 | Interdigital Technology Corporation | Base station emulator |
US7106819B1 (en) | 1987-11-20 | 2006-09-12 | Interdigital Technology Corporation | Plural subscriber system utilizing synchronized timeslots on a single frequency |
US4935927A (en) * | 1987-11-20 | 1990-06-19 | International Mobile Machines Corporation | Base station emulator |
US5930297A (en) * | 1989-11-20 | 1999-07-27 | Interdigital Technology Corporation | Base station emulator |
DE3804632A1 (de) * | 1988-02-15 | 1989-08-24 | Ant Nachrichtentech | Verfahren und anordnung zum ermitteln der lage eines empfaengerseitigen worttaktes in relation zu einem gesendeten ppm-schema |
JPH0828691B2 (ja) * | 1988-03-14 | 1996-03-21 | 富士通株式会社 | フレーム同期方式 |
US4879731A (en) * | 1988-08-24 | 1989-11-07 | Ampex Corporation | Apparatus and method for sync detection in digital data |
FR2631761B1 (fr) * | 1988-05-20 | 1990-07-27 | Thomson Csf | Dispositif de detection de perte de synchronisation et son utilisation dans un reseau de transmission numerique |
US5040195A (en) * | 1988-12-20 | 1991-08-13 | Sanyo Electric Co., Ltd. | Synchronization recovery circuit for recovering word synchronization |
US5056119A (en) * | 1990-01-08 | 1991-10-08 | Sakalian Steve Y | Adaptive frame resynchronizer apparatus |
JP2744690B2 (ja) * | 1990-10-15 | 1998-04-28 | 三菱電機株式会社 | フレーム同期回路 |
US5483539A (en) * | 1990-11-07 | 1996-01-09 | Loral Aerospace Corp. | Programmable PCM/TDM demultiplexer |
JPH04192828A (ja) * | 1990-11-27 | 1992-07-13 | Fujitsu Ltd | ワードインタリーブ方式における同期方式 |
GB2282940B (en) * | 1990-11-27 | 1995-07-19 | Fujitsu Ltd | A word synchronous system for a word interleave method in a digital communication system |
US5347547A (en) * | 1992-02-21 | 1994-09-13 | Advanced Micro Devices, Inc. | Method and apparatus for synchronizing transmitter and receiver for high speed data communication |
KR950002722B1 (ko) * | 1992-09-16 | 1995-03-24 | 주식회사금성사 | 직렬-병렬 데이타 변환장치 |
US5349611A (en) * | 1992-11-13 | 1994-09-20 | Ampex Systems Corporation | Recovering synchronization in a data stream |
JP3306938B2 (ja) * | 1992-11-25 | 2002-07-24 | ソニー株式会社 | 同期符号抽出回路 |
US5383225A (en) * | 1992-12-17 | 1995-01-17 | Motorola, Inc. | Synchronizer for TDMA acquisition signal having an unknown frequency |
JP2872012B2 (ja) * | 1993-09-28 | 1999-03-17 | 日本電気株式会社 | チャンネル選択方式及びデータ受信装置 |
SE501884C2 (sv) * | 1993-10-12 | 1995-06-12 | Ellemtel Utvecklings Ab | Synkroniserande kretsarrangemang fastställer gräns mellan konsekutiva paket |
US5442636A (en) * | 1993-12-14 | 1995-08-15 | At&T Corp. | Circuit and method for alignment of digital information packets |
US5719904A (en) * | 1994-10-13 | 1998-02-17 | Samsung Electronics Co., Ltd. | Data restoring circuit |
GB2304502B (en) * | 1995-08-23 | 1999-10-06 | Plessey Telecomm | Multiplexing/demultiplexing method |
IT1320459B1 (it) * | 2000-06-27 | 2003-11-26 | Cit Alcatel | Metodo di allineamento di fase di flussi di dati appartenenti a tramea divisione di tempo relativo circuito. |
US7352777B2 (en) * | 2001-10-31 | 2008-04-01 | Intel Corporation | Data framer |
US7188290B2 (en) * | 2002-04-23 | 2007-03-06 | Intel Corporation | Data alignment for telecommunications networks |
US7012935B2 (en) * | 2002-05-16 | 2006-03-14 | Intel Corporation | Alignment and deskew device, system and method |
KR100440585B1 (ko) * | 2002-05-24 | 2004-07-19 | 한국전자통신연구원 | 대용량 데이터의 분할 전송을 위한 다중 레인간의 비틀림정렬 장치 및 방법, 그리고 기록매체 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59223037A (ja) * | 1983-06-02 | 1984-12-14 | Nec Home Electronics Ltd | 同期保護回路 |
JPS60187149A (ja) * | 1984-03-07 | 1985-09-24 | Fujitsu Ltd | フレ−ム同期回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3144515A (en) * | 1959-10-20 | 1964-08-11 | Nippon Electric Co | Synchronization system in timedivision code transmission |
GB960388A (en) * | 1960-12-02 | 1964-06-10 | British Telecomm Res Ltd | Improvements in or relating to electrical signalling systems |
GB1422150A (en) * | 1972-08-15 | 1976-01-21 | Plessey Co Ltd | Circuit arrangements for digital switching networks |
FR2300470A1 (fr) * | 1975-02-05 | 1976-09-03 | Cit Alcatel | Dispositif de synchronisation d'un train d'informations binaires sur un autre |
US3985967A (en) * | 1975-12-08 | 1976-10-12 | Bell Telephone Laboratories, Incorporated | Common control constant shift reframe circuit |
CH607475A5 (ja) * | 1976-08-06 | 1978-12-29 | Siemens Ag Albis | |
DE3212450A1 (de) * | 1982-04-02 | 1983-10-13 | Siemens AG, 1000 Berlin und 8000 München | Synchronisiereinrichtung einer digitalsignal-demultiplexeinrichung |
FR2535135B1 (fr) * | 1982-10-21 | 1988-03-25 | Servel Michel | Systeme de synchronisation de multiplex numeriques de paquets |
JPS59195755A (ja) * | 1983-04-20 | 1984-11-06 | Casio Comput Co Ltd | 小型電子機器 |
JPS59221047A (ja) * | 1983-05-30 | 1984-12-12 | Victor Co Of Japan Ltd | デイジタル信号伝送における同期信号検出回路 |
US4674088A (en) * | 1985-03-07 | 1987-06-16 | Northern Telecom Limited | Method and apparatus for detecting frame synchronization |
US4651319A (en) * | 1985-10-11 | 1987-03-17 | Motorola, Inc. | Multiplexing arrangement with fast framing |
CA1253639A (en) * | 1986-01-22 | 1989-05-02 | Alan F. Graves | Frame alignment of tributaries of a t.d.m. bit stream |
-
1986
- 1986-04-18 GB GB868609499A patent/GB8609499D0/en active Pending
-
1987
- 1987-04-13 US US07/037,929 patent/US4788681A/en not_active Expired - Lifetime
- 1987-04-13 GB GB8708792A patent/GB2189668B/en not_active Expired - Fee Related
- 1987-04-13 EP EP87303198A patent/EP0254386B1/en not_active Expired
- 1987-04-13 DE DE8787303198T patent/DE3782369T2/de not_active Expired - Fee Related
- 1987-04-17 JP JP62095037A patent/JP2578334B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59223037A (ja) * | 1983-06-02 | 1984-12-14 | Nec Home Electronics Ltd | 同期保護回路 |
JPS60187149A (ja) * | 1984-03-07 | 1985-09-24 | Fujitsu Ltd | フレ−ム同期回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03108918A (ja) * | 1989-09-22 | 1991-05-09 | Nec Corp | デジタル伝送回路のフレーム同期検出方式 |
Also Published As
Publication number | Publication date |
---|---|
GB8609499D0 (en) | 1986-05-21 |
EP0254386A2 (en) | 1988-01-27 |
EP0254386A3 (en) | 1989-11-02 |
GB8708792D0 (en) | 1987-05-20 |
JP2578334B2 (ja) | 1997-02-05 |
EP0254386B1 (en) | 1992-10-28 |
GB2189668B (en) | 1990-02-14 |
US4788681A (en) | 1988-11-29 |
DE3782369T2 (de) | 1993-05-13 |
DE3782369D1 (de) | 1992-12-03 |
GB2189668A (en) | 1987-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6310835A (ja) | デイジタル伝送方式 | |
US4316284A (en) | Frame resynchronization circuit for digital receiver | |
US4316285A (en) | Framing circuit for digital receiver | |
US4214124A (en) | Method and device for extracting a synchronizing signal from an incoming PCM signal | |
JPS6226103B2 (ja) | ||
US5282211A (en) | Slip detection during bit-error-rate measurement | |
US4132867A (en) | Process for the frame synchronization of a time division multiplex system | |
US3963869A (en) | Parity framing of pulse systems | |
JPS6340080B2 (ja) | ||
JPS58131767A (ja) | デジタル情報信号の伝送・受信装置 | |
JPH02131040A (ja) | ディジタルパス監視方法およびスタッフ多重変換装置ならびに通信システム | |
US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
CA2088210A1 (en) | Procedure for synchronizing circuit elements of a telecommunications system | |
JPH0614640B2 (ja) | フレ−ム同期回路 | |
US3535448A (en) | Two-channel time-multiplex transmission systems | |
JP2982320B2 (ja) | 同期信号抽出回路 | |
JPS6239581B2 (ja) | ||
JP3290331B2 (ja) | ブロック同期処理回路 | |
JP2841918B2 (ja) | フレーム同期監視方式 | |
JPH0435937B2 (ja) | ||
JP3146263B2 (ja) | フレーム同期方式 | |
SU1518905A2 (ru) | Устройство дл выделени рекуррентного синхросигнала с обнаружением ошибок | |
SU1411759A1 (ru) | Устройство дл сопр жени между абонентами | |
JPH0315863B2 (ja) | ||
JPH0221183B2 (ja) |