SE501884C2 - Synkroniserande kretsarrangemang fastställer gräns mellan konsekutiva paket - Google Patents

Description

501 884 _ 2 _' Uppfinningen grundar sig pà att kunna fastställa ett "gräns- snitt" mellan tvà pà varandra följande datapaket, där ett föregående datapakets sista bitposition följs omedelbart utav ett efterföljande datapakets första bitposition. rmmncnns TIDIGARE sTANnPuNxr Synkroniserande kretsarrangemang, av inledningsvis angivet slag, är tidigare kända och standardiserade.

Sålunda är det tidigare känt att anvisa ett synkroniserande kretsarrangemang, ingående i en multiplexerande/demultiplexe- rande enhet, av till i datapaket samordnad bitström och ut- nyttja principen att uppdela varje datapaket i adressbärande avsnitt och informationsbärande avsnitt samt att uppdela hela datapaketet i ett bestämt antal delar, ett eller flera bytes eller ord.

Känd teknik erbjuder att i en sekvensiellt orienterad bit- ström, uppdelad i pá varandra följande, entydigt bestämda, datapaket, kunna fastställa ett gränssnitt mellan tvá, tätt pá varandra följande datapaket, genom att inom en pà förhand bestämda andel av en konsekutiv bitsekvens av varje sänt datapaket är bitpositionernas läge och värde ständigt så valda att de, av en pà förhand bestämd kontrollberäkning, ger ett på förhand bestämt värde (säg "O").

En resp. mottagen datapaket tillhörig, konsekutivt mot nämnda bestämda andel svarande, bitsekvens utvärderas för att fast- ställa i vad man nämnda kontrollberäkning ger det förutbe- stämda värdet.

Vid en överensstämmelse förutsättes att via den utvalda andelens bitsekvens fastställes gränssnittet mellan två, pà varandra följande, datapaket.

Härvid anvisas att nämnda, till datapaketet samordnade, bit- ström vid en multiplexerande funktion uppträder på ett antal 501 884 n --3 _ inkommande förbindelser, med en bithastighet över 100 Mb/s och sedan med en högre hastighet på en utgående förbindelse och vid en demultiplexerande funktion vice versa, utan för- ändring av datapaketens informationsinneháll.

Beaktas vidare den utföringsform, som avser att beskriva föreliggande uppfinning, kan nämnas att det är tidigare känt att komplettera en standardiserad ATM-datacell eller ATM- datapaket med ett ytterligare informationsbärande bitposi- tionssavsnitt, avsett att ge växelintern adresseringsinforma- tion och vilket avsnitt adderas till den standardiserade ATM- datapaket vid ingången till växelenheten och avlägsnas vid utgången.

Exempel på teknikens tidigare ståndpunkt härvidlag visas och beskrives i den amerikanska patentskriften 5,l30,984. nznocönzLsz rön röazuccnnns UPPFINNING TEKNISKT PROBLEM Under beaktande av teknikens tidigare ståndpunkt, såsom den beskrivits ovan, torde det få anses vara ett tekniskt problem att kunna anvisa ett synkroniserande kretsarrangemang, som möjliggör i en mottagande enhet ett fastställande utav ett gränssnitt mellan varje, tätt på varandra följande, datapa- ket, och som för en enkel funktion och uppbyggnad, som en integrerad krets, erbjuder en möjlighet för att via ett styr- block eller en styrlogik kunna tilldela varje inkommande bit- ström en synkronisering, genom att till en serie-parallell- .omvandlare för resp. bitström införa en mot erforderlig synkronism svarande tidsfördröjning, varvid i parallellformat uppträdande sålunda synkroniserad bitström är via nämnda styrblock eller styrlogik matningsbar till ett minne, som via buffertkretsar och en parallell-serie-omvandling utmatar bit- strömmen på nämnda utgående förbindelse.

Det är vidare ett tekniskt problem att kunna inse de fördelar som blir förknippade med att, som ett refererande avsnitt 501 884 _ 4 _ eller andel, välja det adressbärande standaradiserade avsnit- tet i en ATM-datacell eller liknande eller en kombination av detta avsnitt och ett adderat avsnitt, för att ge växelintern adresseringsinformation.

Det är även ett tekniskt problem att kunna inse de fördelar som är förknippade med att ur varje datapakets bitsekvens utvälja en pá förhand bestämd andel och därefter uppdela nämnda andel i ett pà förhand bestämt antal delavsnitt.

Det måste också få anses vara ett tekniskt problem att kunna inse nödvändigheten av att utnyttja den egenheten att bit- positionernas läge och värde inom nämnda avsnitt vid sänd- ningen mäste ständigt vara så valda att de, vid en pá förhand bestämd kontrollberäkning eller vald paritetskontroll, alltid ger ett pá förhand bestämt, av mottagaren kännbart, värde.

Det mäste också få anses vara ett tekniskt problem att kunna inse betydelsen utav att låta en resp. datapaket tillhörig konsekutiv bitsekvens, lika med eller överstigande nämnda andel, utvärderas i den mottagande enheten samtidigt, för att där fastställa i vad män vart och ett av däri inrymda delav- snitt, vid nämnda kontrollberäkningen eller liknande, ger det förutbestämda värdet.

Det är därjämte ett tekniskt problem att kunna inse betydel- sen utav att vid en uppträdande överensstämmelse mellan ett beräknat resultat, frän i den mottagande enheten införd kon- trollberäkning eller paritetskontroll, för resp. datapakets delavsnitt och ett bestämt värde, kunna förutsätta att aktu- ell bitsekvens inom resp. delavsnitt kan därvid initiera syn- kronism, varvid gränssnittet mellan två, tätt pà varandra följande, datapaket kan fastställas.

Det ligger också ett tekniskt problem i att kunna inse de fördelar som är förknippade med att läta hela den bestämda andelen få exakt utgöras utav en, resp. datapaket tillhörig, 501 884_ adressbärande del.

Det måste också få anses vara ett tekniskt problem att med enkla medel kunna skapa sådana förutsättningar att avsnittet kan uppdelas i ett enkelt antal delavsnitt, i beroende av antalet bitpositioner, där det speciellt föreslås att antalet delavsnitt väljes för en ATM-datacell med eller utan en adde- rad växelintern adresseringsinformation till i vart fall fyra.

Det ligger därjämte ett tekniskt problem i att kunna inse tillförlitligheten och därvid fördelarna med att vid en fast- ställd överensstämmelse mellan beräknat och förväntat resul- tat, från kontrollberäkningen eller paritetskontrollen för resp. delavsnitt, gällande för ett på förhand bestämt antal, av på varandra följande datapaket, så skall först då gräns- snittet fastställas.

Det är därjämte ett tekniskt problem att kunna inse betydel- sen utav att vid en bristande överensstämmelse så krävs givetvis ett sökförfarande, där detta sökförfarande skall baseras på att den bestämda andelen av en konsekutiv bitse- kvens skall förflyttas en bitposition framåt (eller bakåt), varefter en kontrollberäkning av den nya andelen med delav- snitten utföres på samma sätt genom hela datapaketet, för att först vid en faställd överensstämmelse mellan erhållet och förväntat resultat från kontrollberäkningen eller pari- tetskontrollen för resp. delavsnitt fastställa gränssnittet och vid en ny bristande överensstämmelse ånyo förflytta den bestämda andelen en bitposition i samma riktning.

Lösurucnn För att kunna lösa ett eller flera av ovan angivna tekniska problem utgår nu föreliggande uppfinning ifrån ett synkroni- serande kretsarrangemang, av inledningsvis angivet och i det efterföljande patentkravets l ingress närmare definierat slag. 501 884 _ 5 _ Härvid anvisas enligt uppfinningen att via en integrerad krets och ett därav bildat styrblock eller en styrlogik är varje inkommande bitström synkroniserad, genom att till en serie-parallell-omvandlare för resp. bitström införa en mot synkronism svarande tidsfördröjning, att i en parallellformat sålunda uppträdande synkroniserad bitström är via nämnda styrblock eller styrlogik matningsbar till ett minne, som via buffertkretsar och en parallell-serie-omvandling utmatar bitströmmen pà nämnda utgående förbindelse, med en förändrad bithastighet.

Sàsom föreslagna utföringsformer, fallande inom ramen för uppfinningstanken, anvisas att den nämnda bestämda andelen utgöres av en resp. datapaket tillhörig adressbärande del.

Det anvisas vidare att andelen är uppdelad i ett bestämt an- tal delavsnitt, och att dessa väljas till fyra.

Vidare anvisas att först vid en repeterad fastställd överens- stämmelse, gällande för ett på förhand bestämt antal, pà varandra följande, datapaket, fastställes gränssnittet.

Vidare anvisas att vid en bristande överensstämmelse skapas förutsättningar för att förflytta den bestämda andelen inom den konsekutiva bitsekvensen en bitposition, framåt eller bakåt, varefter en förnyad kontrollberäkning inom styrenheten av den nya andelen utföres pà samma sätt, för att vid en nu uppträdande överensstämmelse kunna fastställa det nya gräns- snittet och vid en förnyad bristande överensstämmelse för- flytta den bestämda andelens bitpositioner ånyo en bitposi- tion i samma riktning.

FÖRDELAR De fördelar som främst kan fä anses vara kännetecknande för ett synkroniserande kretsarrangemang, i enlighet med förelig- gande uppfinning, är att härigenom har det blivit möjligt att kunna fastställa gränssnittet mellan inkommande två, tätt pà 501 884, _ 7 _ varandra följande, datapaket bland en kontinuerlig ström av datapaket, och därjämte för varje inkommande bitström på varje förbindelse skapa förutsättningar för att kunna införa en mot synkronism svarande tidsfördröjning, så att samtliga bitströmmar, som kan uppträda som en grupperad logisk länk, inkommer till ett styrblock eller en styrlogik för en synkron och samordnad lagring i ett minne, för att därur matas i turordning seriellt till en utgående förbindelse.

Det som främst kan få anses vara kännetecknande för ett synkroniserande kretsarrangemang, i enlighet med föreliggande uppfinning, anges i det efterföljande patentkravets 1 känne- tecknande del.

KORT FIGURBESKRIVNING En för närvarande föreslagen utföringsform utav ett arrange- mang, arbetande i enlighet med uppfinningens principer, skall nu närmare beskrivas med hänvisning till bifogad ritning, där; figur 1 visar en integrerad krets för en multiple- xerande/demultiplexerande enhet, med fyra ingående förbindelser och en utgående för- bindelse eller vice versa, figur 2 visar schematiskt en sändare samt till fyra ingående förbindelser, i en mottaga- re, samordnade serie-parallell-omvandlare, figur 3 visar ett principiellt funktionsblocksar- rangemang för serie-parallell-omvandlingen och en samverkan med ett styrblock eller en styrlogik samt 501 884 _ 5 _ figur 4 avser att illustrera orienteringen utav bitpositionerna i en standardiserad ATM datacell, med tillagt avsnitt för en vä- xelintern adressering. nrsmuvnznc övzn uu rönzsucnn urrönxncsronn Med hänvisning till figur 1 visas där i blockschemaform en som en integrerad krets formad multiplexerande/demultliplexe- rande enhet 1.

Denna enhet 1 anvisar fyra ingående förbindelser 2, anslutna till en signalmcttagande krets 3, som står i förbindelse (25) med ett styrblock eller en styrlogik 4, samverkande med ett minne 5 och en buffertkrets 6, som via en signalsändande krets 7 är anordnad att i serieform sända en bitström pà en förbindelse 8, anpassad med en hastighet överstigande resp. bitström, uppträdande på resp. av de fyra ingående förbindel- serna 2.

Vidare visas en synkroniseringsanordning 9, vars funktion tillsammans med styrlogiken 4 närmare skall beskrivas i det efterföljande.

Enheten l är även anpassad för en demultiplexerande funktion och avser att emottaga en på en förbindelse 8' uppträdande seriell bitström och neddela den till fyra parallella bit- strömmar över var sin utgående förbindelse 2'.

Den efterföljande beskrivningen avser i första hand att i förenklande syfte omfatta den multiplexerande funktionen.

Med hänvisning till figur 2 visas hur en sändare 10 är anord- ~ nad att pà var och en av fyra förbindelser 2a, 2b, 2c och 2d kunna sända en sekvensiellt orienterad bitström. Var och en av bitströmmarna är sinsemellan något tidsförskjutna men är strukturerade som pá varandra tätt följande datapaket och utgör tillsammans en grupperad logisk länk. En ATM-relaterad 501 884. --9 _ datacells bitpositioner är visade i figur 4.

Figur 2 avser vidare att beakta att för varje förbindelse gäller att en datacell 20 föregås av en datacell 21 och efterföljes av en datacell 22 och där en datacells sista bitposition uppträder intill en efterkommande datacells första bitposition.

Varje sådant datapaket eller datacell, såsom datapaketet 20 enligt figur 4, består av 60 oktetter, där en standardiserad adressbärande del eller ett cellhuvud 20a (Header) består av 5 oktetter, en tillagd adressbärande del 20b består ävenledes av 5 oktetter och avser en internt utnyttjbar adresserings- del, som adderas vid datacellens inträde till en växel och avlägsnas när dataceller lämnar växeln.

Vidare förefinns en informationsbärande del 20c (Payload).

Totala antalet bitpositioner i en sådan datacell har såle- des valts till 480, fördelade på 60 oktetter.

Uppfinningen bygger pá nödvändigheten av att varje utnyttjat datapaket skall omfatta ett på förhand bestämt antal bitposi- tioner.

Vidare anvisar uppfinningen att bland samtliga av dessa bit- positioner så skall några kunna vara uppdelade eller samord- nade i ett på förhand bestämt antal andelar.

Utföringsexemplet illustrerar detta genom att datacellen 20 omfattar ett första avsnitt 20ab (inkluderande två delavsnitt 20a, 20b) och ett andra avsnitt 20c.

Vidare kan konstateras att avsnittet 20ab, innehåller ett antal bitpositioner 20d (en byte insorterad i fältet 10), som är avsedda för bitpositioner representerade ett kontrollfält. 501 884 _10..

Uppfinningen bygger på att i första hand utnyttja avsnittet 20ab, samt kontrollfältet 20d.

I en sändande enhet 10 förefinns i och för sig kända medel, som tillför till fältet 20d en bitkonfiguration, represente- rande värdet för en i sändaren 10 utförd kontrollberäkning, enligt en vald algoritm eller via paritetskontroll, av bit- positionerna i avsnittet 20ab i övrigt.

Vald algoritm eller utförd paritetskontroll av avsnittet 20ab skall ge ett valt, av mottagaren igenkännbart, värde, och i förenklande syfte kan antagas att detta värde alltid sättes till "O".

Härvid kommer via sändaren 10 detta avsnitt (20ab) med övriga datacelltillhöriga bitpositioner (20c) att överföras via för- bindelsens 2 pá en av fyra ledningar 2a - 2d, till den motta- gande enheten 3.

Här bör noteras att även om samtliga datapaket skulle sändas samtidigt och i synkronism från sändaren 10 över de fyra ledningarna 2a, 2b, 2c och 2d till mottagaren 3 har man att utgå ifran att dessa datapaket icke inkommer samtidigt och i synkronism till mottagaren 3. Även om datapaketen sändes medvetet tidsförskjutna enligt principerna visade och be- skrivna i publikationen PCT/SE93/00277, så krävs synkronise- ring till vald tidsförskjutning.

Det krävs således en synkronisering av samtliga emottagna signaler i enheten 1.

Inledningsvis skall uppfinningens principer och funktioner med tillhörande medel närmare beskrivas, där bitpositionerna på förbindelsen 2a råkar inkomma till den mottagande kretsen 3a i synkronism med en mottagaren 3 tillhörig eller alstrad synkroniseringsignal. 501 884 --11 _ Med hänvisning till figur 2 illustreras hur de seriellt uppträdande datapaketen 20 på förbindelsen 2a inkommer till en serie-parallell-omvandlare 3a, varvid datapaketens bit- positioner uppdelas i parallellöverförbara 20 bitars ord på en ledning 25.

Med hänvisning till figur 3 illustreras hur bitströmmen på ledningen 2a införes i ett 20-bitars register 21, och ned- flyttas till ett intillvarande register 22.

Bitpositionerna i registret 22 förflyttas till ett register 23, som av en aktiveringssignal på ledningen 24 för över bitpositionerna till styrenheten 4.

Styrenheten 4 räknar nu ut i en beräkningskrets 30 kontroll- summan för fyra på varandra följande 20-bitars bitsekvenser och noterar att kontrollsumman är "0", varvid styrenheten 4 indikerar för synkroniseringsenheten 9 att kontrollsumman var "O" varvid synkroniseringsenheten 9 alstrar, via ledning 26, en signal för datapaketets början och varje 20-bitars bitse- kvens kan lagras i minnet 5.

Som en säkerhetskontroll avvaktar styrenheten 4 via en krets 30' på att de beräknade bitpositionerna ger värdet "O" under ett antal datapaket, säg fyra datapaket, innan godkänd syn- kronisering aktiveras och för detta ändamål krävs en räknare 31 så att datapaketets totala antal bitpositioner kan be- aktas.

Skulle en sådan beräkning inte ge resultatet "0", vilket antages vara fallet för ledningen 2b sänder styrenheten 4 ett kommando på ledning 32 till synkroniseringsenheten 9 att via ledning 24 stege fram registret 22a ett steg, varefter följer en ny beräkning av fyra därpå följande datapakettillhöriga 20-bitars bitsekvenser.

Blir därvid kontrollsumman "0" föreligger synkronism, om ej 501 884 -12- krävs ytterligare en stegning och en ny beräkning för samt- liga datapaket tillhöriga bitpositionerna ända tills synkro- nism erhålles.

För att det skall vara möjligt att kunna synkronisera på detta sätt krävs att varje datapakets samtliga bitpositioner och deras tilldelade värden, skall vid sändningen uppfylla i vart fall vissa grundkriteria.

Dessa kan summeras enligt följande; a) b) c) d) e) Varje datapaket måste ha ett på förhand bestämt antal bitpositioner, och en på förhand bestämd has- tighet, vilket kontrolleras i enheterna 30 och 31.

Varje datapaket bör vara uppdelbart på ett entydigt sätt i ett bestämt antal andelar, såsom den adressbärande andelen (20ab) och den in- formationsbärande andelen (20c). säg två andelar, En av dessa andelar, säg den adressbärande andelen (20ab), skall vara jämnt uppdelbar i ett antal lika delavsnitt, (säg fyra delavsnitt med 20 bitars ord).

Vid sändningen krävs att bitpositionerna inom varje sådant delavsnitt (20a,20b), för resp. datapaket har tilldelats en mot önskad informationsöverföring svarande bitkonfiguration, men att dessutom ett bitfält (20d) kompletterats med en sådan konfigura- tion att när samtliga bitpositioner och deras värde kontrollerats, säg genom en beräkning 30 medelst en vald algoritm eller via en paritetskontroll, så skall kontrollen ge ett och samma värde för varje datapaket.

Att varje annat delavsnitt (20c) bör inte har en bitkonfiguration som med samma antal bitpositioner 501 '884_ _-13 _ som i avnittet (20ab) och vid en vald beräkning eller kontroll ger samma värde.

I vart fall skall sannolikheten för att ett sådant valt delavsnitt, inom eller mellan de angivna delavsnitten 20a, 20b och 20c, skall ge ett förväntat värde för vart och ett av ett antal pá varandra följande datapaket vara mycket liten.

Synkroniseringslogiken 9 och/eller styrlogiken 4 har inom sig biträknare 31, så att ett datapakets totala antal bitpositio- ner är känt, så att därav början och slutet pá ett datapaket kan fastställas.

Vid en demultiplexerande funktion sker i princip samma funk- tionella flöde.

Parallellformaterade datapaket härrörande från ledningarna 2a-2d kan nu, via vald tidsfördröjning matas som ett antal 20-bitars ord till styrlogiken 4, som lagrar dessa i minnet 5, som i tur och ordning matar 20-bitars ord till en buffert- krets, som via en parallell-serie-omvandlare 7 sänder datapa- keten pà en ledning eller en förbindelse 8.

Härav följer att för föreliggande uppfinning gäller att vid en multiplexerande funktion eller en demultiplexerande funk- tion kan en gemensam synkroniseringslogik 9 komma till an- vändning samtidigt som ävenledes ett gemensamt minne 5, gemensamma buffertkretsar 6 m.m. kan utnyttjas.

En kretsuppsättningar av hithörande slag kan med fördel komma till användning vid en enhet som är visad och beskriven i en samtidigt med denna ansökan inlämnad ansökan benämnd "En signalmottagande och en signalsändande enhet" eller vid en enhet som är visad och beskriven i en samtidigt med denna ansökan inlämnad ansökan benämnd "Signalbehandlande enhet" eller vid en enhet som är visad och beskriven i en samtidigt med denna ansökan inlämnad ansökan benämnd "Multliplexeran- 501 884 _ 14 _ de/demultiplexerande enhet".

Hänvisning till nämnda ansökningar göres för att därav få en djupare insikt om uppfinningens tillämpning och innehållet i nämnda ansökningar skall betraktas som en del av denna an- sökan.

Uppfinningen är givetvis inte begränsad till den ovan såsom exempel angivna utföringsformen utan kan genomgå modifikatio- ner inom ramen för uppfinningstanken illustrerad i efter- följande patentkrav.

Claims (5)

501 884, -_15 _ PATENTKRAV

1. Synkroniserande kretsarrangemang ingående i en multi- plexerande/demultiplexerande enhet av till i datapaket sam- ordnad bitström utnyttjande principen att 1 en sekvensiellt orienterad bitström, uppdelad i på varandra följande, enty- digt bestämda, datapaket, kunna fastställa ett gränssnitt mellan två, tätt på varandra följande datapaket, genom att inom en pä förhand bestämda andel av en konsekutiv bitsekvens av varje sänt datapaket är bitpositionernas läge och värde ständigt så valda att de, av en på förhand bestämd kontroll- beräkning, ger ett pá förhand bestämt värde (säg "0"), att en, resp. mottagen datapaket tillhörig, konsekutivt mot nämnda bestämda andel svarande, bitsekvens utvärderas för att fastställa i vad män nämnda kontrollberäkning ger det förut- bestämda värdet och vid en överensstämmelse förutsättes att via den utvalda andelens bitsekvens fastställes gränssnittet mellan två, på varandra följande, datapaket, varvid nämnda till datapaket samordnade bitström vid en multiplexerande funktion uppträder pà ett antal inkommande förbindelser och en utgående förbindelse och vid en demultiplexerande funktion vice versa, k ä n n e t e c k n a t därav, att via ett styrblock eller styrlogik (4,9) är varje inkommande bitström synkroniserad genom att till en serie-parallell-omvandlare (3b) för resp. bitström införa en mot synkronism svarande tidsfördröjning, att i parallellformat uppträdande sålunda synkroniserad bitström är via nämnda styrblock- eller styrlo- gik (4) matningsbart till ett minne (S), som via buffert- kretsar (6) och en parallell-serie-omvandling (7) utmatar bitströmmen på nämnda utgående förbindelse (8).

2. Arrangemang enligt patentkravet l, k ä n n e t e c k - n a t därav, att den bestämda andelen utgöres av en resp. datapaket tillhörig adressbärande del.

3. Arrangemang enligt patentkravet l eller 2, k ä n n e - t e c k n a t därav, att andelen är uppdelad i ett bestämt antal delavsnitt, som med fördel väljes till i vart fall fyra. 501 884 - 16,-

4. Arrangemang enligt patentkravet l, 2 eller 3, k ä n n e - t e c k n a t därav, att först vid en fastställd överens- stämmelse, gällande för ett pä förhand bestämt antal, på varandra följande, datapaket, fastställes gränssnittet.

5. Arrangemang enligt patentkravet 1 eller 4, k ä n n e - t e c k n a t därav, att vid en bristande överensstämmelse vid någon av de inkommande förbindelserna (2a-2d) förflyttas den bestämda andelen av konsekutiv bitsekvens en bitposition framàt, eller bakåt, varefter en kontrollberäkning av andelen utföres på samma sätt, för att vid överensstämmelse faststäl- la gränssnittet och vid bristande överensstämmelse ånyo för- flytta den bestämda andelen en ytterligare bitposition i samma riktning.