JP2638494B2 - 電圧／電流変換回路 - Google Patents
電圧／電流変換回路Info
- Publication number
- JP2638494B2 JP2638494B2 JP6190270A JP19027094A JP2638494B2 JP 2638494 B2 JP2638494 B2 JP 2638494B2 JP 6190270 A JP6190270 A JP 6190270A JP 19027094 A JP19027094 A JP 19027094A JP 2638494 B2 JP2638494 B2 JP 2638494B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- conversion circuit
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1408—Balanced arrangements with diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
- H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0033—Current mirrors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45098—Two current mirrors coupled in a subtracting configuration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45476—Indexing scheme relating to differential amplifiers the CSC comprising a mirror circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電圧／電流変換回路に
関し、特に低電圧で動作するアナログ乗算回路の電流駆
動部を構成する電圧／電流変換回路、及び、バランス／
アンバランス変換機能を有する電圧／電流変換回路に関
する。
関し、特に低電圧で動作するアナログ乗算回路の電流駆
動部を構成する電圧／電流変換回路、及び、バランス／
アンバランス変換機能を有する電圧／電流変換回路に関
する。
【０００２】
【従来の技術】従来の電圧／電流変換回路を有するアナ
ログ乗算器を図１３に示す（特開平３−３３９８９号公
報）。電圧／電流変換回路は、定電流源４０により駆動
され、トランジスタ３３、３４及び３８を含むカレント
ミラー回路から成る定電流部と、トランジスタ３１、３
２から成り、入力信号Ｖ1 をトランジスタ３１、３２の
コレクタ電流に変換し、ＰＮＰトランジスタから成る定
電流源トランジスタ３６、３７のコレクタ電流との差分
をコンプリメンタリな出力電流Ｉ1 、Ｉ2 として出力す
る差動増幅部とを有する。
ログ乗算器を図１３に示す（特開平３−３３９８９号公
報）。電圧／電流変換回路は、定電流源４０により駆動
され、トランジスタ３３、３４及び３８を含むカレント
ミラー回路から成る定電流部と、トランジスタ３１、３
２から成り、入力信号Ｖ1 をトランジスタ３１、３２の
コレクタ電流に変換し、ＰＮＰトランジスタから成る定
電流源トランジスタ３６、３７のコレクタ電流との差分
をコンプリメンタリな出力電流Ｉ1 、Ｉ2 として出力す
る差動増幅部とを有する。
【０００３】電圧／電流変換回路の出力電流Ｉ1及びＩ2
は、ギルバートセルに入力される。ギルバートセル
は、トランジスタ３及びトランジスタ１、並びに、トラ
ンジスタ４及びトランジスタ２から夫々構成される２つ
のカレントミラー回路の各一方のトランジスタ１及び２
と、これらカレントミラー回路の各電流を夫々トランジ
スタ１及びトランジスタ２のコレクタ電流に変換し、入
力電圧Ｖ2が差動入力として夫々入力される第１の差動
対を成すトランジスタ６及び７、並びに、第２の差動対
を成すトランジスタ８及び９とから構成される。
は、ギルバートセルに入力される。ギルバートセル
は、トランジスタ３及びトランジスタ１、並びに、トラ
ンジスタ４及びトランジスタ２から夫々構成される２つ
のカレントミラー回路の各一方のトランジスタ１及び２
と、これらカレントミラー回路の各電流を夫々トランジ
スタ１及びトランジスタ２のコレクタ電流に変換し、入
力電圧Ｖ2が差動入力として夫々入力される第１の差動
対を成すトランジスタ６及び７、並びに、第２の差動対
を成すトランジスタ８及び９とから構成される。
【０００４】上記アナログ乗算器では、電圧／電流変換
回路にエミッタホロワを使用していない点と、ギルバー
トセルの下に定電流源を必要とせず、コンプリメンタリ
な電流源としてトランジスタ１、２を動作させているた
めに、低電圧での動作が実現できる。入力Ｖ1とＶ2の乗
算結果がＩ3 、Ｉ4 の出力電流として得られる。
回路にエミッタホロワを使用していない点と、ギルバー
トセルの下に定電流源を必要とせず、コンプリメンタリ
な電流源としてトランジスタ１、２を動作させているた
めに、低電圧での動作が実現できる。入力Ｖ1とＶ2の乗
算結果がＩ3 、Ｉ4 の出力電流として得られる。
【０００５】従来の電圧／電流変換回路の他の例とし
て、ISSCC94 WP2.6“A・2V2GHZ SiBipolar Direct-Conve
rsion Quadrature Modulator." pp40-41が挙げられる。
この回路図を図１４に示す。トランジスタ３１、３２を
差動対とする差動増幅回路の出力電圧を、トランジスタ
３６、３７から成るエミッタホロワと、ダイオード接続
されたトランジスタ３、４およびエミッタ抵抗１３、１
４により電圧／電流変換して出力電流Ｉ1 、Ｉ2 をとり
出し、トランジスタ１と抵抗１１、及び、トランジスタ
２と抵抗１２から成るカレントミラー回路と、トランジ
スタ６、７、８、９から成るギルバートセルとによって
アナログ乗算器を構成している。入力Ｖ1とＶ2の乗算結
果がＩ3 、Ｉ4 の出力電流として得られる。
て、ISSCC94 WP2.6“A・2V2GHZ SiBipolar Direct-Conve
rsion Quadrature Modulator." pp40-41が挙げられる。
この回路図を図１４に示す。トランジスタ３１、３２を
差動対とする差動増幅回路の出力電圧を、トランジスタ
３６、３７から成るエミッタホロワと、ダイオード接続
されたトランジスタ３、４およびエミッタ抵抗１３、１
４により電圧／電流変換して出力電流Ｉ1 、Ｉ2 をとり
出し、トランジスタ１と抵抗１１、及び、トランジスタ
２と抵抗１２から成るカレントミラー回路と、トランジ
スタ６、７、８、９から成るギルバートセルとによって
アナログ乗算器を構成している。入力Ｖ1とＶ2の乗算結
果がＩ3 、Ｉ4 の出力電流として得られる。
【０００６】
【発明が解決しようとする課題】図１３に示した従来の
電圧／電流変換回路では、電流の差分をとるために差動
増幅回路の負荷およびカレントミラーの折り返し部分に
ＰＮＰトランジスタ３６、３７を使用している。したが
って、この電圧／電流変換回路を実現するためには、Ｐ
ＮＰトランジスタを形成するためのデバイスプロセスを
用いる必要がある。通常、ＰＮＰトランジスタを有する
ＬＳＩプロセスは、ＮＰＮトランジスタのみを有するプ
ロセスにくらべて製造工程が複雑である。このため、同
図の電圧／電流変換回路を採用することにより、ＬＳＩ
の価格が高くなるという欠点があった。
電圧／電流変換回路では、電流の差分をとるために差動
増幅回路の負荷およびカレントミラーの折り返し部分に
ＰＮＰトランジスタ３６、３７を使用している。したが
って、この電圧／電流変換回路を実現するためには、Ｐ
ＮＰトランジスタを形成するためのデバイスプロセスを
用いる必要がある。通常、ＰＮＰトランジスタを有する
ＬＳＩプロセスは、ＮＰＮトランジスタのみを有するプ
ロセスにくらべて製造工程が複雑である。このため、同
図の電圧／電流変換回路を採用することにより、ＬＳＩ
の価格が高くなるという欠点があった。
【０００７】また、図１４に示した従来の電圧／電流変
換回路では、トランジスタ３６、３７から成るエミッタ
ホロワを採用するため、エミッタホロワを採用しない回
路に比べて、トランジスタのベース・エミッタ間順方向
電圧約０．８Ｖ分だけ高い電源電圧を必要とする欠点が
あった。ISSCC WP2.6の論文にはこの回路の動作電圧は
２Ｖであると記述されている。
換回路では、トランジスタ３６、３７から成るエミッタ
ホロワを採用するため、エミッタホロワを採用しない回
路に比べて、トランジスタのベース・エミッタ間順方向
電圧約０．８Ｖ分だけ高い電源電圧を必要とする欠点が
あった。ISSCC WP2.6の論文にはこの回路の動作電圧は
２Ｖであると記述されている。
【０００８】上記に鑑み、本発明の目的は、低い電源電
圧で作動可能であると共に、工程が複雑化しないで製造
できる電圧／電流変換回路を提供することを目的とす
る。
圧で作動可能であると共に、工程が複雑化しないで製造
できる電圧／電流変換回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の電圧／電流変換回路は、一端が電源に接続
された定電流源２１と、ベースが第１の入力端に接続さ
れエミッタが接地されて、コレクタより出力電流Ｉ2 を
とり出す第１のトランジスタ２と、ベースが前記第１の
入力端に接続されエミッタが接地され、コレクタが前記
定電流源２１の他端に接続された第２のトランジスタ３
と、エミッタが接地され、ベースとコレクタとが共通に
前記定電流源２１の他端に接続された第３のトランジス
タ４と、ベースが前記第３のトランジスタ４のベースと
コレクタとに接続され、エミッタが接地されて、コレク
タより出力電流Ｉ1 をとり出す第４のトランジスタ１と
を備え、前記第１の入力端に印加された電圧Ｖinを前記
第４のトランジスタ１及び第１のトランジスタ２の出力
電流Ｉ1及びＩ2 に変換することを特徴とする。
め、本発明の電圧／電流変換回路は、一端が電源に接続
された定電流源２１と、ベースが第１の入力端に接続さ
れエミッタが接地されて、コレクタより出力電流Ｉ2 を
とり出す第１のトランジスタ２と、ベースが前記第１の
入力端に接続されエミッタが接地され、コレクタが前記
定電流源２１の他端に接続された第２のトランジスタ３
と、エミッタが接地され、ベースとコレクタとが共通に
前記定電流源２１の他端に接続された第３のトランジス
タ４と、ベースが前記第３のトランジスタ４のベースと
コレクタとに接続され、エミッタが接地されて、コレク
タより出力電流Ｉ1 をとり出す第４のトランジスタ１と
を備え、前記第１の入力端に印加された電圧Ｖinを前記
第４のトランジスタ１及び第１のトランジスタ２の出力
電流Ｉ1及びＩ2 に変換することを特徴とする。
【００１０】ここで、本発明の電圧／電流変換回路は、
好ましくは、第１〜第４のトランジスタの各エミッタ
は、夫々抵抗を介して接地される。かかる構成を採用す
ることにより、入出力特性の線型性が向上する。
好ましくは、第１〜第４のトランジスタの各エミッタ
は、夫々抵抗を介して接地される。かかる構成を採用す
ることにより、入出力特性の線型性が向上する。
【００１１】また、定電流源２１は抵抗によって実現す
ることが好ましく、この場合、回路が簡素化される。
ることが好ましく、この場合、回路が簡素化される。
【００１２】更に、本発明の電圧／電流変換回路は、ベ
ースとコレクタとが前記第１の入力端に接続され、エミ
ッタが接地された第５のトランジスタ５と、前記第１の
入力端と電源との間に接続された第２の定電流源２２
と、前記第１の入力端に一端が接続されたコンデンサ４
１とを更に備え、入力信号が前記コンデンサ４１の他端
から外部より印加される電圧／電流変換回路として構成
することが好ましく、この場合、回路内にベースバイア
ス回路が内蔵できる。
ースとコレクタとが前記第１の入力端に接続され、エミ
ッタが接地された第５のトランジスタ５と、前記第１の
入力端と電源との間に接続された第２の定電流源２２
と、前記第１の入力端に一端が接続されたコンデンサ４
１とを更に備え、入力信号が前記コンデンサ４１の他端
から外部より印加される電圧／電流変換回路として構成
することが好ましく、この場合、回路内にベースバイア
ス回路が内蔵できる。
【００１３】更に、前記第２の定電流源２２は抵抗によ
って実現することが好ましく、この場合、回路が簡素化
できる。
って実現することが好ましく、この場合、回路が簡素化
できる。
【００１４】更に、本発明の電圧／電流変換回路を、エ
ミッタが夫々前記トランジスタ１のコレクタに接続され
た第６のトランジスタ６及び第７のトランジスタ７と、
エミッタが夫々前記トランジスタ２のコレクタに接続さ
れた第８のトランジスタ８及び第９のトランジスタ９と
を更に備え、前記第６のトランジスタ６のベースと前記
第９のトランジスタ９のベースとが夫々第２の入力端に
接続され、前記第７のトランジスタ７のベースと前記第
８のトランジスタ８のベースとが第３の入力端に接続さ
れ、前記第１の入力端に第１の信号Ｖin1が入力され、
前記第２の入力端及び前記第３の入力端に差動信号を成
す第２の信号Ｖin2が入力され、前記第６のトランジス
タ６のコレクタと前記第８のトランジスタ８のコレクタ
とが互いに接続されて出力電流Ｉ3がとり出され、前記
第７のトランジスタ７のコレクタと前記第９のトランジ
スタ９のコレクタとが互いに接続されて出力電流Ｉ4が
とり出されるように構成することで、この電圧／電流変
換回路を乗算回路として構成できる。
ミッタが夫々前記トランジスタ１のコレクタに接続され
た第６のトランジスタ６及び第７のトランジスタ７と、
エミッタが夫々前記トランジスタ２のコレクタに接続さ
れた第８のトランジスタ８及び第９のトランジスタ９と
を更に備え、前記第６のトランジスタ６のベースと前記
第９のトランジスタ９のベースとが夫々第２の入力端に
接続され、前記第７のトランジスタ７のベースと前記第
８のトランジスタ８のベースとが第３の入力端に接続さ
れ、前記第１の入力端に第１の信号Ｖin1が入力され、
前記第２の入力端及び前記第３の入力端に差動信号を成
す第２の信号Ｖin2が入力され、前記第６のトランジス
タ６のコレクタと前記第８のトランジスタ８のコレクタ
とが互いに接続されて出力電流Ｉ3がとり出され、前記
第７のトランジスタ７のコレクタと前記第９のトランジ
スタ９のコレクタとが互いに接続されて出力電流Ｉ4が
とり出されるように構成することで、この電圧／電流変
換回路を乗算回路として構成できる。
【００１５】
【作用】本発明の電圧／電流変換回路では、第１の入力
端に印加された電圧Ｖinが第４のトランジスタ１及び第
１のトランジスタ２の出力電流Ｉ1及びＩ2 に変換さ
れ、この場合、電流源を抵抗等により構成すれば、全体
をＮＰＮトランジスタから成るＩＣとして構成すること
ができ、ＮＰＮトランジスタの形成プロセスのみで回路
全体が製造できると共に、エミッタホロワを採用しない
で済むので、低い電源電圧で作動可能である。
端に印加された電圧Ｖinが第４のトランジスタ１及び第
１のトランジスタ２の出力電流Ｉ1及びＩ2 に変換さ
れ、この場合、電流源を抵抗等により構成すれば、全体
をＮＰＮトランジスタから成るＩＣとして構成すること
ができ、ＮＰＮトランジスタの形成プロセスのみで回路
全体が製造できると共に、エミッタホロワを採用しない
で済むので、低い電源電圧で作動可能である。
【００１６】
【実施例】以下、本発明について更に図面を参照して説
明する。図１は、本発明の実施例１の電圧／電流変換回
路の回路図を示す。同図の電圧／電流変換回路は、一端
が電源に接続された定電流源２１と、ベースが入力端に
接続され、エミッタが接地されて、コレクタより出力電
流Ｉ2 をとり出すトランジスタ２と、ベースが入力端に
接続されエミッタが接地され、コレクタが定電流源２１
の他端に接続されたトランジスタ３と、エミッタが接地
されダイオード接続されたベースとコレクタとが共通に
定電流源２１の他端に接続されたトランジスタ４と、ベ
ースがトランジスタ４のベースとコレクタとに接続さ
れ、エミッタが接地されてコレクタから出力電流Ｉ1 を
とり出すトランジスタ１とを備えており、入力Ｖinが入
力端に印加されて、トランジスタ１及び２から出力電流
Ｉ1及びＩ2が得られる。
明する。図１は、本発明の実施例１の電圧／電流変換回
路の回路図を示す。同図の電圧／電流変換回路は、一端
が電源に接続された定電流源２１と、ベースが入力端に
接続され、エミッタが接地されて、コレクタより出力電
流Ｉ2 をとり出すトランジスタ２と、ベースが入力端に
接続されエミッタが接地され、コレクタが定電流源２１
の他端に接続されたトランジスタ３と、エミッタが接地
されダイオード接続されたベースとコレクタとが共通に
定電流源２１の他端に接続されたトランジスタ４と、ベ
ースがトランジスタ４のベースとコレクタとに接続さ
れ、エミッタが接地されてコレクタから出力電流Ｉ1 を
とり出すトランジスタ１とを備えており、入力Ｖinが入
力端に印加されて、トランジスタ１及び２から出力電流
Ｉ1及びＩ2が得られる。
【００１７】定電流源２１は、ＰＮＰトランジスタでも
実現できるが、より簡易的には抵抗によって構成するこ
とができる。定電流源２１に流れる電流をＩ0 とする
と、トランジスタ２及びトランジスタ３の電流は共にＩ
2 なので、トランジスタ４及びトランジスタ１の電流Ｉ
1 は Ｉ1 ＝Ｉ0 −Ｉ2 （１） となる。すなわち、Ｉ1 ≒Ｉ2 ≒Ｉ0/2となる近傍で
は、電流Ｉ1及びＩ2は、電流Ｉ0/2 を中心にコンプリメ
ンタリな出力電流となる。定電流源２１に抵抗を用い、
入力Ｖinを横軸に、出力Ｉ1 及びＩ2 を縦軸にとった波
形を図８に示す。Ｖin＝０．８１Ｖの近傍で、Ｉ1 とＩ
2 とはコンプリメンタリな特性を示しており、従って、
図１の回路が、電圧Ｖinを入力とし、電流Ｉ1 及びＩ2
を出力とする電圧／電流変換回路を構成していることが
判る。
実現できるが、より簡易的には抵抗によって構成するこ
とができる。定電流源２１に流れる電流をＩ0 とする
と、トランジスタ２及びトランジスタ３の電流は共にＩ
2 なので、トランジスタ４及びトランジスタ１の電流Ｉ
1 は Ｉ1 ＝Ｉ0 −Ｉ2 （１） となる。すなわち、Ｉ1 ≒Ｉ2 ≒Ｉ0/2となる近傍で
は、電流Ｉ1及びＩ2は、電流Ｉ0/2 を中心にコンプリメ
ンタリな出力電流となる。定電流源２１に抵抗を用い、
入力Ｖinを横軸に、出力Ｉ1 及びＩ2 を縦軸にとった波
形を図８に示す。Ｖin＝０．８１Ｖの近傍で、Ｉ1 とＩ
2 とはコンプリメンタリな特性を示しており、従って、
図１の回路が、電圧Ｖinを入力とし、電流Ｉ1 及びＩ2
を出力とする電圧／電流変換回路を構成していることが
判る。
【００１８】図２は、本発明の電圧／電流変換回路の実
施例２の回路図を示す。同図の回路は、図１の電圧／電
流変換回路において、トランジスタ１、２、３、４の各
エミッタとグランドとの間に夫々抵抗１１、１２、１
３、１４が挿入された回路構成を有する。図２の入力電
圧Ｖinと出力電流Ｉ1及びＩ2 の特性を図８に示してあ
る。エミッタ抵抗の挿入により、図１の回路に比して直
線性が向上しており、Ｖinが０．９１Ｖを中心に０．１
Ｖ近くも変動する大きな範囲で、コンプリメンタリな出
力電流Ｉ1及びＩ2 が得られており、良好な電圧／電流
変換特性が得られることが示されている。なお、図１及
び図２の双方の回路は、何れも、単相入力Ｖinに対して
正相及び逆相の出力電流Ｉ1 及びＩ2 が得られる例であ
る。
施例２の回路図を示す。同図の回路は、図１の電圧／電
流変換回路において、トランジスタ１、２、３、４の各
エミッタとグランドとの間に夫々抵抗１１、１２、１
３、１４が挿入された回路構成を有する。図２の入力電
圧Ｖinと出力電流Ｉ1及びＩ2 の特性を図８に示してあ
る。エミッタ抵抗の挿入により、図１の回路に比して直
線性が向上しており、Ｖinが０．９１Ｖを中心に０．１
Ｖ近くも変動する大きな範囲で、コンプリメンタリな出
力電流Ｉ1及びＩ2 が得られており、良好な電圧／電流
変換特性が得られることが示されている。なお、図１及
び図２の双方の回路は、何れも、単相入力Ｖinに対して
正相及び逆相の出力電流Ｉ1 及びＩ2 が得られる例であ
る。
【００１９】図３は、本発明の電圧／電流変換回路の実
施例３の回路図であり、トランジスタ２のためのベース
バイアス回路を内蔵した例である。トランジスタ２のベ
ースにダイオード接続したトランジスタ５のベース及び
コレクタを接続し、定電流源２２によりコレクタ電流を
規定している。ここで、定電流源２１及び２２を夫々抵
抗で構成し、これら抵抗２１及び２２の抵抗値をそれぞ
れＲ21及びＲ22とし、 Ｒ21＝Ｒ22／２ （２） という関係にすることによって、Ｉ1 ＝Ｉ2 のバイアス
に設定することができる。
施例３の回路図であり、トランジスタ２のためのベース
バイアス回路を内蔵した例である。トランジスタ２のベ
ースにダイオード接続したトランジスタ５のベース及び
コレクタを接続し、定電流源２２によりコレクタ電流を
規定している。ここで、定電流源２１及び２２を夫々抵
抗で構成し、これら抵抗２１及び２２の抵抗値をそれぞ
れＲ21及びＲ22とし、 Ｒ21＝Ｒ22／２ （２） という関係にすることによって、Ｉ1 ＝Ｉ2 のバイアス
に設定することができる。
【００２０】即ち、トランジスタ２とトランジスタ５は
カレントミラーをなしているので、Ｉ2 ＝（ＶCC−
ＶBE）／Ｒ22が成り立つ。ここで、ＶBEはトランジスタ
のベースエミッタ間電圧である。一方抵抗２１に流れる
電流は（ＶCC−ＶBE）／Ｒ21であり、トランジスタ３も
また、トランジスタ５とカレントミラーをなしているの
で、トランジスタ４に流れる電流は、 （ＶCC−ＶBE）／Ｒ21−（ＶCC−ＶBE）／Ｒ22 （３） となる。これはまた、トランジスタ１に流れる電流Ｉ1
と等しくなる。（３）式に（２）式を代入すると、 Ｉ1 ＝２（ＶCC−ＶBE）／Ｒ22−（ＶCC−ＶBE）／Ｒ22 となり、従って、 Ｉ1 ＝（ＶCC−ＶBE）／Ｒ22＝Ｉ2 （４） となり、Ｉ1 ＝Ｉ2 となることが示される。
カレントミラーをなしているので、Ｉ2 ＝（ＶCC−
ＶBE）／Ｒ22が成り立つ。ここで、ＶBEはトランジスタ
のベースエミッタ間電圧である。一方抵抗２１に流れる
電流は（ＶCC−ＶBE）／Ｒ21であり、トランジスタ３も
また、トランジスタ５とカレントミラーをなしているの
で、トランジスタ４に流れる電流は、 （ＶCC−ＶBE）／Ｒ21−（ＶCC−ＶBE）／Ｒ22 （３） となる。これはまた、トランジスタ１に流れる電流Ｉ1
と等しくなる。（３）式に（２）式を代入すると、 Ｉ1 ＝２（ＶCC−ＶBE）／Ｒ22−（ＶCC−ＶBE）／Ｒ22 となり、従って、 Ｉ1 ＝（ＶCC−ＶBE）／Ｒ22＝Ｉ2 （４） となり、Ｉ1 ＝Ｉ2 となることが示される。
【００２１】したがって、図３の回路は、コンデンサ４
１を介して入力信号Ｖinを印加することにより、コンプ
リメンタリな電流Ｉ1 、Ｉ2 が得られる。
１を介して入力信号Ｖinを印加することにより、コンプ
リメンタリな電流Ｉ1 、Ｉ2 が得られる。
【００２２】図４は、本発明の電圧／電流変換回路の実
施例４の回路図を示すもので、図３の電圧／電流変換回
路のトランジスタ１、２、３、４、５に夫々エミッタ抵
抗１１、１２、１３、１４、１５を挿入し、線型性を向
上させたものである。
施例４の回路図を示すもので、図３の電圧／電流変換回
路のトランジスタ１、２、３、４、５に夫々エミッタ抵
抗１１、１２、１３、１４、１５を挿入し、線型性を向
上させたものである。
【００２３】図５は、本発明の電圧／電流変換回路の実
施例５の回路図であり、乗算器として構成された電圧／
電流変換回路を示す。この回路は、第１入力Ｖin1の印
加により図２の電圧／電流変換回路で得られる電流Ｉ1
及びＩ2 を得ると共に、これら電流Ｉ1及びＩ2を、トラ
ンジスタ１、２、６、７、８、９から成るギルバートセ
ルのトランジスタ１、２に印加することにより、従来の
回路で示したギルバートセルの定電流源を除いた回路構
成を有する。第１差動対を成すトランジスタ６及び７の
ベース間と、第２差動対を成すトランジスタ８及び９の
ベース間とには夫々、第２入力Ｖin2が印加され、ギル
バートセルの出力電流Ｉ3及びＩ4として、Ｖin1とＶin2
とを乗算した結果が得られる。
施例５の回路図であり、乗算器として構成された電圧／
電流変換回路を示す。この回路は、第１入力Ｖin1の印
加により図２の電圧／電流変換回路で得られる電流Ｉ1
及びＩ2 を得ると共に、これら電流Ｉ1及びＩ2を、トラ
ンジスタ１、２、６、７、８、９から成るギルバートセ
ルのトランジスタ１、２に印加することにより、従来の
回路で示したギルバートセルの定電流源を除いた回路構
成を有する。第１差動対を成すトランジスタ６及び７の
ベース間と、第２差動対を成すトランジスタ８及び９の
ベース間とには夫々、第２入力Ｖin2が印加され、ギル
バートセルの出力電流Ｉ3及びＩ4として、Ｖin1とＶin2
とを乗算した結果が得られる。
【００２４】図９は、図５における第１入力Ｖin1に対
する電流Ｉ3 及びＩ4 の特性を、第２入力Ｖin2をパラ
メータにとって示したものである。第１入力Ｖin1が
０．９１Ｖ±０．１Ｖ程度の範囲で、コンプリメンタリ
な出力電流Ｉ3及びＩ4が得られ、第１入力電圧Ｖin1と
第２入力電圧Ｖin2との乗算の結果が得られている。
する電流Ｉ3 及びＩ4 の特性を、第２入力Ｖin2をパラ
メータにとって示したものである。第１入力Ｖin1が
０．９１Ｖ±０．１Ｖ程度の範囲で、コンプリメンタリ
な出力電流Ｉ3及びＩ4が得られ、第１入力電圧Ｖin1と
第２入力電圧Ｖin2との乗算の結果が得られている。
【００２５】図１０は、図９とは逆に、図５における第
２入力Ｖin2に対する電流Ｉ3及びＩ4の特性を、第１入
力Ｖin1をパラメータにとって示している。第２入力Ｖ
in2がＯＶ±５０ｍｖ程度の範囲で、第１入力電圧Ｖin1
と第２入力電圧Ｖin2との乗算の結果が得られている。
２入力Ｖin2に対する電流Ｉ3及びＩ4の特性を、第１入
力Ｖin1をパラメータにとって示している。第２入力Ｖ
in2がＯＶ±５０ｍｖ程度の範囲で、第１入力電圧Ｖin1
と第２入力電圧Ｖin2との乗算の結果が得られている。
【００２６】図６は、本発明の実施例６の電圧／電流変
換回路を成す乗算器の回路図を示す。この回路は、図５
の第１入力Ｖin1の入力部に、ダイオード接続したトラ
ンジスタ５をバイアス回路として追加したものである。
コンデンサ４１を介して第１入力Ｖin1が印加され、第
１入力電圧Ｖin1と第２入力電圧Ｖin2との乗算出力とし
てＩ3及びＩ4 が得られる。
換回路を成す乗算器の回路図を示す。この回路は、図５
の第１入力Ｖin1の入力部に、ダイオード接続したトラ
ンジスタ５をバイアス回路として追加したものである。
コンデンサ４１を介して第１入力Ｖin1が印加され、第
１入力電圧Ｖin1と第２入力電圧Ｖin2との乗算出力とし
てＩ3及びＩ4 が得られる。
【００２７】図７は、本発明の実施例７の電圧／電流変
換回路を示すもので、図６の乗算回路を用いて２逓倍回
路を構成した回路を示す図である。入力Ｖinはコンデン
サ４１を介して電圧／電流変換部に印加され、コンプリ
メンタリな電流Ｉ1及びＩ2が得られる。トランジスタ１
及び２のコレクタと電源Ｖccとの間に抵抗２３及び２４
を接続し、電流Ｉ1及びＩ2 の差信号を、電圧信号に変
換すると共に第１差動対を構成するトランジスタ６及び
７のベース間と、第２差動対を成すトランジスタ８及び
９のベース間とに印加し、トランジスタ３１及び３２に
流れる電流Ｉ1及びＩ2 との間で乗算することによっ
て、Ｖinの２乗の出力電流Ｉ3及びＩ4が得られる。した
がって、入力信号Ｖinの２倍の周波数成分を含む出力Ｖ
outが得られる。図７の回路の出力Ｖoutを含む各部の信
号波形を図１１に示す。図１１はＶcc＝１．５Ｖで、入
力信号が１００ＭＨＺ、４０ｍＶppの場合の波形を示し
ている。
換回路を示すもので、図６の乗算回路を用いて２逓倍回
路を構成した回路を示す図である。入力Ｖinはコンデン
サ４１を介して電圧／電流変換部に印加され、コンプリ
メンタリな電流Ｉ1及びＩ2が得られる。トランジスタ１
及び２のコレクタと電源Ｖccとの間に抵抗２３及び２４
を接続し、電流Ｉ1及びＩ2 の差信号を、電圧信号に変
換すると共に第１差動対を構成するトランジスタ６及び
７のベース間と、第２差動対を成すトランジスタ８及び
９のベース間とに印加し、トランジスタ３１及び３２に
流れる電流Ｉ1及びＩ2 との間で乗算することによっ
て、Ｖinの２乗の出力電流Ｉ3及びＩ4が得られる。した
がって、入力信号Ｖinの２倍の周波数成分を含む出力Ｖ
outが得られる。図７の回路の出力Ｖoutを含む各部の信
号波形を図１１に示す。図１１はＶcc＝１．５Ｖで、入
力信号が１００ＭＨＺ、４０ｍＶppの場合の波形を示し
ている。
【００２８】入力Ｖinがコンデンサ４１を介して印加さ
れ、トランジスタ１及び２のコレクタ電圧がコンプリメ
ンタリな出力となる。この出力と電流Ｉ1及びＩ2とを乗
算した結果の出力として、電圧出力Ｖ1及びＶ2が得られ
る。ここで、Ｖout＝Ｖ1−Ｖ2を見ると、入力信号周波
数（１００ＭＨＺ）の２倍の周波数（２００ＭＨＺ）の
出力が得られ、２逓倍が行われていることがわかる。
れ、トランジスタ１及び２のコレクタ電圧がコンプリメ
ンタリな出力となる。この出力と電流Ｉ1及びＩ2とを乗
算した結果の出力として、電圧出力Ｖ1及びＶ2が得られ
る。ここで、Ｖout＝Ｖ1−Ｖ2を見ると、入力信号周波
数（１００ＭＨＺ）の２倍の周波数（２００ＭＨＺ）の
出力が得られ、２逓倍が行われていることがわかる。
【００２９】図１２は、図７の回路において電源電圧Ｖ
ccを１Ｖに下げた場合の信号波形を示す。同図に見るご
とく、図７の回路が１Ｖの低電圧でも動作することが確
認できる。
ccを１Ｖに下げた場合の信号波形を示す。同図に見るご
とく、図７の回路が１Ｖの低電圧でも動作することが確
認できる。
【００３０】図７、図１１及び図１２では、本発明の実
施例の電圧／電流変換回路を成す２逓倍回路の回路図及
びその動作を示したが、図６に示した回路は乗算回路で
あり、この図から、本発明の電圧／電流変換回路を、ア
ナログ乗算器、周波数ミキサ、マルチプレクサ、フリッ
プフロップ等の回路として構成できる旨が理解できる。
施例の電圧／電流変換回路を成す２逓倍回路の回路図及
びその動作を示したが、図６に示した回路は乗算回路で
あり、この図から、本発明の電圧／電流変換回路を、ア
ナログ乗算器、周波数ミキサ、マルチプレクサ、フリッ
プフロップ等の回路として構成できる旨が理解できる。
【００３１】上記各実施例の電圧／電流変換回路では、
ダイオード接続されたトランジスタ４と抵抗２１等から
成る定電流回路に対して、入力Ｖinがベースに印加され
るトランジスタ３を並列に接続することにより、抵抗２
１に流れる電流からトランジスタ３の電流を引いてトラ
ンジスタ４に流し、トランジスタ３との間でカレントミ
ラーを構成するトランジスタ２のコレクタより電流Ｉ2
をとり出し、他方、トランジスタ４との間でカレントミ
ラーを構成するトランジスタ１のコレクタより電流Ｉ1
をとり出すことにより、入力電圧Ｖinを出力電流Ｉ1及
びＩ2 に変換している。
ダイオード接続されたトランジスタ４と抵抗２１等から
成る定電流回路に対して、入力Ｖinがベースに印加され
るトランジスタ３を並列に接続することにより、抵抗２
１に流れる電流からトランジスタ３の電流を引いてトラ
ンジスタ４に流し、トランジスタ３との間でカレントミ
ラーを構成するトランジスタ２のコレクタより電流Ｉ2
をとり出し、他方、トランジスタ４との間でカレントミ
ラーを構成するトランジスタ１のコレクタより電流Ｉ1
をとり出すことにより、入力電圧Ｖinを出力電流Ｉ1及
びＩ2 に変換している。
【００３２】上記構成を採用することにより、電圧／電
流変換回路を全てＮＰＮトランジスタによって構成でき
るため、ＰＮＰトランジスタのための形成プロセスを必
要とせず、工程数を削減可能である。このため、ＬＳＩ
を安価に製造することができると共に、エミッタフォロ
ワを必要としないので、電源電圧１．５Ｖ（特定の条件
下では１Ｖ）の低電圧動作が可能となる。
流変換回路を全てＮＰＮトランジスタによって構成でき
るため、ＰＮＰトランジスタのための形成プロセスを必
要とせず、工程数を削減可能である。このため、ＬＳＩ
を安価に製造することができると共に、エミッタフォロ
ワを必要としないので、電源電圧１．５Ｖ（特定の条件
下では１Ｖ）の低電圧動作が可能となる。
【００３３】なお、本発明をその好適な実施例に基づい
て説明したが、本発明の電圧／電流変換回路は、上記各
実施例の構成にのみ限定されるものではなく、種々の修
正及び変形が可能である。
て説明したが、本発明の電圧／電流変換回路は、上記各
実施例の構成にのみ限定されるものではなく、種々の修
正及び変形が可能である。
【００３４】
【発明の効果】以上説明したように、本発明の電圧／電
流変換回路によると、ＮＰＮトランジスタのみで電圧／
電流変換回路を構成でき、且つ、エミッタホロワを使用
していないので、本発明は、ＬＳＩ製造工程を簡素化す
ると共に、低い電源電圧においても電圧／電流変換回路
を作動可能とした顕著な効果を奏する。
流変換回路によると、ＮＰＮトランジスタのみで電圧／
電流変換回路を構成でき、且つ、エミッタホロワを使用
していないので、本発明は、ＬＳＩ製造工程を簡素化す
ると共に、低い電源電圧においても電圧／電流変換回路
を作動可能とした顕著な効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例１の電圧／電流変換回路の回路
図。
図。
【図２】本発明の実施例２の電圧／電流変換回路の回路
図。
図。
【図３】本発明の実施例３の電圧／電流変換回路の回路
図。
図。
【図４】本発明の実施例４の電圧／電流変換回路の回路
図。
図。
【図５】本発明の実施例５の電圧／電流変換回路を成す
乗算回路の回路図。
乗算回路の回路図。
【図６】本発明の実施例６の電圧／電流変換回路を成す
乗算回路の回路図。
乗算回路の回路図。
【図７】本発明の実施例７の電圧／電流変換回路を成す
逓倍回路の回路図。
逓倍回路の回路図。
【図８】図１及び図２の回路における入出力特性を示す
グラフ。
グラフ。
【図９】図５の回路における入出力特性の第１の例を示
すグラフ。
すグラフ。
【図１０】図５の回路における入出力特性の第２の例を
示すグラフ。
示すグラフ。
【図１１】図７の回路における動作特性の第１の例を示
すグラフ。
すグラフ。
【図１２】図７の回路における動作特性の第２の例を示
すグラフ。
すグラフ。
【図１３】従来の電圧／電流変換回路の第１の例の回路
図。
図。
【図１４】従来の電圧／電流変換回路の第２の例の回路
図。
図。
１〜９ トランジスタ １１〜１５ 抵抗 ２１、２２ 定電流源（抵抗） ２３〜２８ 抵抗 ３１〜３７ トランジスタ ４０ 定電流源
Claims (6)
- 【請求項１】 一端が電源に接続された定電流源（２
１）と、 ベースが第１の入力端に接続されエミッタが接地され
て、コレクタより出力電流Ｉ2 をとり出す第１のトラン
ジスタ（２）と、 ベースが前記第１の入力端に接続されエミッタが接地さ
れ、コレクタが前記定電流源（２１）の他端に接続され
た第２のトランジスタ（３）と、 エミッタが接地され、ベースとコレクタとが共通に前記
定電流源（２１）の他端に接続された第３のトランジス
タ（４）と、 ベースが第３のトランジスタ（４）のベースとコレクタ
とに接続され、エミッタが接地されて、コレクタより出
力電流Ｉ1 をとり出す第４のトランジスタ（１）とを備
え、 前記第１の入力端に印加された電圧Ｖinを前記第４のト
ランジスタ（１）及び第１のトランジスタ（２）の出力
電流Ｉ1及びＩ2 に変換することを特徴とする電圧／電
流変換回路。 - 【請求項２】 前記第１〜第４のトランジスタ（２、
３、４、１）の各エミッタは、夫々抵抗を介して接地さ
れていることを特徴とする請求項１に記載の電圧／電流
変換回路。 - 【請求項３】 定電流源（２１）は抵抗によって実現さ
れることを特徴とする請求項１又は２に記載の電圧／電
流変換回路。 - 【請求項４】 ベースとコレクタとが前記第１の入力端
に接続され、エミッタが接地された第５のトランジスタ
（５）と、前記第１の入力端と電源との間に接続された
第２の定電流源２２と、前記第１の入力端に一端が接続
されたコンデンサ（４１）とを更に備え、入力信号が前
記コンデンサ（４１）の他端から外部より印加されるこ
とを特徴とする請求項１乃至３の何れかに記載の電圧／
電流変換回路。 - 【請求項５】 前記第２の定電流源（２２）は抵抗によ
って実現されることを特徴とする請求項４に記載の電圧
／電流変換回路。 - 【請求項６】 エミッタが夫々前記第４のトランジスタ
（１）のコレクタに接続された第６のトランジスタ
（６）及び第７のトランジスタ（７）と、 エミッタが夫々前記第１のトランジスタ（２）のコレク
タに接続された第８のトランジスタ（８）及び第９のト
ランジスタ（９）とを更に備え、 前記第６のトランジスタ（６）のベースと前記第９のト
ランジスタ（９）のベースとが夫々第２の入力端に接続
され、前記第７のトランジスタ（７）のベースと前記第
８のトランジスタ（８）のベースとが第３の入力端に接
続され、前記第１の入力端に第１の信号Ｖin1が入力さ
れ、前記第２の入力端及び前記第３の入力端に差動信号
を成す第２の信号Ｖin2が入力され、前記第６のトラン
ジスタ（６）のコレクタと前記第８のトランジスタ
（８）のコレクタとが互いに接続されて出力電流Ｉ3が
とり出され、前記第７のトランジスタ（７）のコレクタ
と前記第９のトランジスタ（９）のコレクタとが互いに
接続されて出力電流Ｉ4がとり出されることを特徴とす
る請求項１乃至５の何れかに記載の電圧／電流変換回
路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190270A JP2638494B2 (ja) | 1994-08-12 | 1994-08-12 | 電圧／電流変換回路 |
| KR1019950024858A KR100193405B1 (ko) | 1994-08-12 | 1995-08-11 | 전압/전류 변환회로 |
| US08/514,930 US5594633A (en) | 1994-08-12 | 1995-08-14 | Voltage-to-current converting circuit operating with low supply voltage |
| EP95112795A EP0696847B1 (en) | 1994-08-12 | 1995-08-14 | Voltage-to-current converting circuit operating with low supply voltage |
| DE69516341T DE69516341T2 (de) | 1994-08-12 | 1995-08-14 | Spannungs-Stromwandler für den Betrieb mit niedriger Versorgungsspannung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6190270A JP2638494B2 (ja) | 1994-08-12 | 1994-08-12 | 電圧／電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0856129A JPH0856129A (ja) | 1996-02-27 |
| JP2638494B2 true JP2638494B2 (ja) | 1997-08-06 |
Family
ID=16255363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6190270A Expired - Fee Related JP2638494B2 (ja) | 1994-08-12 | 1994-08-12 | 電圧／電流変換回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5594633A (ja) |
| EP (1) | EP0696847B1 (ja) |
| JP (1) | JP2638494B2 (ja) |
| KR (1) | KR100193405B1 (ja) |
| DE (1) | DE69516341T2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19523329C2 (de) * | 1995-06-27 | 1997-10-16 | Siemens Ag | Schaltungsanordnung zur Stromtransformation |
| KR19980020803A (ko) * | 1996-09-11 | 1998-06-25 | 김광호 | 전압제어 양방향 전류원 장치 |
| JPH1093362A (ja) * | 1996-09-13 | 1998-04-10 | Nec Corp | Ｏｔａおよびそれに用いる可変電流分配出力回路 |
| DE19645508A1 (de) * | 1996-11-05 | 1998-05-07 | Philips Patentverwaltung | Schaltungsanordnung zur Hochfrequenzpegelregelung |
| DE59810241D1 (de) * | 1997-07-22 | 2004-01-08 | Infineon Technologies Ag | Verstärkerstufe mit konstanter Eingangsimpendanz |
| FR2798235B1 (fr) | 1999-09-03 | 2002-05-17 | St Microelectronics Sa | Dispositif amplificateur de puissance a gain controle, en particulier pour des circuits radiofrequence appliques a la telephonie mobile cellulaire |
| US6300845B1 (en) * | 2000-04-06 | 2001-10-09 | Linear Technology Corporation | Low-voltage, current-folded signal modulators and methods |
| US6480065B1 (en) * | 2001-06-04 | 2002-11-12 | Texas Instruments Incorporated | CMOS folding amplifier having high resolution and low power consumption |
| US6683489B1 (en) | 2001-09-27 | 2004-01-27 | Applied Micro Circuits Corporation | Methods and apparatus for generating a supply-independent and temperature-stable bias current |
| JP2008072768A (ja) * | 2007-11-30 | 2008-03-27 | Mitsubishi Electric Corp | 可変抵抗回路 |
| US9292396B2 (en) | 2013-07-30 | 2016-03-22 | Dell Products, Lp | System and method for secure remote diagnostics |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5659321A (en) * | 1979-08-09 | 1981-05-22 | Toshiba Corp | Constant-current regulated power circuit |
| JPS589409A (ja) * | 1981-07-08 | 1983-01-19 | Toshiba Corp | 電圧・電流変換回路 |
| JPS58172721A (ja) * | 1982-04-05 | 1983-10-11 | Toshiba Corp | トランジスタ回路 |
| US4647841A (en) * | 1985-10-21 | 1987-03-03 | Motorola, Inc. | Low voltage, high precision current source |
| US4675594A (en) * | 1986-07-31 | 1987-06-23 | Honeywell Inc. | Voltage-to-current converter |
| US4896333A (en) * | 1987-08-04 | 1990-01-23 | Signetics Corporation | Circuit for generating a trapezoidal current waveform with matched rise and fall times |
| JP2797470B2 (ja) | 1989-06-29 | 1998-09-17 | 日本電気株式会社 | アナログ乗算器 |
| FR2678399B1 (fr) * | 1991-06-27 | 1993-09-03 | Thomson Composants Militaires | Miroir de courant fonctionnant sous faible tension. |
| US5451859A (en) * | 1991-09-30 | 1995-09-19 | Sgs-Thomson Microelectronics, Inc. | Linear transconductors |
| KR930010834A (ko) * | 1991-11-25 | 1993-06-23 | 프레데릭 얀 스미트 | 기준 전류 루프 |
| US5498953A (en) * | 1992-09-23 | 1996-03-12 | Sgs-Thomson Microelectronics, Inc. | HCM based transconductor circuits |
| US5367248A (en) * | 1992-10-13 | 1994-11-22 | Winbond Electronics North America Corporation | Method and apparatus for precise modulation of a reference current |
| JPH0865074A (ja) * | 1994-08-24 | 1996-03-08 | Mitsubishi Denki Eng Kk | 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム |
-
1994
- 1994-08-12 JP JP6190270A patent/JP2638494B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-11 KR KR1019950024858A patent/KR100193405B1/ko not_active IP Right Cessation
- 1995-08-14 US US08/514,930 patent/US5594633A/en not_active Expired - Fee Related
- 1995-08-14 EP EP95112795A patent/EP0696847B1/en not_active Expired - Lifetime
- 1995-08-14 DE DE69516341T patent/DE69516341T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100193405B1 (ko) | 1999-06-15 |
| KR960009360A (ko) | 1996-03-22 |
| JPH0856129A (ja) | 1996-02-27 |
| DE69516341T2 (de) | 2000-12-07 |
| US5594633A (en) | 1997-01-14 |
| EP0696847B1 (en) | 2000-04-19 |
| DE69516341D1 (de) | 2000-05-25 |
| EP0696847A3 (en) | 1996-08-21 |
| EP0696847A2 (en) | 1996-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999804A (en) | Low noise quadrature mixer circuit | |
| JPH0773205B2 (ja) | レベル変換回路 | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JPH0452645B2 (ja) | ||
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| US5132640A (en) | Differential current amplifier circuit | |
| US5875392A (en) | Frequency mixer circuit receiving an unbalanced signal and outputting an output voltage having a minimized offset voltage | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| JP3052872B2 (ja) | バランス型ミキサのミキシング方法と回路 | |
| JPH0527282B2 (ja) | ||
| JPS6315766B2 (ja) | ||
| JPH06120747A (ja) | 差動増幅器 | |
| JPH10116311A (ja) | アナログ乗算器 | |
| JPH0681108B2 (ja) | Ｆｍステレオマルチプレックス復調回路のマトリックス回路 | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JP2956609B2 (ja) | バイポーラ・マルチプライヤ | |
| JPH0478044B2 (ja) | ||
| JP3507530B2 (ja) | 対数変換回路 | |
| JPH0239881B2 (ja) | ||
| JPH1041750A (ja) | 利得制御周波数変換回路 | |
| JP2853485B2 (ja) | 電圧電流変換回路 | |
| JPS63102503A (ja) | 二重平衡変調回路 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JP3326635B2 (ja) | アンプ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |