JPS589409A - 電圧・電流変換回路 - Google Patents
電圧・電流変換回路Info
- Publication number
- JPS589409A JPS589409A JP56106518A JP10651881A JPS589409A JP S589409 A JPS589409 A JP S589409A JP 56106518 A JP56106518 A JP 56106518A JP 10651881 A JP10651881 A JP 10651881A JP S589409 A JPS589409 A JP S589409A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- differential input
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、入力電圧をこ応した出力電流を得るための
電圧、電流変換回路に関する。
電圧、電流変換回路に関する。
一般に、入力として与えられた電圧差を電流の変化に変
換する方法としては、第1図に示すようなエミッタ退化
増幅器が用いられている。
換する方法としては、第1図に示すようなエミッタ退化
増幅器が用いられている。
すなわち、トランジスタQ1.Q2のエミッタが負荷素
子として動く抵抗Rを介して共通接続され、この抵抗R
の両端が定電流源[t、lzを介して接地される。そし
て、上t’ トランジスタQ7.Q2のベースにそれぞ
れ人力′4圧Vin7゜■in2ヲ与工、このトランジ
スタQ71QJのコレクタ側に電流rl+iJ 、11
−j」を得る。
子として動く抵抗Rを介して共通接続され、この抵抗R
の両端が定電流源[t、lzを介して接地される。そし
て、上t’ トランジスタQ7.Q2のベースにそれぞ
れ人力′4圧Vin7゜■in2ヲ与工、このトランジ
スタQ71QJのコレクタ側に電流rl+iJ 、11
−j」を得る。
このようなエミッタ退化槽1頷器の動作は次式%式%
:
:
I:バイアス電流(I=I、=I、)
R:変換抵抗
今、仮に出力電流が小さい(I>>1) ものとする
と、上記(1)式はΔVin=R1となり、出力電流l
は入力電圧△vinに比例する。この場合の回路のコン
ダクタンスGは下式で示される。
と、上記(1)式はΔVin=R1となり、出力電流l
は入力電圧△vinに比例する。この場合の回路のコン
ダクタンスGは下式で示される。
G=−・・・(2)
しかし、入力電圧が大きくなると出力電流も大きくなり
、上述した仮定は成立しなくなる。
、上述した仮定は成立しなくなる。
すなわち、出力電流Iが大きくなると、バイアス電流I
tこ対してこの出力11の値が無視できなくなり、(1
)式における右辺第2項を省略できなくなる。したがっ
て、入力電圧が大きくなった時にこの第2項が誤差とな
ってしまう。
tこ対してこの出力11の値が無視できなくなり、(1
)式における右辺第2項を省略できなくなる。したがっ
て、入力電圧が大きくなった時にこの第2項が誤差とな
ってしまう。
なお、エミッタ退化増幅器の差動入力電流ΔIinを求
めると、 △Iin = Iln / −Iin 2ここで、 l1n7 、 l1n2: )ランジスタQ1eQ2の
ベース電流 β:トランジスタQi、Q;tのエミッタ接地電流増幅
率である。(1) 、 (3)入力)ら差動入力抵抗R
1nが次式に示すように求謙ル。
めると、 △Iin = Iln / −Iin 2ここで、 l1n7 、 l1n2: )ランジスタQ1eQ2の
ベース電流 β:トランジスタQi、Q;tのエミッタ接地電流増幅
率である。(1) 、 (3)入力)ら差動入力抵抗R
1nが次式に示すように求謙ル。
△l1n
2 2r I−j
上記(4)式Iこおいて、小信号時(I>>i)には下
式で表わせる。
式で表わせる。
βR
R(n=−
したがって、変換抵抗Rのβ倍が入力インビーダンスと
なっている。
なっている。
この発明は上記のような事情に鑑みてなされたもので、
・その目的とするところは、入力信号電圧が大きくても
誤差の少ない電圧、電流変換回路を提供することである
。
・その目的とするところは、入力信号電圧が大きくても
誤差の少ない電圧、電流変換回路を提供することである
。
以下、この発明の一実施例を図面を参照して説明する。
第2図はその構成を示すもので、第1、第2の差動入力
素子として働くトランジスタQiiQ2のエミッタが負
荷素子として働く抵抗Rf介して共通に接続されて対称
に配置され、このトランジスタQ7.Q2のコレクタに
は定電流源Il$ 12が接続される。前記トランジス
タQz 、Q2のコレクタにはそれぞれトランジスタQ
s a Q 4のベースが接続され、前記定電流源1
i、1zによって導通制御される。
素子として働くトランジスタQiiQ2のエミッタが負
荷素子として働く抵抗Rf介して共通に接続されて対称
に配置され、このトランジスタQ7.Q2のコレクタに
は定電流源Il$ 12が接続される。前記トランジス
タQz 、Q2のコレクタにはそれぞれトランジスタQ
s a Q 4のベースが接続され、前記定電流源1
i、1zによって導通制御される。
このトランジスタQ s + Q 4と直列に、それぞ
れトランジスタQ s * Q 6が接続され、そのベ
ースがトランジスタQt、Q2のベースと共通接続され
て差動入力素子Vin 1 、Vln JFに供給され
た入力信号により共通に導通制御される。上記トランジ
スタQl 、Q2のエミッタは、トランジスタQ7.Q
l’に介して接地され、このトランジスタQ y e
Q aはそれぞ゛れ、電流制御手段として1動<トラン
ジスタQs、QsおよびトランジスタQ4.Q6の直列
回路の導通状態により導通制御される。さらに、上記ト
ランジスタQsのペースにトランジスタQ9のペースが
接続され、このトランジスタQ9のコレクタには定電流
813が設けられ定電流が供給される。
れトランジスタQ s * Q 6が接続され、そのベ
ースがトランジスタQt、Q2のベースと共通接続され
て差動入力素子Vin 1 、Vln JFに供給され
た入力信号により共通に導通制御される。上記トランジ
スタQl 、Q2のエミッタは、トランジスタQ7.Q
l’に介して接地され、このトランジスタQ y e
Q aはそれぞ゛れ、電流制御手段として1動<トラン
ジスタQs、QsおよびトランジスタQ4.Q6の直列
回路の導通状態により導通制御される。さらに、上記ト
ランジスタQsのペースにトランジスタQ9のペースが
接続され、このトランジスタQ9のコレクタには定電流
813が設けられ定電流が供給される。
したがって、上記トランジスタQ 2e Q sを流れ
る電流と同じ電流がトランジスタQ9’a−流れるので
、このトランジスタQ9のコレクタ側の出力端子OUT
に電流が流れ込み、入力信号′電圧に対応した出力電流
を得るようにして成る。
る電流と同じ電流がトランジスタQ9’a−流れるので
、このトランジスタQ9のコレクタ側の出力端子OUT
に電流が流れ込み、入力信号′電圧に対応した出力電流
を得るようにして成る。
このような構成の電圧、電流変換回路において、トラン
ジスタQlのコレクタ電流は、定電流源17からQ3の
ペース電流を引いたものであり、トランジスタQ3の電
流増幅率βが商いと仮定すれば、トランジスタQtのコ
レクタ電流は工にほぼ等しくなる。トランジスタQ7の
コレクタ電流はrI−jJであるが、小信号時・(I)
)l)には■となるので、トランジスタQ7のベース電
流は工/βとして良い。トランジスタQ5のペース接地
電流増幅率、dp 7!−1(、dp=1)とすると、
トランジスタQ3のエミッタ電流は■/βである。この
トランジスタQ3のベース電流はその工/βであるので
工/βである。同様にして小信号時のトランジスタQ4
のベース電流もI//9 である。
ジスタQlのコレクタ電流は、定電流源17からQ3の
ペース電流を引いたものであり、トランジスタQ3の電
流増幅率βが商いと仮定すれば、トランジスタQtのコ
レクタ電流は工にほぼ等しくなる。トランジスタQ7の
コレクタ電流はrI−jJであるが、小信号時・(I)
)l)には■となるので、トランジスタQ7のベース電
流は工/βとして良い。トランジスタQ5のペース接地
電流増幅率、dp 7!−1(、dp=1)とすると、
トランジスタQ3のエミッタ電流は■/βである。この
トランジスタQ3のベース電流はその工/βであるので
工/βである。同様にして小信号時のトランジスタQ4
のベース電流もI//9 である。
ところで大信号入力時の入力電圧と出力電流1との関係
は次式で表わせる。
は次式で表わせる。
/′
上式はトランジスタQ3のベース電流’<(I−i)/
β として求めた。この(6)式を前記(1)式と比べ
ると対数項における出力電流量の影響がβ 分の1にな
っているため、(1)式に比べてリニアリティが向上で
きる。したがって、はぼ ΔVin=R1 7− となり、(6)式における対数項による誤差は無視でき
る。
β として求めた。この(6)式を前記(1)式と比べ
ると対数項における出力電流量の影響がβ 分の1にな
っているため、(1)式に比べてリニアリティが向上で
きる。したがって、はぼ ΔVin=R1 7− となり、(6)式における対数項による誤差は無視でき
る。
また゛、入力電流Iin 1. lIn2はそれぞれ次
式%式% ここで(8)式の右辺第1項はトランジスタQノのベー
ス電流、第2項はトランジスタQ5のベース電流を表わ
す、また、(9)式における右辺第1項はトランジスタ
Q2のベース電流、第2項はトランジスタQ6のベース
電流である。βp はpnp形トランジスタQs、Q6
のエミッタ接地電流増幅率を表わす。
式%式% ここで(8)式の右辺第1項はトランジスタQノのベー
ス電流、第2項はトランジスタQ5のベース電流を表わ
す、また、(9)式における右辺第1項はトランジスタ
Q2のベース電流、第2項はトランジスタQ6のベース
電流である。βp はpnp形トランジスタQs、Q6
のエミッタ接地電流増幅率を表わす。
(3)式と同様に差動入力電流ΔIinを求める。
9−
8−
ここでβが充分に大きいと仮定すれば、となる。(7)
、 (10)式より、この回路の差動入力抵抗は下式
のようになる。
、 (10)式より、この回路の差動入力抵抗は下式
のようになる。
βpβR
in −
驕がって、エミ′ツタ退化増幅器に比べて、19倍だけ
入力抵抗が大きくなっている。
入力抵抗が大きくなっている。
第3図は、上記第2図の回路の具体的な回路構成例を示
すもので、定電流源としてカレントミラー回路を使用し
ている。第3図において第2図と同様な部分は同一符号
を付してその読切は省略する。トランジスタQ 71
Q z e Q 9のコレクタ回路には、それぞれトラ
ンジスタQp I eQpLQp3がペースを共通にし
て接続され、この共通ペースはトランジスタQp4のペ
ースに接続され、トランジスタQり4のコレクタとペー
スはそれぞれトランジスタQp5のべ一ノ÷ミッタに接
続され、トランジスタQp4のコレクタ回路に接続され
た定電流源IOによって導通設定される。また、トラン
ジスタQ9のベース、コレクタ間には発振防止用のコン
デンサCが接続される。そして、出力端子OUTには抵
抗RL が接続されて成る。
すもので、定電流源としてカレントミラー回路を使用し
ている。第3図において第2図と同様な部分は同一符号
を付してその読切は省略する。トランジスタQ 71
Q z e Q 9のコレクタ回路には、それぞれトラ
ンジスタQp I eQpLQp3がペースを共通にし
て接続され、この共通ペースはトランジスタQp4のペ
ースに接続され、トランジスタQり4のコレクタとペー
スはそれぞれトランジスタQp5のべ一ノ÷ミッタに接
続され、トランジスタQp4のコレクタ回路に接続され
た定電流源IOによって導通設定される。また、トラン
ジスタQ9のベース、コレクタ間には発振防止用のコン
デンサCが接続される。そして、出力端子OUTには抵
抗RL が接続されて成る。
このような構成の回路lこおいて、集積回路用のコンピ
ュータ シュミレーションプログラム(SPICEプロ
グラム)を使用してシュミレーション実験を行なうと、
第4図に示すような特性を示す、ここで変換抵抗rR=
10にΩ」とし、負荷抵抗「RL=10にΩ」とする。
ュータ シュミレーションプログラム(SPICEプロ
グラム)を使用してシュミレーション実験を行なうと、
第4図に示すような特性を示す、ここで変換抵抗rR=
10にΩ」とし、負荷抵抗「RL=10にΩ」とする。
また−差動入力端子Vln 7には入力電圧Vir+?
!−印加し、端子Vin2に接地している。入力電圧「
vIn〉0」のとき、出力端子OUTには図の矢印の向
きに電流lが流れるので出力電圧は負となる。すなわち
、この回路はゲインが「−1」 の反転増幅回路として
働くことになる。第4図こと示す波形図は、振幅が±2
Vで周期が4μSecの三角波を入力電圧Vlnとして
印加している。図において破線が入力波形、実線が出力
波形である。この場合、反転増幅器として動作している
ことが確認できる。
!−印加し、端子Vin2に接地している。入力電圧「
vIn〉0」のとき、出力端子OUTには図の矢印の向
きに電流lが流れるので出力電圧は負となる。すなわち
、この回路はゲインが「−1」 の反転増幅回路として
働くことになる。第4図こと示す波形図は、振幅が±2
Vで周期が4μSecの三角波を入力電圧Vlnとして
印加している。図において破線が入力波形、実線が出力
波形である。この場合、反転増幅器として動作している
ことが確認できる。
第5図(a) 、 (b) 〜第7図(a) 1. (
b)はそれぞれ、上記第3図の回路における周波数特性
を示すシュミレーション結果で、(a)図は「周波数−
ゲイン特性図J 、(b)図は「周波数−位相特性図」
である。第5図(a) 、 (b) lこおいては、コ
ンデンサC=11)F、定電流I O= 5voμ人に
設定している。(a)図において周波数が20MJh付
近でピークが発生しているが、これは回路が発振してい
ることを示している。第6図(a) 、 (b)および
第7図(a) 、 (b)はそれぞれコンデンサCの容
量を大きくしてシュミレーションを行なったもので、第
6図(a) ’、 (b)lこおいては、コンデンサC
=5pF、定電流■。=50DltlL、第7図(a)
# (b)においては、コンデンfc=5pF、定電
流I 、=2tiopAである。このようにコンデンサ
Cの容量を適当な値に設定することにより、発振状態を
表わすゲインのピークは認められなくなる。
b)はそれぞれ、上記第3図の回路における周波数特性
を示すシュミレーション結果で、(a)図は「周波数−
ゲイン特性図J 、(b)図は「周波数−位相特性図」
である。第5図(a) 、 (b) lこおいては、コ
ンデンサC=11)F、定電流I O= 5voμ人に
設定している。(a)図において周波数が20MJh付
近でピークが発生しているが、これは回路が発振してい
ることを示している。第6図(a) 、 (b)および
第7図(a) 、 (b)はそれぞれコンデンサCの容
量を大きくしてシュミレーションを行なったもので、第
6図(a) ’、 (b)lこおいては、コンデンサC
=5pF、定電流■。=50DltlL、第7図(a)
# (b)においては、コンデンfc=5pF、定電
流I 、=2tiopAである。このようにコンデンサ
Cの容量を適当な値に設定することにより、発振状態を
表わすゲインのピークは認められなくなる。
ところで、エミッタ退化増幅器は、差動入力電圧として
取り扱うことができる電圧範囲には制限□がある。この
点については第3図ζこ示した回路においても同様であ
る。以下、トニアリテイの取れる最大入力電圧△Vln
max f求める。
取り扱うことができる電圧範囲には制限□がある。この
点については第3図ζこ示した回路においても同様であ
る。以下、トニアリテイの取れる最大入力電圧△Vln
max f求める。
第1図の回路におけるトランジスタQ7+Q2のコレク
タ電流は、図の矢印の向きに取った時に電流値が正でな
ければならないので、下式の条件を満たす必要がある。
タ電流は、図の矢印の向きに取った時に電流値が正でな
ければならないので、下式の条件を満たす必要がある。
1+1)O
I−i)0
これは、コレクタ電流を負とするとトランジスタが動作
をしないことに依る。したがって、−I(i(I となる。また、出力電流はその絶対値がバイアス電流よ
りも小さくなることが必要である。(1)式4iについ
て微分すると、下式のようになる。
をしないことに依る。したがって、−I(i(I となる。また、出力電流はその絶対値がバイアス電流よ
りも小さくなることが必要である。(1)式4iについ
て微分すると、下式のようになる。
た、i=±Iで−ΔVln は+ωに発散する。この状
態を第8図に示す。ri =OJの場合の△VJnの傾
きθ(コンダクタンスGの逆数)は下式で示される。
態を第8図に示す。ri =OJの場合の△VJnの傾
きθ(コンダクタンスGの逆数)は下式で示される。
上記(15)式において、リニアリティの取れる範囲は
下式で示される。
下式で示される。
VT
l △Vln max l = (R+ −) I=
Rl +JVT −(16) したがって、最大入力電圧はRIで決定される。
Rl +JVT −(16) したがって、最大入力電圧はRIで決定される。
なお、VTは約25mV に過ぎない。例えばR=to
KΩs I ” 100μAとすれば1△Vln ma
x 1=1vである。上記(15)式71)らコンダク
タンスGは下式で示すようになる。
KΩs I ” 100μAとすれば1△Vln ma
x 1=1vである。上記(15)式71)らコンダク
タンスGは下式で示すようになる。
R+□
■
VT
ここで、R)芝とすれば、〔17〕式は(2)式と一■
致する。2VT/Iは通常の使用では数百Ω程度であり
、変換抵抗Rを数にΩに設定すればこの項の影響は無視
できる。
、変換抵抗Rを数にΩに設定すればこの項の影響は無視
できる。
第9図は、この発明の他の実施例を示す回路図で、゛上
記第2図の回路におけるトランジスタQ5.Q6f取り
除いたものである。このような構成の回路においても電
圧、′電流変換が可能であり、特lこ低い電源電圧(例
えば3VBEl〜21V)で動作させることができる。
記第2図の回路におけるトランジスタQ5.Q6f取り
除いたものである。このような構成の回路においても電
圧、′電流変換が可能であり、特lこ低い電源電圧(例
えば3VBEl〜21V)で動作させることができる。
この回路では低い電源電圧で精度良く電圧・電流変換を
行なうことができる。
行なうことができる。
以上説明したようにこの発明によれば、入力電流iによ
る影響を小さくできるので入力信号電圧が大きくても誤
差の少ない電圧、iltl変流回路が得られる。
る影響を小さくできるので入力信号電圧が大きくても誤
差の少ない電圧、iltl変流回路が得られる。
第1図はエミッタ退化増幅器を示す回路図、第2図はこ
の発明の一実施例に係る電圧、11流変換回路を示す図
、第3図は上記第2図の回路の具体的な41成例を示す
回路図、第4図は上記第3図の回路の入力信号と出力信
号の関係を示す波形図、第5図(a) 、 (b) %
第6図(a) 、 (b)および第7図(a) 、 (
b)はそれぞれ上記第3図の回路の周波数特性を示す特
性図、第8図はこの発明の電圧、電流変換回路による出
力電流の範囲を示す特性図、第9図はこの発明の他の実
施例を示す回路図である。 Qt〜Q9・・・トランジスタ(Q t t Q 2:
差動入力素子、Q3〜Q6:電流制御手段)、R・・・
負荷素子、II〜工3・・・定電流節。
の発明の一実施例に係る電圧、11流変換回路を示す図
、第3図は上記第2図の回路の具体的な41成例を示す
回路図、第4図は上記第3図の回路の入力信号と出力信
号の関係を示す波形図、第5図(a) 、 (b) %
第6図(a) 、 (b)および第7図(a) 、 (
b)はそれぞれ上記第3図の回路の周波数特性を示す特
性図、第8図はこの発明の電圧、電流変換回路による出
力電流の範囲を示す特性図、第9図はこの発明の他の実
施例を示す回路図である。 Qt〜Q9・・・トランジスタ(Q t t Q 2:
差動入力素子、Q3〜Q6:電流制御手段)、R・・・
負荷素子、II〜工3・・・定電流節。
Claims (5)
- (1)エミッタが負荷素子を介して共通接続され互いに
対称配置される第l、第2の差動入力素子さ、この第1
.第2の差動入力素子のコレクタ回路それぞれに定電流
を供給する手段と、上記第1.第2の差動入力素子のエ
ミッタそれぞれに直列接続される第1.第゛2のトラン
ジスタと、上記第1.第2のトランジスタを導通制御す
る第1.第2の電流制御手段と、上記第2のトランジス
タにベースが共通接続されそのコレクタ回路に定電流が
供給される出力用トランジスタとを具備することを特徴
とする゛電圧・電流変換回路。 - (2) 上記電流制御手段は、上記第1.第2の差動
入力素子のコレクタ回路に供給される定電流により導通
設定される第3.第4のトランジスタη1ら成ることを
特徴とする4!杵請求の範囲第1項記載の電圧、電流変
換回路。 - (3) 上記電流制御手段は、上記第1.第2の差動
入力素子のコレクタ回路に供給される定電流により導通
設定される第3.第4のトランジスタと、上記第3.第
4のトランジスタに直列接続され上記第1.@2の差動
入力素子と共通□に導通制御される第5.第6のトラン
ジスタカ、ら成ることを特徴とする特許請求の範囲第1
項記載の電圧、電流変換回路。 - (4) 上記電流制御手段は、上記第1.第2の差動
入力素子のコレクタ回路に供給される定電流により導通
設定される第3.第4のトランジスタと、上記第3.第
4のトランジスタに直列接続され上記第1.第2の差動
入力素子と共通に導通制御される第5.第6のトランジ
スタと、上記第6のトランジスタのコレクタ回路と出力
用トランジスタのコレクタ回路に接続されこの出力用ト
ランジスタの発振を防止するコンデンサ回路から成るこ
とを特徴とする特許請求の範囲第1項記載の電圧、*流
変換回路。 - (5) 上記定電流供給手段は、トランジスタのベー
スを共通接続して導通制御するようにしだカレシトミラ
ー回路であることを特徴とする特許請求の範囲第1項記
載の這王、電流変換回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56106518A JPS589409A (ja) | 1981-07-08 | 1981-07-08 | 電圧・電流変換回路 |
DE3225405A DE3225405C2 (de) | 1981-07-08 | 1982-07-07 | Spannungs/Strom-Wandlerschaltung |
US06/396,075 US4442400A (en) | 1981-07-08 | 1982-07-07 | Voltage-to-current converting circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56106518A JPS589409A (ja) | 1981-07-08 | 1981-07-08 | 電圧・電流変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS589409A true JPS589409A (ja) | 1983-01-19 |
JPS6254242B2 JPS6254242B2 (ja) | 1987-11-13 |
Family
ID=14435622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56106518A Granted JPS589409A (ja) | 1981-07-08 | 1981-07-08 | 電圧・電流変換回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US4442400A (ja) |
JP (1) | JPS589409A (ja) |
DE (1) | DE3225405C2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607213A (ja) * | 1983-06-03 | 1985-01-16 | エツセ・ジ・エツセ−ア・テイ・エ・エツセ・コンポネンテイ・エレツトロニ−チ・エツセ・ピ・ア | 差動段 |
JPS60148687U (ja) * | 1984-03-15 | 1985-10-02 | 能美防災株式会社 | 故障検出機能付火災感知器 |
JPH0588288A (ja) * | 1990-02-26 | 1993-04-09 | E I Du Pont De Nemours & Co | アリールヒドラジドを含有する写真用ハロゲン化銀材料 |
JPH05107680A (ja) * | 1991-04-11 | 1993-04-30 | E I Du Pont De Nemours & Co | 写真エレメント用の安定化された水性ヒドラジド溶液 |
US6111463A (en) * | 1996-02-29 | 2000-08-29 | Nec Corporation | Operational transconductance amplifier and multiplier |
US7203149B1 (en) | 1999-11-15 | 2007-04-10 | Nec Electronics Corporation | PLL circuit and data read-out circuit |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3213838A1 (de) * | 1982-04-15 | 1983-10-27 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Integrierte schaltungsanordung mit einem spannungs-strom-wandler |
JPS58189620U (ja) * | 1982-06-09 | 1983-12-16 | パイオニア株式会社 | 無歪逆相電流源 |
US4675594A (en) * | 1986-07-31 | 1987-06-23 | Honeywell Inc. | Voltage-to-current converter |
US4973917A (en) * | 1989-09-27 | 1990-11-27 | Threepenney Electronics Corporation | Output amplifier |
US5043652A (en) * | 1990-10-01 | 1991-08-27 | Motorola, Inc. | Differential voltage to differential current conversion circuit having linear output |
JP3411988B2 (ja) * | 1992-09-21 | 2003-06-03 | 株式会社東芝 | 可変電圧電流変換回路 |
JP2638494B2 (ja) * | 1994-08-12 | 1997-08-06 | 日本電気株式会社 | 電圧/電流変換回路 |
FR2752961A1 (fr) * | 1996-08-30 | 1998-03-06 | Philips Electronics Nv | Controleur de tension a sensibilite aux variations de temperature attenuee |
FR2756680B1 (fr) * | 1996-11-29 | 1999-02-12 | Sgs Thomson Microelectronics | Amplificateur a transconductance a dynamique elevee et faible bruit |
JP2008092266A (ja) * | 2006-10-02 | 2008-04-17 | Nec Electronics Corp | 差動回路 |
US9374050B1 (en) | 2014-07-08 | 2016-06-21 | Linear Technology Corporation | Level-shifting amplifier |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5231143A (en) * | 1975-08-29 | 1977-03-09 | Toyo Boseki | Method of producing special touch yarn |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3434069A (en) * | 1967-04-27 | 1969-03-18 | North American Rockwell | Differential amplifier having a feedback path including a differential current generator |
US3733559A (en) * | 1970-06-29 | 1973-05-15 | Rca Corp | Differential amplifier |
JPS4929744A (ja) * | 1972-07-18 | 1974-03-16 | ||
NL7407953A (nl) * | 1974-06-14 | 1975-12-16 | Philips Nv | Spanningstroomomzetter. |
US4288707A (en) * | 1978-03-14 | 1981-09-08 | Tokyo Shibaura Denki Kabushiki Kaisha | Electrically variable impedance circuit |
JPS5850443B2 (ja) * | 1978-08-16 | 1983-11-10 | 株式会社東芝 | 電圧・電流変換回路 |
-
1981
- 1981-07-08 JP JP56106518A patent/JPS589409A/ja active Granted
-
1982
- 1982-07-07 DE DE3225405A patent/DE3225405C2/de not_active Expired
- 1982-07-07 US US06/396,075 patent/US4442400A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5231143A (en) * | 1975-08-29 | 1977-03-09 | Toyo Boseki | Method of producing special touch yarn |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607213A (ja) * | 1983-06-03 | 1985-01-16 | エツセ・ジ・エツセ−ア・テイ・エ・エツセ・コンポネンテイ・エレツトロニ−チ・エツセ・ピ・ア | 差動段 |
JPS60148687U (ja) * | 1984-03-15 | 1985-10-02 | 能美防災株式会社 | 故障検出機能付火災感知器 |
JPH039087Y2 (ja) * | 1984-03-15 | 1991-03-07 | ||
JPH0588288A (ja) * | 1990-02-26 | 1993-04-09 | E I Du Pont De Nemours & Co | アリールヒドラジドを含有する写真用ハロゲン化銀材料 |
JPH05107680A (ja) * | 1991-04-11 | 1993-04-30 | E I Du Pont De Nemours & Co | 写真エレメント用の安定化された水性ヒドラジド溶液 |
US6111463A (en) * | 1996-02-29 | 2000-08-29 | Nec Corporation | Operational transconductance amplifier and multiplier |
US7203149B1 (en) | 1999-11-15 | 2007-04-10 | Nec Electronics Corporation | PLL circuit and data read-out circuit |
Also Published As
Publication number | Publication date |
---|---|
DE3225405C2 (de) | 1984-10-11 |
US4442400A (en) | 1984-04-10 |
DE3225405A1 (de) | 1983-01-27 |
JPS6254242B2 (ja) | 1987-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS589409A (ja) | 電圧・電流変換回路 | |
JP3330158B2 (ja) | 対数検出器を有する装置 | |
JPS6141163B2 (ja) | ||
US4331929A (en) | Gain-controlled amplifier | |
EP0263601A2 (en) | Compensation and biasing of wideband amplifiers | |
JPH09219630A (ja) | 差動回路 | |
CN113114164A (zh) | 一种阻抗变换网络电路结构 | |
JPS6218977Y2 (ja) | ||
JPH0452645B2 (ja) | ||
US4881043A (en) | Variable gain transconductance amplifier and variable bandwidth filter | |
JPH0671180B2 (ja) | 利得制御信号の関数として入力信号に利得を与える装置 | |
US4433303A (en) | Push-pull amplifier circuit with field-effect transistors | |
US5053718A (en) | Feedback control reducing signal distortion produced by differential amplifier stage | |
US6344762B1 (en) | Bias circuit for a low voltage differential circuit | |
JP3204565B2 (ja) | 位相シフト回路 | |
JPS6223483B2 (ja) | ||
EP0051362A2 (en) | Electronic gain control circuit | |
US4137506A (en) | Compound transistor circuitry | |
US5717350A (en) | Degenerated differential pair waveform builder | |
US6346855B1 (en) | Amplifier arrangement | |
JPH0246091Y2 (ja) | ||
JPS59182610A (ja) | 電流増幅器 | |
JP2901248B2 (ja) | 可変リアクタンス回路 | |
Bozomitu et al. | New linearized current mode lossy integrators in bipolar technology | |
JPS5942902B2 (ja) | 2乗回路 |