JPS63299142A - 多層配線構造を有する半導体装置の製造方法 - Google Patents
多層配線構造を有する半導体装置の製造方法Info
- Publication number
- JPS63299142A JPS63299142A JP13464287A JP13464287A JPS63299142A JP S63299142 A JPS63299142 A JP S63299142A JP 13464287 A JP13464287 A JP 13464287A JP 13464287 A JP13464287 A JP 13464287A JP S63299142 A JPS63299142 A JP S63299142A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- layer
- opening
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000003486 chemical etching Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に多層配線構
造を有する半導体装置の配線層間の接続の形成方法に関
する。
造を有する半導体装置の配線層間の接続の形成方法に関
する。
従来、この種の半導体装置の製造方法は、下層の配線層
上に眉間絶縁膜を形成したのちコンタクト孔を設けて上
層の配線層を形成するというものであった。
上に眉間絶縁膜を形成したのちコンタクト孔を設けて上
層の配線層を形成するというものであった。
つまり上述した従来の多層配線構造を有する半導体装置
の製造方法は、下層の配線層と上層の配線層を接続する
ことのみ目的としているためたとえば第１層目の配線と
第３層目の配線を接続するというような多層間の接続に
おいては、２層目の配線がない眉間絶縁膜で被われた部
分のみにコンタクト孔を開孔しなければならず集積度を
低下させるという欠点があった。
の製造方法は、下層の配線層と上層の配線層を接続する
ことのみ目的としているためたとえば第１層目の配線と
第３層目の配線を接続するというような多層間の接続に
おいては、２層目の配線がない眉間絶縁膜で被われた部
分のみにコンタクト孔を開孔しなければならず集積度を
低下させるという欠点があった。
本発明の多層配線構造を有する半導体装置の製造方法は
、半導体基板又はその上に絶縁層を介して設けられた導
電層上に少なくとも第１の絶縁膜、第１の配線層及び第
２の絶縁膜を順次形成する工程と、前記第２の絶縁膜、
前記第１の配線層及び前記第１の絶縁膜を選択的にエツ
チングして前記第１の配線層部に横穴を有する開孔を形
成する工程と、第３の絶縁膜を被着したのち異方性エツ
チングを行ない前記開孔の側面に絶縁性側壁を設けてな
るコンタクト孔を形成する工程を含むというものである
。
、半導体基板又はその上に絶縁層を介して設けられた導
電層上に少なくとも第１の絶縁膜、第１の配線層及び第
２の絶縁膜を順次形成する工程と、前記第２の絶縁膜、
前記第１の配線層及び前記第１の絶縁膜を選択的にエツ
チングして前記第１の配線層部に横穴を有する開孔を形
成する工程と、第３の絶縁膜を被着したのち異方性エツ
チングを行ない前記開孔の側面に絶縁性側壁を設けてな
るコンタクト孔を形成する工程を含むというものである
。
次に、本発明について図面を参照して説明する。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの縦断面図である。
めの工程順に示した半導体チップの縦断面図である。
まず、第１図（ａ）に示すごとく、シリコンからなるｐ
型半導体基板１１に選択的にｎ型拡散層１２を形成し、
その上に厚さ５００ｎｍのＰＳＧからなる第１の絶縁［
ｌ！１３．厚さ３００ｎｍの多結晶シリコンからなる第
１の配線層１４、厚さ５００ｎｍのＰＳＧからなる第２
の絶縁膜１５を順次形成する。次に、ホトレジストマス
ク１６を形成し、第１図（ｂ）に示すように、第２の絶
縁膜１５をケミカルエツチング又はプラズマエツチング
により選択的に除去し、さらに第１の配線層１４をケミ
カルあるいはプラズマなどの等注性エツチングを用いて
選択的に除去し第１の配線層１４に横穴１７を形成する
。さらに反応性イオン（ＲＩＥ）などの異方性エツチン
グを用いて第１の絶縁膜１３を選択的に除去し、ｎ型拡
散層１２に達する開孔１８を形成する。
型半導体基板１１に選択的にｎ型拡散層１２を形成し、
その上に厚さ５００ｎｍのＰＳＧからなる第１の絶縁［
ｌ！１３．厚さ３００ｎｍの多結晶シリコンからなる第
１の配線層１４、厚さ５００ｎｍのＰＳＧからなる第２
の絶縁膜１５を順次形成する。次に、ホトレジストマス
ク１６を形成し、第１図（ｂ）に示すように、第２の絶
縁膜１５をケミカルエツチング又はプラズマエツチング
により選択的に除去し、さらに第１の配線層１４をケミ
カルあるいはプラズマなどの等注性エツチングを用いて
選択的に除去し第１の配線層１４に横穴１７を形成する
。さらに反応性イオン（ＲＩＥ）などの異方性エツチン
グを用いて第１の絶縁膜１３を選択的に除去し、ｎ型拡
散層１２に達する開孔１８を形成する。
次に、第１図（Ｃ）に示すように、ホトレジストマスク
１６を除去し半導体基板の全面にＣＶＤ法により厚さ３
００ｎｍの窒化膜を堆積して第３の絶縁膜１９を形成す
る。このとき第１の配線層１４に形成された横穴１７は
第３図の絶縁膜１９で完全に埋めこまれる。さらに半導
体基板の全面をＲＩＥなとの異方性エツチングを行なっ
て第１図（ｄ）に示すように、ｎ型拡散層上の第３の絶
縁膜を除去して開孔１８の側面に絶縁性側壁２０を設け
、ｎ型拡散層１２に達するコンタクト孔２１を得ること
ができる。さらに、第１図（ｅ）に示すように、ＡＩ！
からなる第２の配線層２２を形成する。
１６を除去し半導体基板の全面にＣＶＤ法により厚さ３
００ｎｍの窒化膜を堆積して第３の絶縁膜１９を形成す
る。このとき第１の配線層１４に形成された横穴１７は
第３図の絶縁膜１９で完全に埋めこまれる。さらに半導
体基板の全面をＲＩＥなとの異方性エツチングを行なっ
て第１図（ｄ）に示すように、ｎ型拡散層上の第３の絶
縁膜を除去して開孔１８の側面に絶縁性側壁２０を設け
、ｎ型拡散層１２に達するコンタクト孔２１を得ること
ができる。さらに、第１図（ｅ）に示すように、ＡＩ！
からなる第２の配線層２２を形成する。
尚、第２の絶縁膜１５をエツチングする場合、第２の絶
縁膜１５と第１の配線層１４のエツチングの選択比を大
きくとることによりエツチングのばらつきが第１の配線
層の部分で緩和され均一性のよいコンタクト孔を得るこ
とができる。
縁膜１５と第１の配線層１４のエツチングの選択比を大
きくとることによりエツチングのばらつきが第１の配線
層の部分で緩和され均一性のよいコンタクト孔を得るこ
とができる。
このように、中間に配線層がある場所においても、上層
の配線層と下層の配線層間にコンタクト孔を設けて接続
することができるので、半導体装置の集積度が改善され
る。
の配線層と下層の配線層間にコンタクト孔を設けて接続
することができるので、半導体装置の集積度が改善され
る。
第２図は本発明の応用例を示す半導体チップの縦断面図
である。
である。
これはＭＯ９集積回路を本発明を適用して製造したもの
であり、厚さ３００ｎｍのＡｆｆからなる第１の配線層
３４をシールド層として設けである。ＭＯＳ）ランジス
タのソース領域であるｎ型拡散層３２′とドレイン電極
である第２の配線層４２の間の相互干渉を遮断すること
ができるので雑音が低減できる利点がある。
であり、厚さ３００ｎｍのＡｆｆからなる第１の配線層
３４をシールド層として設けである。ＭＯＳ）ランジス
タのソース領域であるｎ型拡散層３２′とドレイン電極
である第２の配線層４２の間の相互干渉を遮断すること
ができるので雑音が低減できる利点がある。
以上説明したように本発明は、多層配線の上層配線層と
下層の配線層を接続するコンタクト孔を形成するのに、
中間に配線層がある場合に、その中間の配線層部に横穴
のある開孔を設けたのち、開孔の側面に絶縁性側壁を設
けることにより、中間の配線層と絶縁された状態で上層
と下層の配線層を接続することができるので、コンタク
ト孔を設ける場所的制約がなくなるから、多層配線構造
を有する半導体装置の集積度を改善できる効果がある。
下層の配線層を接続するコンタクト孔を形成するのに、
中間に配線層がある場合に、その中間の配線層部に横穴
のある開孔を設けたのち、開孔の側面に絶縁性側壁を設
けることにより、中間の配線層と絶縁された状態で上層
と下層の配線層を接続することができるので、コンタク
ト孔を設ける場所的制約がなくなるから、多層配線構造
を有する半導体装置の集積度を改善できる効果がある。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に配置した半導体チップの断面図、第２図は
本発明の応用例を示すＭＯＳ集積回路チップの断面図で
ある。 １１．３１・・・ｐ型半導体基板、１２，３２゜３２′
・・・ｎ型拡散層、１３．３３・・・第１の絶縁膜、１
４．３４・・・第１の配線層、１５．３５・・・第２の
絶縁膜、１６・・・ホトレジストマスク、１７・・・横
穴、１８・・・開孔、１９・・・第３の絶縁膜、２０゜
３０・・・絶縁性側壁、２１・・・コンタクト孔、２２
゜４２・・・第２の配線層、４３・・・ゲート絶縁膜、
４４・・・ゲート電極。 一：ｒ 代理人 弁理士 内 原 晋（メ１ 肇１ 図
めの工程順に配置した半導体チップの断面図、第２図は
本発明の応用例を示すＭＯＳ集積回路チップの断面図で
ある。 １１．３１・・・ｐ型半導体基板、１２，３２゜３２′
・・・ｎ型拡散層、１３．３３・・・第１の絶縁膜、１
４．３４・・・第１の配線層、１５．３５・・・第２の
絶縁膜、１６・・・ホトレジストマスク、１７・・・横
穴、１８・・・開孔、１９・・・第３の絶縁膜、２０゜
３０・・・絶縁性側壁、２１・・・コンタクト孔、２２
゜４２・・・第２の配線層、４３・・・ゲート絶縁膜、
４４・・・ゲート電極。 一：ｒ 代理人 弁理士 内 原 晋（メ１ 肇１ 図
Claims (1)
- 半導体基板又はその上に絶縁層を介して設けられた導電
層上に少なくとも第１の絶縁膜、第１の配線層及び第２
の絶縁膜を順次形成する工程と、前記第２の絶縁膜、前
記第１の配線層及び前記第１の絶縁膜を選択的にエッチ
ングして前記第１の配線層部に横穴を有する開孔を形成
する工程と、第３の絶縁膜を被着したのち異方性エッチ
ングを行ない前記開孔の側面に絶縁性側壁を設けてなる
コンタクト孔を形成する工程を含むことを特徴とする多
層配線構造を有する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13464287A JPH067576B2 (ja) | 1987-05-28 | 1987-05-28 | 多層配線構造を有する半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13464287A JPH067576B2 (ja) | 1987-05-28 | 1987-05-28 | 多層配線構造を有する半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299142A true JPS63299142A (ja) | 1988-12-06 |
| JPH067576B2 JPH067576B2 (ja) | 1994-01-26 |
Family
ID=15133139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13464287A Expired - Lifetime JPH067576B2 (ja) | 1987-05-28 | 1987-05-28 | 多層配線構造を有する半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH067576B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02161755A (ja) * | 1988-12-14 | 1990-06-21 | Nec Corp | 半導体装置 |
| EP0617463A1 (de) * | 1993-03-24 | 1994-09-28 | Siemens Aktiengesellschaft | Herstellverfahren für ein Kontaktloch |
| EP0696060A2 (en) | 1994-08-04 | 1996-02-07 | Nec Corporation | Method of making a wiring and a contact structure of a semiconductor device |
| CN110021603A (zh) * | 2019-04-11 | 2019-07-16 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
-
1987
- 1987-05-28 JP JP13464287A patent/JPH067576B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02161755A (ja) * | 1988-12-14 | 1990-06-21 | Nec Corp | 半導体装置 |
| EP0617463A1 (de) * | 1993-03-24 | 1994-09-28 | Siemens Aktiengesellschaft | Herstellverfahren für ein Kontaktloch |
| EP0696060A2 (en) | 1994-08-04 | 1996-02-07 | Nec Corporation | Method of making a wiring and a contact structure of a semiconductor device |
| US5581124A (en) * | 1994-08-04 | 1996-12-03 | Nec Corporation | Semiconductor device having wiring and contact structure |
| CN110021603A (zh) * | 2019-04-11 | 2019-07-16 | 德淮半导体有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH067576B2 (ja) | 1994-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH09312331A (ja) | 半導体装置及びその製造方法 | |
| KR100474953B1 (ko) | 반도체장치및그제조방법 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| EP0296718A2 (en) | A coplanar and self-aligned contact structure | |
| JP2003077936A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH09266252A (ja) | 半導体装置の製造方法 | |
| JP2956080B2 (ja) | 半導体装置及びその製造方法 | |
| KR100340072B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH03276680A (ja) | 半導体装置およびその製造方法 | |
| JPS63244757A (ja) | 半導体装置の製造方法 | |
| JPH04213860A (ja) | 半導体装置 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPH0287621A (ja) | 半導体装置の製造方法 | |
| KR950030314A (ko) | 반도체소자의 접속장치 및 그 제조방법 | |
| JPH0376127A (ja) | 半導体装置の製造方法 | |
| JPH11354787A (ja) | 半導体装置の製造方法 | |
| JPH0567688A (ja) | 半導体装置とその製造方法 | |
| JPH04343251A (ja) | 半導体装置の製造方法 | |
| JPS63102341A (ja) | 半導体装置の製造方法 | |
| JPH01241845A (ja) | 半導体装置の製造方法 | |
| JPH02251144A (ja) | 半導体装置の製造方法 | |
| JPH0513432A (ja) | 半導体装置の製造方法 |