JPS63100563A - 障害プロセツサ検出方式 - Google Patents
障害プロセツサ検出方式Info
- Publication number
- JPS63100563A JPS63100563A JP61246731A JP24673186A JPS63100563A JP S63100563 A JPS63100563 A JP S63100563A JP 61246731 A JP61246731 A JP 61246731A JP 24673186 A JP24673186 A JP 24673186A JP S63100563 A JPS63100563 A JP S63100563A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- area
- contents
- allocated
- updated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 11
- 238000012544 monitoring process Methods 0.000 abstract description 13
- 238000000034 method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
この発明は障害プロセッサ検出方式に関し、さらに詳細
にいえば、複数のプロセッサを共通バスにより有機的に
結合し、共通バスに入出力制御部、共通メモリ等を接続
することにより、個々のプロセッサが有している能力以
上の処理能力を発揮することができるようにしたマルチ
プロセッサシステムにおいて、障害が発生したプロセッ
サを検出するための方式に関する。
にいえば、複数のプロセッサを共通バスにより有機的に
結合し、共通バスに入出力制御部、共通メモリ等を接続
することにより、個々のプロセッサが有している能力以
上の処理能力を発揮することができるようにしたマルチ
プロセッサシステムにおいて、障害が発生したプロセッ
サを検出するための方式に関する。
〈従来の技術〉
従来から各種データ処理の分野において、処理容量が飛
躍的に増加し、或は要求される処理時間が飛躍的に短く
なっており、このような要求に対処するために、 ■ 処理容量が多く、しかも処理速度が速い高速プロセ
ッサを使用すること、 ■ 各プロセッサとして処理容量が余り多くなく、しか
も処理速度も余り速くないプロセッサを複数個、共通バ
スにより有機的に結合させることにより、処理容量の増
加、および処理時間の短縮を達成すること の2通りの対処が考えられ、実際に使用されている。
躍的に増加し、或は要求される処理時間が飛躍的に短く
なっており、このような要求に対処するために、 ■ 処理容量が多く、しかも処理速度が速い高速プロセ
ッサを使用すること、 ■ 各プロセッサとして処理容量が余り多くなく、しか
も処理速度も余り速くないプロセッサを複数個、共通バ
スにより有機的に結合させることにより、処理容量の増
加、および処理時間の短縮を達成すること の2通りの対処が考えられ、実際に使用されている。
上記2通りの対処のうち、■の対処についてみれば、全
てのプロセッサに全く障害が発生していない状態におい
て最も優れた処理能力を発揮することができるのである
が、何れかのプロセッサに障害が発生した場合には、他
のプロセッサに処理を分担させることにより、システム
全体としての処理を行なわせることが必要である。
てのプロセッサに全く障害が発生していない状態におい
て最も優れた処理能力を発揮することができるのである
が、何れかのプロセッサに障害が発生した場合には、他
のプロセッサに処理を分担させることにより、システム
全体としての処理を行なわせることが必要である。
このような点を考慮して、従来から、
第3図に示すように、複数のプロセッサ(lla)(l
lb)・・・(lln)を共通バス(12)により有機
的に結合しているとともに、隣合うプロセッサ同士(物
理的な位置関係ではなく、予め設定されている論理アド
レスに基いて定まるプロセッサ同士)の間に状態監視信
号線(13a) (13b)・・・(13n)を接続し
た構成のマルチプロセッサシステム、および第4図に示
すように、複数のプロセッサ(21a)(21b)・・
・(2in)を有機的に結合する共通バス(図示せず)
の一部としてプルアップされた状態監視信号線(23)
を設け、しかも各プロセッサに、障害発生時に状態監視
信号線(23)をローレベルにドライブするオーブンコ
レクタ型のドライバ(24a)(24b)・・・(24
n) 、および上記状態監視信号線(23)のレベルを
反転させた状態で取込むレシーバ(25a)(25b)
・・・(25n)を設けた構成のマルチプロセッサシス
テム が提供されていた。
lb)・・・(lln)を共通バス(12)により有機
的に結合しているとともに、隣合うプロセッサ同士(物
理的な位置関係ではなく、予め設定されている論理アド
レスに基いて定まるプロセッサ同士)の間に状態監視信
号線(13a) (13b)・・・(13n)を接続し
た構成のマルチプロセッサシステム、および第4図に示
すように、複数のプロセッサ(21a)(21b)・・
・(2in)を有機的に結合する共通バス(図示せず)
の一部としてプルアップされた状態監視信号線(23)
を設け、しかも各プロセッサに、障害発生時に状態監視
信号線(23)をローレベルにドライブするオーブンコ
レクタ型のドライバ(24a)(24b)・・・(24
n) 、および上記状態監視信号線(23)のレベルを
反転させた状態で取込むレシーバ(25a)(25b)
・・・(25n)を設けた構成のマルチプロセッサシス
テム が提供されていた。
即ち、第3図に示す構成のマルチプロセッサシステムに
おいては、何れかのプロセッサに障害が発生した場合に
、下位側のプロセッサが上記障害が発生したことを検出
することができ、システム全体としてみれば、各プロセ
ッサに障害が発生したか否かを、常時他のプロセッサに
より監視することができ、障害が発生した場合にも迅速
な対処を行なわせることができる。
おいては、何れかのプロセッサに障害が発生した場合に
、下位側のプロセッサが上記障害が発生したことを検出
することができ、システム全体としてみれば、各プロセ
ッサに障害が発生したか否かを、常時他のプロセッサに
より監視することができ、障害が発生した場合にも迅速
な対処を行なわせることができる。
また、第4図に示す構成のマルチプロセッサシステムに
おいては、各プロセッサに障害が発生しているか否かを
、常時他の全てのプロセッサにより監視することができ
、障害の発生が検出された場合には、点検、修理等を速
やかに行なうことができる。
おいては、各プロセッサに障害が発生しているか否かを
、常時他の全てのプロセッサにより監視することができ
、障害の発生が検出された場合には、点検、修理等を速
やかに行なうことができる。
〈発明が解決しようとする問題点〉
上記第3図の構成のマルチプロセッサシステムにおいて
は、予め各プロセッサ同士の間の状態監視信号線の接続
が定められているのであるから、処理内容の変化に対応
させてプロセッサ数を増減させようとすれば、状態監視
信号線の接続作業が必要になり、簡単にはプロセッサ数
を増減させることができないという問題がある。
は、予め各プロセッサ同士の間の状態監視信号線の接続
が定められているのであるから、処理内容の変化に対応
させてプロセッサ数を増減させようとすれば、状態監視
信号線の接続作業が必要になり、簡単にはプロセッサ数
を増減させることができないという問題がある。
また、何れかのプロセッサに障害が発生した場合であっ
て、しかも健全なプロセッサのみにより処理を継続しよ
うとする場合にも、障害が発生したプロセッサに対する
状態監視信号線の接続を外し、健全なプロセッサのみ同
士の間における状態監視信号線の接続を行なわなければ
ならず、作業性が悪いという問題がある。
て、しかも健全なプロセッサのみにより処理を継続しよ
うとする場合にも、障害が発生したプロセッサに対する
状態監視信号線の接続を外し、健全なプロセッサのみ同
士の間における状態監視信号線の接続を行なわなければ
ならず、作業性が悪いという問題がある。
上記第4図の構成のマルチプロセッサシステムにおいて
は、プロセッサ数の増減に簡単に対処することができる
という利点を有しているのであるが、障害が発生したプ
ロセッサの特定を行なうことができないという問題を有
している(したがって、障害が発生したプロセッサのみ
を切離してシステム全体としての処理を継続することは
不可能になる)とともに、状態監視信号線に障害が発生
した場合には、何れかのプロセッサに障害が発生してい
ても検出することができなくなってしまうという問題が
ある。
は、プロセッサ数の増減に簡単に対処することができる
という利点を有しているのであるが、障害が発生したプ
ロセッサの特定を行なうことができないという問題を有
している(したがって、障害が発生したプロセッサのみ
を切離してシステム全体としての処理を継続することは
不可能になる)とともに、状態監視信号線に障害が発生
した場合には、何れかのプロセッサに障害が発生してい
ても検出することができなくなってしまうという問題が
ある。
〈発明の目的〉
この発明は上記の問題点に鑑みてなされたものであり、
障害プロセッサの検出を確実に行なうことができるとと
もに、プロセッサ数の増減に簡単に対処することができ
る障害プロセッサ検出方式を提供することを目的として
いる。
障害プロセッサの検出を確実に行なうことができるとと
もに、プロセッサ数の増減に簡単に対処することができ
る障害プロセッサ検出方式を提供することを目的として
いる。
く問題点を解決するための手段〉
上記の目的を達成するための、この発明の障害プロセッ
サ検出方式は、複数のプロセッサを有機的に結合する共
通バスに接続された共通メモリに全てのプロセッサに割
当てられた記憶領域を設定しておき、各プロセッサが間
歇的に、かつ必ず実行するタスクにおいて当該プロセッ
サに割当てられた上記記憶領域の内容を更新するととも
に、他のプロセッサに割当てられた記憶領域の内容が更
新されているか否かを判別することにより、内容が更新
されていない記憶領域に対応するプロセッサに障害が発
生していることを検出するものである。
サ検出方式は、複数のプロセッサを有機的に結合する共
通バスに接続された共通メモリに全てのプロセッサに割
当てられた記憶領域を設定しておき、各プロセッサが間
歇的に、かつ必ず実行するタスクにおいて当該プロセッ
サに割当てられた上記記憶領域の内容を更新するととも
に、他のプロセッサに割当てられた記憶領域の内容が更
新されているか否かを判別することにより、内容が更新
されていない記憶領域に対応するプロセッサに障害が発
生していることを検出するものである。
但し、上記記憶領域における内容の更新としては、数値
データを順次増加させることにより行なわれるものであ
ってもよい。
データを順次増加させることにより行なわれるものであ
ってもよい。
く作用〉
以上の障害プロセッサ検出方式であれば、複数のプロセ
ッサを共通バスにより有機的に結合し、共通バスに入出
力制御部、共通メモリ等を接続することにより、個々の
プロセッサが有している能力以上の処理能力を発揮させ
るマルチプロセッサシステムにおいて、共通メモリに全
てのプロセッサに割当てられた記憶領域を設定しておき
、各プロセッサが間歇的に、かつ必ず実行するタスクに
おいて当該プロセッサに割当てられた上記記憶領域の内
容を更新するのであるから、障害が発生していないプロ
セッサに割当てられた記憶領域の内容は、上記タスクの
実行に伴なって更新され、逆に、障害が発生したプロセ
ッサに割当てられた記憶領域の内容は更新されることな
く、障害発生時点における内容のままに保持される。
ッサを共通バスにより有機的に結合し、共通バスに入出
力制御部、共通メモリ等を接続することにより、個々の
プロセッサが有している能力以上の処理能力を発揮させ
るマルチプロセッサシステムにおいて、共通メモリに全
てのプロセッサに割当てられた記憶領域を設定しておき
、各プロセッサが間歇的に、かつ必ず実行するタスクに
おいて当該プロセッサに割当てられた上記記憶領域の内
容を更新するのであるから、障害が発生していないプロ
セッサに割当てられた記憶領域の内容は、上記タスクの
実行に伴なって更新され、逆に、障害が発生したプロセ
ッサに割当てられた記憶領域の内容は更新されることな
く、障害発生時点における内容のままに保持される。
したがって、他のプロセッサに割当てられた記憶領域の
内容が更新されているか否かを各プロセッサにより判別
することにより、内容が更新されていない記憶領域に対
応するプロセッサに障害が発生していることを検出する
ことができる。
内容が更新されているか否かを各プロセッサにより判別
することにより、内容が更新されていない記憶領域に対
応するプロセッサに障害が発生していることを検出する
ことができる。
即ち、複数のプロセッサが互に監視し合うことになり、
システム全体としての信頼性を向上させることができる
。
システム全体としての信頼性を向上させることができる
。
また、上記記憶領域における内容の更新が、数値データ
を順次増加させることにより行なわれるものである場合
には、更新動作を単なるインクリメント動作により簡単
に行なうことができる。
を順次増加させることにより行なわれるものである場合
には、更新動作を単なるインクリメント動作により簡単
に行なうことができる。
〈実施例〉
以下、実施例を示す添付図面によって詳細に説明する。
第2図はこの発明の障害プロセッサ検出方式を適用する
ためのマルチプロセッサシステムの概略構成を示すブロ
ック図であり、複数のプロセッサ(la) (lb)・
・・(1n)を共通バス(2)により有機的に結合して
いるとともに、共通バス(2)に対して共通メモリ(3
)を接続している。そして、上記共通メモリ(3)には
、各プロセッサに対応させて状態監視用の記憶領域(4
)が指定されている。
ためのマルチプロセッサシステムの概略構成を示すブロ
ック図であり、複数のプロセッサ(la) (lb)・
・・(1n)を共通バス(2)により有機的に結合して
いるとともに、共通バス(2)に対して共通メモリ(3
)を接続している。そして、上記共通メモリ(3)には
、各プロセッサに対応させて状態監視用の記憶領域(4
)が指定されている。
上記記憶領域9)は、各プロセッサ毎に割当て領域(4
a) (4b)・・・(4n)を有しており、各プロセ
ッサが特定のタスクを実行する場合に、該当する領域の
内容を更新するとともに、他の領域の内容が更新されて
いるか否かが判別される。尚、上記特定のタスクとして
は、間歇的に、かつ必ず実行するタスクが選択される。
a) (4b)・・・(4n)を有しており、各プロセ
ッサが特定のタスクを実行する場合に、該当する領域の
内容を更新するとともに、他の領域の内容が更新されて
いるか否かが判別される。尚、上記特定のタスクとして
は、間歇的に、かつ必ず実行するタスクが選択される。
第1図はこの発明の障害プロセッサ検出方式を説明する
フローチャートであり、ステップ■において該当する割
当て領域の内容を更新すべきデータとして内容を1だけ
増加させたデータJを生成しくこの動作は、例えばタス
クディスパッチのタイミングで行なわれ)、ステップ■
において上記記憶領域(4]のうち、自己に割当てられ
た割当て領域(L番目の領域)に上記データJを書込み
、ステップ■において、前回の記憶領域(4)のサーチ
から所定時間T以上経過しているか否かを判別する。
フローチャートであり、ステップ■において該当する割
当て領域の内容を更新すべきデータとして内容を1だけ
増加させたデータJを生成しくこの動作は、例えばタス
クディスパッチのタイミングで行なわれ)、ステップ■
において上記記憶領域(4]のうち、自己に割当てられ
た割当て領域(L番目の領域)に上記データJを書込み
、ステップ■において、前回の記憶領域(4)のサーチ
から所定時間T以上経過しているか否かを判別する。
上記ステップ■において所定時間T(例えばタスクスケ
ジューラが起動される最大時間間隔に等しい時間)以上
経過していると判別された場合には、ステップ■におい
てサーチすべき割当て領域Kを第1番目の領域に設定し
、ステップ■において割当て領域KがL番目の領域(自
己に割当てられた領域)であるか否かを判別し、L番目
の領域ではないと判別された場合には、ステップ■にお
いて割当て領域Kが最後の領域(N番目の領域)を越え
たか否かを判別する。そして、最後の領域を越えていな
いと判別された場合には、ステップ■において割当て領
域にの内容Vknを読出し、ステップ■において前回の
読出し内容V と等しkn−1 いか否かを判別する。 上記ステップ■において両内容
が等しいと判別された場合には、ステップ■においてに
番目のプロセッサ(lk)に障害が発生していることが
検出され、障害除去処理(例えば、プロセッサ(1k)
をリセットした後、再立上げを行ない、或はマルチプロ
セッサシステムから切離す)を行なう。逆に、両内容が
等しくないと判別された場合には、ステップ[相]にお
いて読出し内容vkn−1を”knで置換する。
ジューラが起動される最大時間間隔に等しい時間)以上
経過していると判別された場合には、ステップ■におい
てサーチすべき割当て領域Kを第1番目の領域に設定し
、ステップ■において割当て領域KがL番目の領域(自
己に割当てられた領域)であるか否かを判別し、L番目
の領域ではないと判別された場合には、ステップ■にお
いて割当て領域Kが最後の領域(N番目の領域)を越え
たか否かを判別する。そして、最後の領域を越えていな
いと判別された場合には、ステップ■において割当て領
域にの内容Vknを読出し、ステップ■において前回の
読出し内容V と等しkn−1 いか否かを判別する。 上記ステップ■において両内容
が等しいと判別された場合には、ステップ■においてに
番目のプロセッサ(lk)に障害が発生していることが
検出され、障害除去処理(例えば、プロセッサ(1k)
をリセットした後、再立上げを行ない、或はマルチプロ
セッサシステムから切離す)を行なう。逆に、両内容が
等しくないと判別された場合には、ステップ[相]にお
いて読出し内容vkn−1を”knで置換する。
そして、上記ステップ■の処理、またはステップ■の処
理が行なわれた後は、ステップ■において割当て領域K
を1つずらして、再びステップ■以下の判別、処理を行
なう。
理が行なわれた後は、ステップ■において割当て領域K
を1つずらして、再びステップ■以下の判別、処理を行
なう。
また、上記ステップ■において所定時間T以上経過して
いないと判別された場合、またはステップ■において割
当て領域Kが最後の領域を越えたと判別された場合には
、そのまま通常の処理を行なう。
いないと判別された場合、またはステップ■において割
当て領域Kが最後の領域を越えたと判別された場合には
、そのまま通常の処理を行なう。
さらに、上記ステップ■において割当て領域KがL番目
の領域であると判別された場合には、ステップ■からス
テップ[株]までの判別、処理を省略して、直ちにステ
ップ■の処理を行なう。即ち、自己の状態を自己が監視
することは殆ど意味がないので上記一連の判別、処理を
省略し、直ちに次の割当て領域の内容が更新されている
か否かの判別を行なうのである。
の領域であると判別された場合には、ステップ■からス
テップ[株]までの判別、処理を省略して、直ちにステ
ップ■の処理を行なう。即ち、自己の状態を自己が監視
することは殆ど意味がないので上記一連の判別、処理を
省略し、直ちに次の割当て領域の内容が更新されている
か否かの判別を行なうのである。
以上の説明から明らかなように、単に共通メモリの所定
領域における内容をタスクスケジユーラの起動の都度更
新するだけで各プロセッサの相互監視を行なうことがで
きるので、状態監視信号線を設ける必要がなくなり、構
成を簡素化することができるとともに、上記所定領域を
十分に確保しておくことにより、プロセッサの増減に簡
単に対処することができる。
領域における内容をタスクスケジユーラの起動の都度更
新するだけで各プロセッサの相互監視を行なうことがで
きるので、状態監視信号線を設ける必要がなくなり、構
成を簡素化することができるとともに、上記所定領域を
十分に確保しておくことにより、プロセッサの増減に簡
単に対処することができる。
〈発明の効果〉
以上のようにこの発明は、何れかのプロセッサに障害が
発生しているか否か、および障害が発生している場合に
は、何れのプロセッサに障害が発生しているかを簡単に
検出することができるとともに、プロセッサの増減に簡
単に対処することができ、しかも、状態監視信号線が不
要になるので構成を簡素化することができるという特有
の効果を奏する。
発生しているか否か、および障害が発生している場合に
は、何れのプロセッサに障害が発生しているかを簡単に
検出することができるとともに、プロセッサの増減に簡
単に対処することができ、しかも、状態監視信号線が不
要になるので構成を簡素化することができるという特有
の効果を奏する。
第1図はこの発明の障害プロセッサ検出方式の一実施例
の動作を説明するフローチャート、第2図はこの発明の
障害プロセッサ検出方式を適用するためのマルチプロセ
ッサシステムの構成を示すブロック図、 第3図、および第4図は従来例を示すブロック図。 (la) (lb)・・・(in)・・・プロセッサ、
(2)・・・共通バス、(3)・・・共通メモリ、(4
)・・・記憶領域、(4a) (4b) ・・・(4n
)−割当て領域第3図 第4図 2ス
の動作を説明するフローチャート、第2図はこの発明の
障害プロセッサ検出方式を適用するためのマルチプロセ
ッサシステムの構成を示すブロック図、 第3図、および第4図は従来例を示すブロック図。 (la) (lb)・・・(in)・・・プロセッサ、
(2)・・・共通バス、(3)・・・共通メモリ、(4
)・・・記憶領域、(4a) (4b) ・・・(4n
)−割当て領域第3図 第4図 2ス
Claims (1)
- 【特許請求の範囲】 1、複数のプロセッサを共通バスにより有 機的に結合し、共通バスに入出力制御部、 共通メモリ等を接続してなるマルチプロ セッサシステムにおいて、共通メモリに 全てのプロセッサに割当てられた記憶領 域を設定しておき、各プロセッサが間歇 的に、かつ必ず実行するタスクにおいて 当該プロセッサに割当てられた上記記憶 領域の内容を更新するとともに、他のプ ロセッサに割当てられた記憶領域の内容 が更新されているか否かを判別すること により、内容が更新されていない記憶領 域に対応するプロセッサに障害が発生し ていることを検出することを特徴とする 障害プロセッサ検出方式。 2、記憶領域における内容の更新が、数値 データを順次増加させることにより行な われるものである上記特許請求の範囲第 1項記載の障害プロセッサ検出方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61246731A JPS63100563A (ja) | 1986-10-16 | 1986-10-16 | 障害プロセツサ検出方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61246731A JPS63100563A (ja) | 1986-10-16 | 1986-10-16 | 障害プロセツサ検出方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63100563A true JPS63100563A (ja) | 1988-05-02 |
Family
ID=17152806
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61246731A Pending JPS63100563A (ja) | 1986-10-16 | 1986-10-16 | 障害プロセツサ検出方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63100563A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205966A (ja) * | 1989-02-03 | 1990-08-15 | Pfu Ltd | 多重化システムの相互監視処理方式 |
JPH03235159A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | サーバプログラムの管理処理方式 |
JPH05250345A (ja) * | 1991-10-02 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 複数の制御プロセッサを用いるネットワーク管理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164345A (en) * | 1981-04-01 | 1982-10-08 | Nec Corp | Failure detecting system for composite microcomputer |
JPS6165354A (ja) * | 1984-09-07 | 1986-04-03 | Hitachi Ltd | 障害プロセツサ検出方式 |
-
1986
- 1986-10-16 JP JP61246731A patent/JPS63100563A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57164345A (en) * | 1981-04-01 | 1982-10-08 | Nec Corp | Failure detecting system for composite microcomputer |
JPS6165354A (ja) * | 1984-09-07 | 1986-04-03 | Hitachi Ltd | 障害プロセツサ検出方式 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02205966A (ja) * | 1989-02-03 | 1990-08-15 | Pfu Ltd | 多重化システムの相互監視処理方式 |
JPH03235159A (ja) * | 1990-02-13 | 1991-10-21 | Fujitsu Ltd | サーバプログラムの管理処理方式 |
JPH05250345A (ja) * | 1991-10-02 | 1993-09-28 | Internatl Business Mach Corp <Ibm> | 複数の制御プロセッサを用いるネットワーク管理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6502206B1 (en) | Multi-processor switch and main processor switching method | |
JPH02297228A (ja) | 障害情報格納方式 | |
JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
US3964055A (en) | Data processing system employing one of a plurality of identical processors as a controller | |
JPS59123058A (ja) | マシンチエツク処理方式 | |
CN112559565A (zh) | 一种异常检测方法、***及装置 | |
JPS63100563A (ja) | 障害プロセツサ検出方式 | |
JP4983806B2 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
JPS6115239A (ja) | プロセツサ診断方式 | |
JPS6112580B2 (ja) | ||
JPH06342387A (ja) | 情報処理装置に於ける障害情報採取方式 | |
JPH01237744A (ja) | 通信制御装置切替方式 | |
JPH03219360A (ja) | マルチプロセッサ制御方式 | |
JP2572386B2 (ja) | 故障診断装置 | |
JPH0196752A (ja) | マルチプロセッサ装置 | |
JPH0619744A (ja) | マルチプロセッサシステムの動作監視方式 | |
JPH0120465B2 (ja) | ||
JP2020071492A (ja) | 情報処理システム | |
JPH06309187A (ja) | 多重化計算機の障害発生時の切換装置 | |
JPH10124338A (ja) | 並列処理装置 | |
JPH10333714A (ja) | シーケンサ | |
JPH05236641A (ja) | プラントの異常診断装置 | |
JPH09231106A (ja) | 診断制御装置 | |
JPH09128268A (ja) | プログラム障害検出方法 | |
JPH0357063A (ja) | マルチプロセッサシステムおよびマルチプロセッサの処理割当方法 |