JPH10124338A - 並列処理装置 - Google Patents

Abstract

(57)【要約】 【解決手段】 複数のプロセッサ２（Ｐ０、Ｐ１、Ｐ
２、Ｐ３）と、各プロセッサに接続された第１のノード
１（０Ａ、３Ａ、２Ａ、１Ａ）を順に１対１の単方向バ
ス接続によりリング上に結合した第１のリングバスと、
各プロセッサに接続された第２のノード１（０Ｂ、１
Ｂ、２Ｂ、３Ｂ）を前記順とは逆方向に１対１の単方向
バス接続によりリング上に結合した第２のリングバスと
を備えた並列処理装置において、前記複数のプロセッサ
のうちの一部のプロセッサ（Ｐ１、Ｐ３）を入出力バス
４に接続し、前記入出力用プロセッサ（Ｐ１、Ｐ３）は
外部との入出力を行う。 【効果】 リングバスの故障だけでなく、プロセッサの
故障、入出力用のプロセッサの故障にも対処することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、処理を行う複数
のプロセッサから構成される並列計算機において、単一
の障害が発生した場合に処理を継続することができ、高
い信頼性を図ることができる並列処理装置に関するもの
である。

【０００２】

【従来の技術】従来の並列処理装置の構成について図６
を参照しながら説明する。図６は、例えば、Ole Kjolle
r他著“SCI Dual Ring Architecture with Self-Recove
ry”、「The Fourth International Workshop on SCI-b
ased-High-Performance Low-Cost Computing」第３３頁
〜第３７頁、１９９５年、Sponsored by SCIzzLに示さ
れた従来の並列処理装置を示す図である。

【０００３】図６において、１はプロセッサが他のプロ
セッサと通信を行うための中間に介在するノード（通信
ノード）、２はプロセッサ、３は各ノード間でのデータ
をやりとりするための単方向のデータ転送ライン（通信
バス）である。なお、ノード１は、ノード０Ａ、１Ａ、
２Ａ、３Ａ、０Ｂ、１Ｂ、２Ｂ、３Ｂの８箇所が示され
ている。また、プロセッサ２は、Ｐ０、Ｐ１、Ｐ２、Ｐ
３の４個が示されている。

【０００４】つぎに、従来の並列処理装置の動作につい
て図６を参照しながら説明する。

【０００５】この図６は、４つの並列プロセッサＰ０、
Ｐ１、Ｐ２、Ｐ３からなる並列計算機を示しており、各
プロセッサが各々２つのノード１と接続され、各ノード
１がリング構成に接続されている。

【０００６】すなわち、プロセッサＰ０にはノード０Ａ
と、ノード０Ｂの２つのノード１が接続されている。ま
た、プロセッサＰ１にはノード１Ａと、ノード１Ｂの２
つのノード１が接続されている。また、プロセッサＰ２
にはノード２Ａと、ノード２Ｂの２つのノード１が接続
されている。さらに、プロセッサＰ３にはノード３Ａ
と、ノード３Ｂの２つのノード１が接続されている。な
お、各ノード１で末尾にＡのつくもの同士が、その番号
の降順（昇順でもよい。）にリングに接続される。ま
た、Ｂも接続順が逆になるが同様である。

【０００７】もし、任意のノード１、あるいはデータ転
送ライン３に対して障害が発生した場合には、そのノー
ド１かデータ転送ライン３を含むリングを無効とし、も
う一方のリングを使用することにより、継続した処理を
可能としていた。

【０００８】

【発明が解決しようとする課題】上述したような従来の
並列処理装置では、以上のように構成されているので、
ノード１、あるいはデータ転送ライン３に障害が発生し
た場合には、その障害に対応できるが、プロセッサ２自
身に障害が発生した場合、また、外部とのデータ転送を
行う部分に障害が発生した場合には、それらの障害に対
応できないという問題点があった。

【０００９】この発明は、前述した問題点を解決するた
めになされたもので、入出力を行うプロセッサを複数設
け、外部とのデータ転送を行う部分に障害が発生した場
合にも対処できると共に、プロセッサに障害が発生した
場合にも実行中の処理に影響を与えないように継続して
処理することができる並列処理装置を得ることを目的と
する。

【００１０】

【課題を解決するための手段】この発明に係る並列処理
装置は、複数のプロセッサと、各プロセッサに接続され
た第１のノードを順に１対１の単方向バス接続によりリ
ング上に結合した第１のリングバスと、各プロセッサに
接続された第２のノードを前記順とは逆方向に１対１の
単方向バス接続によりリング上に結合した第２のリング
バスとを備えた並列処理装置において、前記複数のプロ
セッサのうちの一部のプロセッサを入出力バスに接続
し、前記入出力用プロセッサは外部との入出力を行うも
のである。

【００１１】また、この発明に係る並列処理装置は、前
記入出力用プロセッサが、第１及び第２の入出力用プロ
セッサを含み、前記第１の入出力用プロセッサは、第２
の入出力用プロセッサからの状態情報が到達しないとき
には、前記第２の入出力用プロセッサに障害が発生した
と判断して前記第２の入出力用プロセッサが行ってきた
入出力処理を代替して行うものである。

【００１２】また、この発明に係る並列処理装置は、前
記複数のプロセッサのうちの任意のプロセッサが、リン
グ上に隣接するプロセッサの状態監視機構を有すると共
に、前記隣接するプロセッサが実行するタスクの情報を
記憶し、前記任意のプロセッサは、前記隣接するプロセ
ッサに障害が発生したときには、前記隣接するプロッサ
を論理的に切り離して前記隣接するプロセッサが実行す
る予定であったタスクを再度実行するものである。

【００１３】また、この発明に係る並列処理装置は、前
記複数のプロセッサのうちの任意のプロセッサが、リン
グ上に隣接するプロセッサの状態監視機構を有すると共
に、前記隣接するプロセッサが実行するタスクのうちの
優先度の高いタスクの情報を予め記憶し、前記任意のプ
ロセッサは、前記優先度の高いタスクについて前記隣接
するプロセッサと同時に実行しておき、前記隣接するプ
ロセッサに障害が発生したときには、前記隣接するプロ
ッサを論理的に切り離すものである。

【００１４】また、この発明に係る並列処理装置は、前
記複数のプロセッサのうちの任意のプロセッサが、リン
グ上に隣接するプロセッサの状態監視機構を有すると共
に、前記隣接するプロセッサが実行するタスクと同等の
機能を有し前記タスクよりも実行時間の短いタスクの情
報を予め記憶し、前記任意のプロセッサは、前記隣接す
るプロセッサに障害が発生したときには、前記隣接する
プロッサを論理的に切り離して前記隣接するプロセッサ
が実行する予定であったタスクを前記実行時間の短いタ
スクで代行するものである。

【００１５】また、この発明に係る並列処理装置は、前
記複数のプロセッサが、各自の状態を示すトークンをリ
ングバス上に流し、前記複数のプロセッサのうちの定め
られたマスタプロセッサは、前記トークンを調べて障害
の発生したプロセッサを論理的に切り離すものである。

【００１６】また、この発明に係る並列処理装置は、前
記マスタプロセッサが、前記複数のプロセッサが実行す
るタスクと同等の機能を有し前記タスクよりも実行時間
の短いタスクの情報を予め記憶し、前記マスタプロセッ
サは、前記プロセッサに障害が発生したときには、前記
障害が発生したプロセッサが実行する予定であったタス
クを前記実行時間の短いタスクで代行するものである。

【００１７】さらに、この発明に係る並列処理装置は、
前記複数のプロセッサのうちの定められたマスタプロセ
ッサが、第１及び第２のマスタプロセッサを含み、前記
第１のマスタプロセッサは、前記第２のマスタプロセッ
サに障害が発生したときには、前記第２のマスタプロセ
ッサを代替するものである。

【００１８】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１に係る並列処理
装置の構成について図１を参照しながら説明する。図１
は、この発明の実施の形態１に係る並列処理装置の構成
を示す図である。なお、各図中、同一符号は同一又は相
当部分を示す。

【００１９】図１において、１はプロセッサが他のプロ
セッサと通信を行うための中間に介在するノード（通信
ノード）、２はプロセッサ、２Ａは入出力用のプロセッ
サ、３は各ノード間でのデータをやりとりするための単
方向のデータ転送ライン（通信バス）である。さらに、
４は入出力用のプロセッサ２Ａと外部との間でデータの
入出力を行うための入出力バスを示す。なお、ノード１
は、ノード０Ａ、１Ａ、２Ａ、３Ａ、０Ｂ、１Ｂ、２
Ｂ、３Ｂの８箇所が示されている。また、プロセッサ２
は、Ｐ０、Ｐ２の２個が示され、入出力用のプロセッサ
２Ａは、Ｐ１、Ｐ３の２個が示され、プロセッサは合計
で４個が示されている。

【００２０】つぎに、前述した実施の形態１に係る並列
処理装置の動作について図１を参照しながら説明する。

【００２１】入出力を除く全体の動作は従来例の記載で
述べたものと同様である。この実施の形態１では、ここ
に新たにデータ入出力専用の機能を、例えば、プロセッ
サＰ１と、Ｐ３に設けた。外部からのデータ入力は、例
えば、通常はプロセッサＰ３を経由してのみ行われる。
また、外部へのデータ出力も同様にプロセッサＰ３を経
由する。

【００２２】一方、プロセッサＰ１は、プロセッサＰ３
の状態を絶えず監視している。つまり、プロセッサＰ３
はその状態を定期的にプロセッサＰ１に送る。もし、プ
ロセッサＰ３からの定期信号が到達しない場合には、プ
ロセッサＰ１は、プロセッサＰ３がダウンしたと判断す
る。その後、プロセッサＰ１は、これまでプロセッサＰ
３が行ってきた入出力処理を代替して行う。

【００２３】これにより、図１に示す構成では、どのポ
イントに障害が発生してもそれを切り離すことにより、
処理を継続することができる。

【００２４】この実施の形態１によれば、複数のプロセ
ッサ２、２Ａを持つ並列処理装置において、各プロセッ
サ２、２Ａに他のプロセッサ２、２Ａとの結合のための
２つのノード１を結合し、すべてのプロセッサ２、２Ａ
に結合されている一方のノード間の接続を１対１の単方
向バス接続によりリング上に結合し、もう一方のノード
間も１対１の単方向バス接続により結合し、さらに、外
部との入出力を行うプロセッサ２Ａを複数個設けること
により、リング３、ノード１、プロセッサ２、入出力用
プロセッサ２Ａのどの部分に障害が発生しても、自動的
にその部分を切り離して処理を継続できる。

【００２５】つまり、この実施の形態１に係る並列処理
装置は、処理を行う複数の同一プロセッサを備え、各プ
ロセッサに２つのノードを接続する。各プロセッサに接
続する１つのノードを順に１対１のバスで接続し、それ
らのノードをリング上に結合する。また、各プロセッサ
のもう一つのノードも、順に１対１の別のバスで逆方向
に接続し、リング状に結合する。例えば、現在市販され
ているSCI(Scalable Coherent Interface)バス[ANSI/IE
EE Std 1596-1992] がこのリングバスに該当する。そし
て、入出力用プロセッサ２Ａと入出力バス４とを設けた
ので、リングバス３の故障だけでなく、プロセッサ２の
故障、入出力用のプロセッサ２Ａの故障にも対処するこ
とができる。

【００２６】実施の形態２．この発明の実施の形態２に
係る並列処理装置の構成について図２を参照しながら説
明する。図２は、この発明の実施の形態２に係る並列処
理装置であって、図１で示した全体構成図の一部を拡大
した構成を示す図である。

【００２７】リングバス構成の場合には、各プロセッサ
２、２Ａが隣接するプロセッサと接続されることにな
る。そのため、各プロセッサの障害監視も隣接プロセッ
サが行うと効率的である。

【００２８】そこで、図２に示すように、例えば、プロ
セッサＰ１の状態監視をプロセッサＰ０が行うこととす
る。この時、プロセッサＰ０には、プロセッサＰ１の状
態情報を定期的に送る。つまり、プロセッサＰ１が自身
で自己診断などを行い、その結果をプロセッサＰ０に送
る。また、これとは別に、実行するタスクの情報を、プ
ロセッサＰ１は、そのタスクの実行に先立ち、常にプロ
セッサＰ０に送る。

【００２９】プロセッサＰ０は、プロセッサＰ１から定
期的に送られる状態を判断し、プロセッサＰ１が正常動
作しているかどうかを判断する。正常に動作しているう
ちはよいが、障害の発生が報告されたり、あるいは、プ
ロセッサＰ１の内部障害により、ある定められた時間内
に、その状態報告自体が送られなくなった場合には、プ
ロセッサＰ０は、障害と判断する。

【００３０】その後、プロセッサＰ０は、プロセッサＰ
１をシステム全体から切り離す処置を行う。つまり、物
理的には切り離せないため、他の各プロセッサＰ２、Ｐ
３に障害の発生したプロセッサＰ１の件を知らせ、以降
は論理的に切り離して扱う。

【００３１】ただし、障害の発生時に稼働していたプロ
セッサＰ１のタスク処理は、再処理する必要がある。そ
のため、先にプロセッサＰ０にタスクの実行に先だって
送っておいたタスク情報を使用して、障害発生後に、プ
ロセッサＰ０は同一のタスクを再実行する。これによ
り、プロセッサＰ１の切り離し後、タスクの再実行がで
き、全体としては、継続した処理が可能となる。

【００３２】なお、この処置は各プロセッサが隣接する
プロセッサに対して行えるため、分散して行え、リング
間の距離も最短のため、故障対策が効率的に行えること
になる。

【００３３】この実施の形態２によれば、上記実施の形
態１の並列処理装置において、上記実施の形態１の各構
成を備え、任意のプロセッサＰ０がリング上で隣接する
プロセッサＰ１の状態監視機構を持つと共に、該プロセ
ッサＰ１の実行中のタスクの情報を記憶しておくことに
より、プロセッサＰ１に障害が発生した場合に、プロセ
ッサＰ０が該障害を検知し、プロセッサＰ１を論理的に
システムから切り離し、該プロセッサＰ１が実行中であ
ったタスクをプロセッサＰ０で再度実行することによ
り、任意のプロセッサの障害発生時にも、連続して処理
を継続できる。

【００３４】つまり、この実施の形態２に係る並列処理
装置は、実施の形態１に係る並列処理装置の構成（手
段）に加え、あるプロセッサ２Ａの状態監視を、例えば
逆時計方向に隣接するプロセッサ２が行う機構と該プロ
セッサ２Ａが実行中のタスク情報を保持する機構を該隣
接するプロセッサ２の中に備えると共に、プロセッサ２
Ａの障害発生時に、プロセッサ２Ａのリングからの切り
離しを隣接するプロセッサ２から行える機構を備えたも
のである。この実施の形態２においては、隣接するプロ
セッサ２、２Ａ同士で、分散して故障の検知を行うた
め、効率がよく、隣接間のプロセッサを結合するリング
バスに適した故障の検知ができる。

【００３５】実施の形態３．この発明の実施の形態３に
係る並列処理装置について図３を参照しながら説明す
る。図３は、この発明の実施の形態３に係る並列処理装
置のプロセッサのタスクリストを示す図である。

【００３６】図３において、５はプロセッサＰ１で実行
するタスクリストの例を、６はプロセッサＰ０で実行す
るタスクリスト示す。

【００３７】この実施の形態３でのベースとなる構成は
上記実施の形態２と同様であり、図２をそのまま使用す
る。すなわち、プロセッサＰ１の状態監視をプロセッサ
Ｐ０が行い、もし、プロセッサＰ１に障害が発生した場
合には、これを切り離す。

【００３８】上記実施の形態２では、プロセッサＰ１で
障害が発生した後には、そのタスク情報に基づいてプロ
セッサＰ０が再度、同一タスクの実行を試みたが、応用
によっては、これでは間に合わない場合がある。つま
り、ある時刻までに必ず処理を終えなければならない場
合に、プロセッサＰ１の障害後、再実行していては、間
に合わないような場合である。

【００３９】この実施の形態３では、上記のような場合
には、障害を監視しているプロセッサＰ０で事前にプロ
セッサＰ１の実行タスクの中で重要なものは、同じよう
に実行しておく。そして、障害発生時にこれを利用する
ようにする。

【００４０】図３においては、障害を監視されるプロセ
ッサＰ１において、タスクリスト５に示すように、６つ
のタスクＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆを実行すると仮定す
る。この時、あるしきい値（Threshold）を決めてお
く。例えば、この例では、タスクＡ、Ｂと、タスクＣ、
Ｄ、Ｅ、Ｆとを区別する所にしきい値を設定した。要す
るに、このしきい値より上にあるタスクＡ、Ｂは優先度
が高く、タスクＣ、Ｄ、Ｅ、Ｆは優先度が低いとする。

【００４１】プロセッサＰ０においては、障害監視の対
象とするプロセッサＰ１の中から、優先度の高いもので
あるタスクＡ、Ｂを自プロセッサＰ０の他のタスクと同
時に実行する。これを図３のタスクリスト６に示す。プ
ロセッサＰ０では、本来、タスクＸ、Ｙ、Ｚを実行する
予定であるが、ここに、プロセッサＰ１の高い優先度の
タスクＡ、Ｂを同時に実行する。

【００４２】上記実施の形態２で示したように、プロセ
ッサＰ０が、プロセッサＰ１での障害発生時には、これ
を検出して、切り離すことは同様で、その後、実行して
いた予備用のタスクＡ、Ｂの結果を切り離したプロセッ
サＰ１の実行結果とする。これにより、障害が発生した
場合でも、リアルタイムな処理結果を損なうことなく、
実行が継続できる。

【００４３】この実施の形態３によれば、上記実施の形
態２の並列処理装置（並列計算機）において、上記実施
の形態２の手段を備え、さらに任意のプロセッサＰ１が
実行するタスクの中で、ある事前に定められたプライオ
リティより高いタスクに関しては、プロセッサＰ１に隣
接するプロセッサＰ０が同時に実行しておくことによ
り、プロセッサＰ１に障害が発生した場合に、プロセッ
サＰ０が該障害を検知し、プロセッサＰ１を論理的にシ
ステムから切り離し、該プロセッサＰ１が実行する予定
であった高いプライオリティのタスクの実行結果をプロ
セッサＰ０から取り出すことにより、任意のプロセッサ
の障害発生時にも、連続して処理を継続できる。

【００４４】つまり、この実施の形態３に係る並列処理
装置は、上記実施の形態２の手段に加え、例えば時計方
向に隣接するプロセッサＰ１が実行するタスクの中で、
高いプライオリティのタスクはプロセッサＰ０において
も、同時に実行する機構を備えたものである。従って、
ある定められた時間内に行う処理を、たとえ、プロセッ
サＰ１が故障しても、そのまま実行を可能とするもので
ある。

【００４５】実施の形態４．この発明の実施の形態４に
係る並列処理装置について図４を参照しながら説明す
る。図４は、この発明の実施の形態４に係る並列処理装
置のプロセッサのタスクの流れを示す図である。

【００４６】図４において、７はタスクの一般の流れ、
８は障害が発生した場合のタスクの流れを示すものであ
る。

【００４７】図４におけるタスクの流れ７では、あるプ
ロセッサＰ１で順に実行するタスクがＡ、Ｂ、Ｃ、Ｄの
４つ存在し、それらが時刻Ｔまでには、終了しなければ
ならないことを示している。

【００４８】さて、今、このプロセッサＰ１において、
図４に示すようにタスクＡを処理中に障害が発生したと
する。また、先の実施の形態２と同様にプロセッサＰ１
を監視しているプロセッサＰ０は、事前にプロセッサＰ
１が実行するタスクをすべて知っているとする。

【００４９】上記実施の形態２と同様に、プロセッサＰ
１で障害が発生した後、プロセッサＰ０がこれを検出す
る。その後で、プロセッサＰ０では、本来のタスクＡ、
Ｂ、Ｃ、Ｄに比べ、実行時間が少なて済むタスクＡ’、
Ｂ’、Ｃ’、Ｄ’をあらかじめ用意しておき、これらを
プロセッサＰ０内で順に実行する。

【００５０】例えば、タスクＡ’、Ｂ’、Ｃ’、Ｄ’の
例としては、タスクＡ、Ｂ、Ｃ、Ｄと全く同様の処理内
容であるが、処理精度を低くすることにより、実行時間
を短くしたものなどがあげられる。これにより、再度、
タスクＡから再実行していたのでは、決められた時刻Ｔ
に間に合わない処理を同機能の処理により間に合わせる
ことができる。

【００５１】この実施の形態４によれば、上記実施の形
態２の並列処理装置（並列計算機）において、上記実施
の形態２の手段を備え、さらに任意のプロセッサＰ１が
実行する各タスクとそれぞれ同等の機能を有するが、処
理精度が低いなどの理由で実行時間の短い各タスクを隣
接するプロセッサＰ０に用意しておくことにより、プロ
セッサＰ１に障害が発生した場合に、プロセッサＰ０が
該障害を検知し、プロセッサＰ１を論理的に装置（シス
テム）から切り離し、該プロセッサＰ１が実行する予定
であったタスクの実行を、プロセッサＰ０において精度
などは落ちるが同機能の処理時間の短いタスクで代行す
ることにより、任意のプロセッサＰ１の障害発生時に、
連続して処理を継続でき、かつ予め定められた時刻内に
処理を終了できる。

【００５２】つまり、この実施の形態４に係る並列処理
装置は、上記実施の形態２の手段に加え、すべてのタス
クにおいて、処理精度を下げて実行時間を短くした高速
実行バージョンを用意しておく機構を備えたものであ
る。従って、ある定められた時間内に行う処理を、たと
え、プロセッサＰ１が故障しても、若干の処理精度の低
下はあるものの、機能的には実行を可能とする。

【００５３】実施の形態５．この発明の実施の形態５に
係る並列処理装置について図５を参照しながら説明す
る。図５は、この発明の実施の形態５に係る並列処理装
置のプロセッサからの障害状態を明記したトークンを示
す図である。

【００５４】図１で示した通信バス３で構成されるリン
グバスに、各プロセッサＰ０、Ｐ１、Ｐ２、Ｐ３がどの
ような状態であるかを示すトークンを流す。例えば、図
５に示すように、各プロセッサＰ０、Ｐ１、Ｐ２、Ｐ３
は、自身で自己診断プログラムを実行するなどして、内
部の状態チェックなどを行い、その結果、内部に異常が
なければ「１」を、異常が発見されれば「０」をトーク
ンの自プロセッサの位置に書き込む。

【００５５】このトークンはリングバス上を常に回って
おり、各プロセッサＰ０、Ｐ１、Ｐ２、Ｐ３は、これを
受け取る度に、自プロセッサに該当する位置に最新の状
態を記載し、次に送る。

【００５６】すべてのプロセッサＰ０、Ｐ１、Ｐ２、Ｐ
３の中で、一つのプロセッサ、例えば、プロセッサＰ０
をマスタとする。マスタプロセッサＰ０は、トークンが
送られてきた後で、この内容をチェックし、もし、障害
が発生しているプロセッサＰ１が発見された場合には、
そのプロセッサＰ１を論理的に切り離すように他のプロ
セッサＰ２、Ｐ３に伝達する。その後、残りのプロセッ
サで同様の処理を繰り返す。

【００５７】この実施の形態５によれば、上記実施の形
態１の並列処理装置（並列計算機）において、上記実施
の形態１の手段を備え、さらに各プロセッサが対応する
フィールドにその状態を記述できるトークンをリングバ
ス上、各プロセッサ経由で転送し続け、ある定められた
マスタプロセッサがこのトークンを調べて、障害の発生
したプロセッサを論理的に装置（システム）から切り離
す。

【００５８】つまり、この実施の形態５に係る並列処理
装置は、上記実施の形態１の手段に加え、各プロセッサ
が障害の発生の有無の状態を記録し、リングバス内を回
るトークンと、このトークンを監視し、障害の発生した
プロセッサを切り離す機構を備えたマスタプロセッサを
備えたものである。従って、リングバスのデータ転送の
利点を用いて、容易にマスタプロセッサが他のプロセッ
サの障害を検知できる。

【００５９】実施の形態６．この発明の実施の形態６に
係る並列処理装置について図４及び図５を参照しながら
説明する。図については、上記の実施の形態４と実施の
形態５で示したものと同様の図４と図５を使用する。

【００６０】上記実施の形態５で説明したように、図５
に示したトークンを利用することにより、各プロセッサ
の状態をマスタプロセッサが知る。その後、障害の発生
したプロセッサが、例えば、プロセッサＰ１ならば、こ
れを切り離す。

【００６１】ここで、障害が発生したあるプロセッサＰ
１で順に実行するタスクがＡ、Ｂ、Ｃ、Ｄの４つ存在
し、それらが時刻Ｔまでには、終了しなければならなか
ったとする。また、全体のプロセッサを監視しているマ
スタプロセッサは、事前にすべてのプロセッサが実行す
るタスクをすべて知っているとする。

【００６２】上記実施の形態２と同様に、プロセッサＰ
１で障害が発生した後、マスタプロセッサＰ０がこれを
検出する。その後で、マスタプロセッサＰ０では、本来
のタスクＡ、Ｂ、Ｃ、Ｄに比べ、実行時間が少なて済む
タスクＡ’、Ｂ’、Ｃ’、Ｄ’をあらかじめ用意してお
き、これらをマスタプロセッサＰ０内で順に実行する。

【００６３】例えば、タスクＡ’、Ｂ’、Ｃ’、Ｄ’の
例としては、タスクＡ、Ｂ、Ｃ、Ｄと全く同様の処理内
容であるが、処理精度を低くすることにより、実行時間
を短くしたものなどがあげられる。これにより、再度、
タスクＡから再実行していたのでは、決められた時刻Ｔ
に間に合わない処理を同機能の処理により間に合わせる
ことができる。

【００６４】この実施の形態６によれば、上記実施の形
態５の並列処理装置（並列計算機）において、上記実施
の形態５の手段を備え、さらに各プロセッサが実行する
各タスクとそれぞれ同等の機能を有するが、処理精度が
低いなどの理由で実行時間の短い各タスクを予め決めら
れたマスタプロセッサに用意しておくことにより、任意
のプロセッサに障害が発生した場合に、マスタプロセッ
サが該障害を検知し、該障害の発生したプロセッサを論
理的に装置から切り離し、該プロセッサが実行する予定
であったタスクの実行を、マスタプロセッサにおいて精
度などは落ちるが同機能の処理時間の短いタスクで代行
することにより、任意のプロセッサの障害発生時に、連
続して処理を継続でき、かつ予め定められた時刻内に処
理を終了できる。

【００６５】つまり、この実施の形態６に係る並列処理
装置は、上記実施の形態１の手段に加え、すべてのタス
クにおいて、処理精度を下げて実行時間を短くした高速
実行バージョンを用意しておく機構を備えたものであ
る。従って、リングバスのデータ転送の利点を用いて、
容易にマスタプロセッサが他のプロセッサの障害を検知
できると共に、ある定められた時間内に行う処理を、た
とえ、プロセッサが故障しても、若干の処理精度の低下
はあるものの、機能的には実行を可能とする。

【００６６】実施の形態７．この発明の実施の形態７に
係る並列処理装置について図５を参照しながら説明す
る。図については、上記の実施の形態５で示したものと
同様の図５を使用する。

【００６７】上記実施の形態５では、並列処理装置全体
で、一つのマスタプロセッサを仮定したが、この実施の
形態７では、これを２つ用意する。先の、実施の形態５
に示したトークンの判定を行う際に、もし、一方のマス
タプロセッサが障害により使用できなくなった場合に
は、他方のマスタプロセッサが、これを検知して、先に
一方のマスタプロセッサが行う予定のトークンの検査な
どを行う。

【００６８】この実施の形態７によれば、上記実施の形
態６の並列処理装置（並列計算機）において、マスタプ
ロセッサを２つ用意しておき、一方のマスタプロセッサ
に障害が発生した場合には、他方のマスタプロセッサが
その変わりを行うことができる。

【００６９】つまり、この実施の形態７に係る並列処理
装置は、上記実施の形態５の手段に加え、マスタプロセ
ッサの代替となるプロセッサを備えたものである。従っ
て、リングバスのデータ転送の利点を用いて、容易にマ
スタプロセッサが他のプロセッサの障害を検知できると
共に、マスタプロセッサに障害が発生しても、継続して
処理ができる。

【００７０】

【発明の効果】この発明に係る並列処理装置は、以上説
明したとおり、複数のプロセッサと、各プロセッサに接
続された第１のノードを順に１対１の単方向バス接続に
よりリング上に結合した第１のリングバスと、各プロセ
ッサに接続された第２のノードを前記順とは逆方向に１
対１の単方向バス接続によりリング上に結合した第２の
リングバスとを備えた並列処理装置において、前記複数
のプロセッサのうちの一部のプロセッサを入出力バスに
接続し、前記入出力用プロセッサは外部との入出力を行
うので、リングバスの故障だけでなく、プロセッサの故
障、入出力用のプロセッサの故障にも対処することがで
きるという効果を奏する。

【００７１】また、この発明に係る並列処理装置は、以
上説明したとおり、前記入出力用プロセッサが、第１及
び第２の入出力用プロセッサを含み、前記第１の入出力
用プロセッサは、第２の入出力用プロセッサからの状態
情報が到達しないときには、前記第２の入出力用プロセ
ッサに障害が発生したと判断して前記第２の入出力用プ
ロセッサが行ってきた入出力処理を代替して行うので、
リングバスの故障だけでなく、プロセッサの故障、入出
力用のプロセッサの故障にも対処することができるとい
う効果を奏する。

【００７２】また、この発明に係る並列処理装置は、以
上説明したとおり、前記複数のプロセッサのうちの任意
のプロセッサが、リング上に隣接するプロセッサの状態
監視機構を有すると共に、前記隣接するプロセッサが実
行するタスクの情報を記憶し、前記任意のプロセッサ
は、前記隣接するプロセッサに障害が発生したときに
は、前記隣接するプロッサを論理的に切り離して前記隣
接するプロセッサが実行する予定であったタスクを再度
実行するので、隣接するプロセッサ同士で、分散して故
障の検知を行うことができ、効率がよく、隣接間のプロ
セッサを結合するリングバスに適した故障の検知ができ
るという効果を奏する。

【００７３】また、この発明に係る並列処理装置は、以
上説明したとおり、前記複数のプロセッサのうちの任意
のプロセッサが、リング上に隣接するプロセッサの状態
監視機構を有すると共に、前記隣接するプロセッサが実
行するタスクのうちの優先度の高いタスクの情報を予め
記憶し、前記任意のプロセッサは、前記優先度の高いタ
スクについて前記隣接するプロセッサと同時に実行して
おき、前記隣接するプロセッサに障害が発生したときに
は、前記隣接するプロッサを論理的に切り離すので、あ
る定められた時間内に行う処理を、たとえ、プロセッサ
が故障しても、そのまま実行可能であるという効果を奏
する。

【００７４】また、この発明に係る並列処理装置は、以
上説明したとおり、前記複数のプロセッサのうちの任意
のプロセッサが、リング上に隣接するプロセッサの状態
監視機構を有すると共に、前記隣接するプロセッサが実
行するタスクと同等の機能を有し前記タスクよりも実行
時間の短いタスクの情報を予め記憶し、前記任意のプロ
セッサは、前記隣接するプロセッサに障害が発生したと
きには、前記隣接するプロッサを論理的に切り離して前
記隣接するプロセッサが実行する予定であったタスクを
前記実行時間の短いタスクで代行するので、ある定めら
れた時間内に行う処理を、たとえ、プロセッサが故障し
ても、若干の処理精度の低下はあるものの、機能的には
実行可能であるという効果を奏する。

【００７５】また、この発明に係る並列処理装置は、以
上説明したとおり、前記複数のプロセッサが、各自の状
態を示すトークンをリングバス上に流し、前記複数のプ
ロセッサのうちの定められたマスタプロセッサは、前記
トークンを調べて障害の発生したプロセッサを論理的に
切り離すので、リングバスのデータ転送の利点を用い
て、容易にマスタプロセッサが他のプロセッサの障害を
検知できるという効果を奏する。

【００７６】また、この発明に係る並列処理装置は、以
上説明したとおり、前記マスタプロセッサが、前記複数
のプロセッサが実行するタスクと同等の機能を有し前記
タスクよりも実行時間の短いタスクの情報を予め記憶
し、前記マスタプロセッサは、前記プロセッサに障害が
発生したときには、前記障害が発生したプロセッサが実
行する予定であったタスクを前記実行時間の短いタスク
で代行するので、リングバスのデータ転送の利点を用い
て、容易にマスタプロセッサが他のプロセッサの障害を
検知できると共に、ある定められた時間内に行う処理
を、たとえ、プロセッサが故障しても、若干の処理精度
の低下はあるものの、機能的には実行可能であるという
効果を奏する。

【００７７】さらに、この発明に係る並列処理装置は、
以上説明したとおり、前記複数のプロセッサのうちの定
められたマスタプロセッサが、第１及び第２のマスタプ
ロセッサを含み、前記第１のマスタプロセッサは、前記
第２のマスタプロセッサに障害が発生したときには、前
記第２のマスタプロセッサを代替するので、リングバス
のデータ転送の利点を用いて、容易にマスタプロセッサ
が他のプロセッサの障害を検知できると共に、マスタプ
ロセッサに障害が発生しても、継続して処理ができると
いう効果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る並列処理装置
の構成を示す図である。

【図２】 この発明の実施の形態２に係る並列処理装置
の構成の一部を示す図である。

【図３】 この発明の実施の形態３に係る並列処理装置
のタスクリストを示す図である。

【図４】 この発明の実施の形態４に係る並列処理装置
のタスクの流れを示す図である。

【図５】 この発明の実施の形態５に係る並列処理装置
のトークンを示す図である。

【図６】 従来の並列処理装置の構成を示す図である。

【符号の説明】

１ ノード（通信ノード）、２ プロセッサ、２Ａ 入
出力用プロセッサ、３データ転送ライン（通信バス）、
４ 入出力バス。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数のプロセッサと、 各プロセッサに接続された第１のノードを順に１対１の
   単方向バス接続によりリング上に結合した第１のリング
   バスと、 各プロセッサに接続された第２のノードを前記順とは逆
   方向に１対１の単方向バス接続によりリング上に結合し
   た第２のリングバスとを備えた並列処理装置において、 前記複数のプロセッサのうちの一部のプロセッサを入出
   力バスに接続し、前記入出力用プロセッサは外部との入
   出力を行うことを特徴とする並列処理装置。
2. 【請求項２】 前記入出力用プロセッサは、第１及び第
   ２の入出力用プロセッサを含み、 前記第１の入出力用プロセッサは、第２の入出力用プロ
   セッサからの状態情報が到達しないときには、前記第２
   の入出力用プロセッサに障害が発生したと判断して前記
   第２の入出力用プロセッサが行ってきた入出力処理を代
   替して行うことを特徴とする請求項１記載の並列処理装
   置。
3. 【請求項３】 前記複数のプロセッサのうちの任意のプ
   ロセッサは、リング上に隣接するプロセッサの状態監視
   機構を有すると共に、前記隣接するプロセッサが実行す
   るタスクの情報を記憶し、 前記任意のプロセッサは、前記隣接するプロセッサに障
   害が発生したときには、前記隣接するプロッサを論理的
   に切り離して前記隣接するプロセッサが実行する予定で
   あったタスクを再度実行することを特徴とする請求項１
   記載の並列処理装置。
4. 【請求項４】 前記複数のプロセッサのうちの任意のプ
   ロセッサは、リング上に隣接するプロセッサの状態監視
   機構を有すると共に、前記隣接するプロセッサが実行す
   るタスクのうちの優先度の高いタスクの情報を予め記憶
   し、 前記任意のプロセッサは、前記優先度の高いタスクにつ
   いて前記隣接するプロセッサと同時に実行しておき、前
   記隣接するプロセッサに障害が発生したときには、前記
   隣接するプロッサを論理的に切り離すことを特徴とする
   請求項１記載の並列処理装置。
5. 【請求項５】 前記複数のプロセッサのうちの任意のプ
   ロセッサは、リング上に隣接するプロセッサの状態監視
   機構を有すると共に、前記隣接するプロセッサが実行す
   るタスクと同等の機能を有し前記タスクよりも実行時間
   の短いタスクの情報を予め記憶し、 前記任意のプロセッサは、前記隣接するプロセッサに障
   害が発生したときには、前記隣接するプロッサを論理的
   に切り離して前記隣接するプロセッサが実行する予定で
   あったタスクを前記実行時間の短いタスクで代行するこ
   とを特徴とする請求項１記載の並列処理装置。
6. 【請求項６】 前記複数のプロセッサは、各自の状態を
   示すトークンをリングバス上に流し、 前記複数のプロセッサのうちの定められたマスタプロセ
   ッサは、前記トークンを調べて障害の発生したプロセッ
   サを論理的に切り離すことを特徴とする請求項１記載の
   並列処理装置。
7. 【請求項７】 前記マスタプロセッサは、前記複数のプ
   ロセッサが実行するタスクと同等の機能を有し前記タス
   クよりも実行時間の短いタスクの情報を予め記憶し、 前記マスタプロセッサは、前記プロセッサに障害が発生
   したときには、前記障害が発生したプロセッサが実行す
   る予定であったタスクを前記実行時間の短いタスクで代
   行することを特徴とする請求項６記載の並列処理装置。
8. 【請求項８】 前記複数のプロセッサのうちの定められ
   たマスタプロセッサは、第１及び第２のマスタプロセッ
   サを含み、 前記第１のマスタプロセッサは、前記第２のマスタプロ
   セッサに障害が発生したときには、前記第２のマスタプ
   ロセッサを代替することを特徴とする請求項６又は７記
   載の並列処理装置。