JPH0258230A - バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、高性能バイポーラ集積回路に適した微細エミ
ッタ構造をもつバイポーラトランジスタの製造方法に関
する。

（従来の技術） バイポーラ集積回路の高集積化、高速化にはトランジス
タの横方向および縦方向の微細化が必要である。縦方向
の微細化技術の一つに、エミッタ拡散源兼エミッタ電極
として多結晶シリコン膜を用いる多結晶シリコン・エミ
ッタ技術が広く用いられている。また横方向の微細化に
対しては。

ベースとエミッタとを自己整合させる各種自己整合技術
が考えられている。これらの技術により。

現（１：、までのところ、エミッタ幅がサブミクロンの
オーダーでしゃ新局波数１０ＧＨｚ以上のバイポーラト
ランジスタが得られている。

しかしながら、従来のバイポーラトランジスタの製造法
には未だいくつかの問題がある。その一つは、エミッタ
幅がサブミクロンになると、電流増幅率やしゃ断層波数
の低下が認められることである。このことを具体的に第
４図（ａ）〜（Ｃ）を参照して説明する。これらの図に
おいて、２１はｎ型コレクタ層となるウェーハであり、
２２はｐａ内部ベース層、２３はｐ十型外部ベース層で
ある。２５は、外部ベース層の拡散源兼ベース電極とな
る第１の多結晶シリコン膜、２６はエミッタ層拡散源兼
エミッタ電極となる第２の多結晶シリコン膜であり、こ
れら多結晶シリコン膜間は酸化膜２７により分離されて
いる。ここでエミッタ層２４は、従来のようにウェーハ
露出面に直接拡散層を形成せず、多結晶シリコン膜２６
を堆積してこれにイオン注入によりヒ素をドープした後
。

熱処理をしてそのヒ素をウェーハ面に浅く拡散させる。

という方法により形成する。ところが本発明者らの実験
によると、この様な方法によりエミッタ幅０．８μｍ程
度迄は高い電流増幅率としゃ断層波数が得られるが、エ
ミッタ幅がこれ以下になると、第２図および第３図に破
線で示したようにこれらの性能が大きく低下することが
認められた。これは次のような理由による。エミッタ層
形成用の開口が例えば、０．４μｍ程度と小さくなると
、第４図（ｂ）に示したように第２の多結晶シリコン膜
２６の膜厚ｔ、に対して、狭い四部をなすエミッタ開口
部ではこれが１．５〜２倍の膜厚ｔ２となる。この状態
で、第４図（ａ）のように十分なエミッタ開口がある場
合と同様の条件で第２の多結晶シリコン膜２６にイオン
注入を行い熱処理をしても、エミッタ開口部での膜厚が
厚いために所定のエミッタ拡散深さが得られない。予め
形成されている内部ベース層２２の厚みが第４図（ａ）
の場合と同じであるとすれば、第４図（ｂ）の場合はエ
ミッタ拡散深さが小さくなる分だけ実効的なベース層幅
が大きくなり、これが電流増幅率の低下およびしゃ断層
波数の低下をもたらす。第２の多結晶シリコン膜２６の
膜厚を薄くすれば、第４図（Ｃ）に示したように、狭い
エミッタ開口内も第４図（ａ）の場合と同様にほぼ一定
の膜厚とすることが可能である。しかしながらこのよう
にしても、第４図（Ｃ）に示すように拡散用のエミッタ
開口幅ａに対する実効的なエミッタ開口幅すは非常に小
さいので、所定のエミッタ拡散１？４が得られない。即
ち第２の多結晶シリコン膜２６のうち開口側壁に形成さ
れた膜厚の厚い部分はイオン注入により表面部に不純物
が注入されても、有効な不純物拡散源として働かず１本
来の開口幅ａが小さくなればなる程、有効な開口幅すの
比率ｂ　／　ａは小さくなる。従って結局、開口幅が大
きい時と同じイオン注入条件、熱処理条件では、この場
合も所定のエミッタ拡散深さが得られない。結局、第４
図（ｂ）（ｃ）いずれの場合も。

従来の多結晶シリコン・エミッタ技術ではエミッタ領域
に必要な濃度の不純物を供給することができない、とい
うことになる。

そして以−■二のようにエミッタ幅により特性が異なる
ことは、複数の素子を形成するバイポーラ集積回路にと
っては非常に不都合である。例えば。

エミッタ幅が０．５μ辺程度の小さい素子からなる内部
回路部分で必要なエミッタ層拡散深さを得ようとすると
、Ｉ１０バッファ領域などエミッタ幅が大きい素子では
エミッタ層拡散深さが大きくなり過ぎ、耐圧の低下を招
く。

第２の聞届は、従来の自己整合技術では内部ベース層と
エミッタ層は自己整合されるが、外部ベース層とエミッ
タ層までは自己整合されないことである。従って素子特
性のバラツキが生じ、また合わせ余裕を見込む必要があ
るため、素子の微細化が難しく、無用な寄生容態等の増
大等をももたらす。

（発明が解決しようとする課題） 以−１二のように従来の高性能バイポーラトランジスタ
の製造方法は、エミッタ幅をサブミクロンまで微細化し
た時に性能劣化が認められ、また自己整合が不完全であ
る１等の難点があり、安定に高速性能を発揮することが
できない、という問題があった。

本発明は、この様な問題を解決したバイポーラトランジ
スタの製造方法を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、′：ｒＳ】に、第１導電型コレクタ層が形成
されたウェーハにマスク材料膜を形成してベース層を形
成し、多結晶シリコン・エミッタ技術によりベース層に
自己整合されたエミッタ層を形成する方法であって、エ
ミッタ幅０．８μｍ以下の微細構造をもつ場合に、ベー
ス層表面に多結晶シリコン膜を堆積する前に予め第１導
電型を与える不純物を極く浅くイオン注入し２次いで多
結晶シリコン膜を堆積してこれに再度第１導電型を与え
る不純物をイオン注入した後、ラピッド・アニールによ
り注入不純物の活性化を行うことを特徴とする。

本発明は、第２に１第１導電型コレクタ層が形成された
ウェーハにマスク材料膜を形成してベース層を形成し、
多結晶シリコン・エミッタ技術によりベース層に自己整
合されたエミッタ層を形成する方法であって、エミッタ
幅０．８μｍ以下の微細構造をもつ場合に、ベース層表
面にイオン注入を行うことなく、第１導電型を与える不
純物がドープされた多結晶シリコン膜を堆積し、その後
ラピッド・アニールにより注入不純物濃度活性化を行う
ことを特徴とする。

本発明は、第３に、０，８μｍ以下の微細エミッタ幅の
バイポーラトランジスタの性能低下を抑制すると同時に
、外部ベース、内部ベースおよびエミッタ間の完全な自
己整合を可能とする方法であって、第１導電型のコレク
タ層を有するつ、ｒ−一ハに第１のマスク材料膜を形成
し、これをパターニングしてエミッタ形成領域を含む領
域に残す工程、ウェーハ全面にベース電極となる第１の
導体膜を堆積し、この第１の導体膜表面の凹部に第２の
マスク材料膜を埋込み形成する工程、前記第１および第
２のマスク材料膜をマスクとして第１の導体膜を選択エ
ツチングし、外部ベース形成用の第１の開口を形成する
工程、前記第２のマスクナイ。

料ｊ虞を除去し、前記第１の開口内にベース電極の一部
となる第２の導体膜を埋込み形成する工程前記第１のマ
スク材料膜を除去して内部ベース形成用の第２の開口を
形成する工程、前記第１および第２の導体膜に熱酸化膜
を形成すると同時に。

第２の導体膜の不純物を前記コレクタ層に拡散させて第
２導電型の外部ベース層を形成する工程。

前記第２の１ｍ口領域のウェーハ表面に不純物をドープ
して第２導電型の内部ベース層を形成する工程、前記内
部ベース層が形成された第２の開口領域のウェーハ表面
を露出させ、ここに極浅く第１導電型を与える不純物を
イオン注入する工程、形成された不純物層に接触するエ
ミッタ電極の一部となる第３の導体膜を堆積する工程、
前記第３の導体膜に第１導電型を与える不純物をイオン
注入する工程、およびラピッド・アニールを施して注入
不純物を活性化する工程、を何することを特徴とする。

（作用） 本発明は、多結晶シリコン・エミッタ技術を改良したも
のと言うことができる。即ち多結晶シリコン膜堆積前に
予めイオン注入を行うこと、或い（Ｊ多結晶シリコン膜
に堆積と同時に不純物をドープすることにより、エミッ
タ開口が小さくなった場合にも必要なエミッタの不純物
濃度を確保することができる。そしてこの場合、エミッ
タ形成の熱処理は不純物を活性化するに十分でかつ拡散
が殆ど生じないようにラピッド・アニールとすることに
より、エミッタ拡散層が深くなることや。

既に形成されているベース層等の不純物＋ｌｒ拡散等を
抑えることができ、短いエミッタ幅まで電流増幅率やし
ゃ断層波数の低下のない高性能特性が得られる。

更に本発明によれば７エミッタ形成工程の改良に加えて
２外部ベース、内部ベースおよびエミッタの元金な自己
整合を可能としており、バラツキの極めて少ない寸法精
度を実現してバイポーラトランジスタの高性能化を図る
ことができる。

（実施例） 以下１本発明の実施例を図面を参照して説明する。

第１図（ａ）〜（ｈ）は一実施例のバイポーラトランジ
スタの製造工程を示す断面図である。第１図（ａ）に示
すように先ず、ｐ型ｓｉ基板１にｎ十型埋込み領域２を
形成し、この上にコレクタ層となるｎ型エビタキンヤル
層３を形成する。ｎ型エピタキシャル層３は１例えば気
相成長法により不純物濃度１×１０１６／ｃＨ３のｎ型
層として形成する。続いてこのウェーハに素子分離領域
に溝を形成し、またベース、エミッタ領域とコレクタ・
コンタクト領域の間の分離領域に溝を形成した後２選択
酸化を行うことにより、この溝に素子分離用酸化膜４お
よび電極間分離用酸化膜５を形成する。なお、コレクタ
・コンタクト領域は図示されていない。こうして素子分
離されたウェーハの全面に、熱酸化により厚さ２００人
程人件シリコン酸化膜６を形成する。次いで、耐酸化性
絶縁膜としてシリコン窒化膜７を１００ＯＡ程度堆積し
。

更に第１のマスク材料膜としてＣＶＤ酸化膜を厚さ５０
０ＯＡ程度堆積する。このＣＶＤ酸化膜を写真食刻法に
よりパターニングし、内部ベース領域予定部および素子
分離領域上に酸化膜パターン８１〜８３を残す（第１図
（ａ））。このときのパターニングには１反応性イオン
エツチングを用い、厚い酸化膜８にほぼ垂直な壁をもた
せる。

次に、第１の導体膜として第１層多結晶シリコン膜９を
堆積する。この第１の多結晶シリコン膜９の膜厚は、３
５０ＯＡ程度とする。続いて第２のマスク材料膜として
フォトレジストを全面に塗布し２表面を平坦化した後、
０□プラズマ雰囲気中でエッチバックすることにより、
酸化［８上の第ｙ層多結晶シリコン膜９の表面を露出さ
せる。

即ち第１図（ｂ）に示すように、フォトレジストパター
ン１０が第１層多結晶シリコン膜９の凹部に埋め込まれ
た状態を形成する。

次にフォトレジストパターン１０をマスクとしてＲＩＥ
により第１の多結晶シリコン膜９をエツチングする。酸
化膜パターン８１〜８３が露出した後は２　フォトレジ
ストパターン１０と共にこの酸化膜パターン８．〜８３
をもマスクとして用いる。こうして、フォトレジスト１
０の下にのみ第１層多結晶シリコン膜９が残るまで、第
１層多結晶シリコン膜９のエツチングを続ける。更に、
露Ｈ４した窒化膜７をもエツチング除去する。これらの
エツチングには、方向性のある異方性エツチングを用い
ることができるが、オーバーハングが形成されないＲＩ
Ｅを用いた方か好ましい。窒化膜７がエツチングされて
酸化膜６が露出したら、この酸化膜はＮＨ，、Ｆ溶液を
用いてエツチング除去し、ウェーハ表面を露出させる。

こうして外部ベス領域形成用の第１の開口Ａが形成され
る（第１図（Ｃ））。なお、ウェーハ表面を露出させる
酸化膜エツチングもＲＩＨにより行うことができる。酸
化膜とエピタキシャル層との間で十分なエツチング選択
比をかとれるから、ウェーハにダメージが入らないよう
にすることは可能である。

次に第１図（ｄ）に示すようにフォトレジストパターン
１０を除去する。続いて第２の導体膜として第２の多結
晶シリコン膜１１を６０００人程度堆積した後、この多
結晶シリコン膜１１をエッチバックする。これにより１
第１図（ｅ）に示すように、酸化膜８の表面が露出する
状態で、第２の多結晶ンリコン膜１１の開口Ａに埋込む
。またこの第１および第２の多結晶シリコン膜９，１１
の表面は甲坦になるようにする。第２層多結晶シリコン
膜１１の膜厚は、第１の開口Ａの幅の半分以上あればよ
い。しかし、実用的な平坦性を得るためには、第１の開
口Ａの幅の１．５倍の膜厚があったノｊがよい。

次に、第１図（ｅ）の状態でイオン注入を行い第２の多
結晶シリコン膜１１にボロンをドープする。第２の多結
晶シリコン膜１１だけでなく、第１の多結晶シリコン膜
９にも同時にボロンをドープしてもよい。ボロンのイオ
ン注入条件は例えば。

加速電圧５０ｋｅＶ、　　ドーズｍｌ　Ｘ　１０’む／
ＣｌｌＩ２とする。

次に、第１図（ｆ）に示すように、写真食刻法でエミッ
タ形成領域のＣＶＤ酸化膜８１を選択的に除去すること
により、内部ベース領域を形成するための第２の開口Ｂ
を形成する。続いて露出した窒化Ｄｉ　７をマスクとし
て熱酸化を行うことにより、第１図（ｇ）に示すように
第１および第２の多結晶シリコン膜９，１１の表面に酸
化膜１３を形成する。熱酸化の条件は８００〜９００℃
のウェット酸化とし、多結晶シリコン膜の表面および側
面に１０００人〜３０００人の酸化膜１３を形成する。

この結果、第２の多結晶シリコン膜１１とウェーハの接
触幅は２０００人〜３０００人となる。この熱酸化工程
により、多結晶シリコン膜１１中のボロンがウェーハに
拡散され、ｐ型の外部ベース領域１２が形成される。な
おこのとき。

必“どなら熱酸化工程の他にＮ２ガスなどの不活性ガス
雰υＨ気中で熱処理し、ｐ型外部ベース領域１２の拡散
深さやＩａ度を制御する。

この後、第２の開口Ｂ内に窒化膜７をプラズマエツチン
グにより除去し、更にその下の酸化膜６をＮＨ４Ｆ溶液
により除去することにより、第２の開口Ｂのウェーハ表
面を露出させる。この第２の開口Ｂに露出したウェーハ
表面には、改めて２５０人程人件薄い酸化膜を熱酸化に
より形成する。そして、加速電圧１５ｋｅＶ、　　ドー
ズ量５Ｘ１０１３／ｃＭ２の条件でボロンをイオン注入
して、ｐ型内部ベース領域１４を形成する。

続いて第２の開口Ｂ内の酸化膜を除去してエミッタ領域
のウェーハ面を露出させ、先ずヒ素をイオン注入して極
浅いヒ素注入層を形成する。イオン注入条件は例えば、
加速電圧５〜１５ｋｅＶ。

ドーズ量５Ｘ１０１３／α２〜Ｉ　Ｘ　１０１６／α２
とする。その後この第２の開口Ｂを覆うように第３の導
体膜として第３の多結晶シリコン膜１６を堆積する。こ
の第３の多結晶シリコン膜１６には、ヒ素を例えば加速
電圧２０ｋｅＶ、　　ドーズ量１×１０１５〜１×１０
１ｂ１０２の条件でイオン注入し、更にエミッタ電極と
して必要な形状にパタニングする。次いで、ハロゲンラ
ンプ照射等による数秒間の短時間アニール（ラビッド・
サーマル・アニール）を８５０〜１０００℃程度で行い
。

ウェーハの注入不純物を活性化して０＋型エミッ夕餉域
１５を形成し、同時にエミッタ電極である第３の多結晶
シリコン膜１６の注入不純物を活性化して低抵抗化する
。この熱処理は５あくまでも不純物の活性化のみが目的
であり、殆ど不純物の拡散が生じないように瞬間的に行
うことが重要である。この点で、従来法における多結晶
シリコン膜からの不純物拡散によりエミッタ領域を形成
する方法と異なる。

この後は図示しないが、第１および第２の多結晶シリコ
ン膜９．１１上にベース・コンタクト用の孔を開け、エ
ミッタ、ベース、およびコレクタのＡＩ！配線を形成し
て完成する。

この実施例によれば、エミッタ領域形成に際しては、第
２の開口を通して予めイオン注入を行っているから、多
結晶シリコン膜を堆積し、これにイオン注入により不純
物を注入した後に熱処理する従来法と異なり、エミッタ
領域の不純物拡散探さおよび濃度をその開口の大きさに
よらず、一定にすることができる。この場合、不純物活
性化のアニールは１　ラピッド・サーマル・アニールす
ることにより、無用な不純物拡散を防ＩＪ’−して、極
めて浅いエミッタ層を制御性よく形成することができる
。第２図および第３図の実線は、この実施例によるバイ
ポーラトランジスタのエミッタ開口幅と電流増幅率およ
びしゃ断層波数の関係を測定した結果である。図から明
らかなようにこの実施例によれば、エミッタ開口幅が０
．８μｍ以下まで電流増幅率の低下、しゃ断層波数の低
下がない優れた素子特性が得れる。そしてこのようにエ
ミッタ開口の大きさによらず特性の安定なトランジスタ
が得られることから、特にバイポーラ集積回路にエミッ
タ幅の異なる段数のトランジスタを集積形成した場合に
、安定した性能を発揮することが可能になる。

またこの実施例によれば、素子のエミッタ領域上にパタ
ーン形成されたＣＶＤ酸化膜８１を利用して、その周囲
に外部ベース層が形成され、更にこのＣＶＤ酸化膜８１
の領°域に内部ベース層、エミッタ層が順次形成される
。つまり、これら素子拡散層は完全に自己整合される。

この点で従来にない安定な特性をｊすることができる。

特に外部ベース層を形成するための第１の開口部は、第
１層多結晶シリコン膜９の膜厚相当分の幅をもって形成
されるので、制御性に優れており、第１層多結晶シリコ
ン膜の膜厚により外部ベース層の幅を容昂に変更するこ
とができる。

１、一実施例において、エミッタ領域形成工程を次のよ
うに変更することができる。内部ベース領域か１１う成
されたウェーハにイオン注入を行うことなく、坩積と同
ａ！１にヒ素をドーピングして多結晶シリコン膜を堆積
する。そして熱処理を行って。

不純物の活性化とウェーハとの電気的接触を良好ならし
め、多結晶シリコン膜をそのままエミッタ領域として用
いる。この場合も、熱処理は不純物のウェーハ・＼の拡
散が目的ではなく、拡散は殆ど生じないようにラピッド
・サーマル・アニールを行う。

これにより先の実施例と同様に、０．８μｍ以ドのエミ
ッタ幅まで特性劣化のない高性能トランジスタが得られ
る。

上記実施例においては、第２の多結晶シリコン１漠１１
にボロンをイオン注入し、この第２の多結晶シリコン膜
を拡散源として外部ベース層１２を形成した。しかし、
必ずしもこの様な固相拡散源を用いる必要はない。例え
ば第１図（Ｃ）の状態でボロンを直接ウェーハにイオン
注入することにより、酸化膜１１の形成のための熱処理
工程で外部ベース層を形成することができる。この方が
不純物濃度を高くすることができ、外部ベース層の低抵
抗化には好ましい。

上記実施例における内部ベース領域の形成は窒化膜７お
よび酸化膜６をエツチング除去し、改めて薄い熱酸化膜
を形成した状態で行っている。

しかし、窒化膜７を除去した段階、或いは酸化膜６を除
去した段階でイオン注入により形成してもよい。

本発明は、実施例で説明した自己整合技術以外のＳＳＴ
に代表される自己整合技術においても適用することがで
きる。また外部ベース領域とエミッタ領域との距離を制
御するため、更に別の多結晶シリコン膜によるスペーサ
を配置する方法があるが、この方法においても本発明を
適用することができる。

［発明の効果］ 以上述べたように本発明によれば、０．８μｍ以ドのエ
ミッタ幅を宵する微細トランジスタを製造する場合に、
エミッタ形成工程を改良することにより、電流増幅率ｈ
ＦＥおよびしゃ断腸波数の低下を抑制し、加工精度のバ
ラツキに依存しない優れた性能を得ることができる。特
に本発明をバイポーラ集積回路に適用すれば、内部回路
と１１０バツフアのように異なるエミッタ幅をもつトラ
ンジスタをそれぞれ安定した性能をもって形成して、信
頓性の高い集積回路を得ることができる。

また本発明によれば、外部ベース、内部ベースおよびエ
ミッタを完全に自己整合させて形成することができ、微
細構造の高性能バイポーラトランジスタをｉ［５ること
かできる。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）は本発明の一実施例のバイポーラ
トランジスタの製造工程を示す断面図。 第２図および第３図はそのバイポーラトランジスタの特
性を従来例と比較して示す図、第４図（ａ）〜（Ｃ）は
従来技術の問題を説明するための図である。 １−１）　９　Ｓ　ｉ基板　２　、、、．１＋型層、３
−ｎ型エピタキシャル層（コレクタ層）、４．５・・・
分離酸化膜、６・・・酸化膜、７・・・窒化膜、８・・
・ＣＶＤ酸化膜（第１のマスク材料膜）、９・・・第１
層多結晶シリコン膜（第１の導体膜）、１０’・・・フ
ォトレジスト（第２のマスク材料膜）、１１・・・第２
層多結晶シリコン膜（第２の導体膜）、１２・・・ｐ型
外部ベス領域、１３・・・熱酸化膜、１４・・・ｐ型内
部ベース領域、１５・・・ｎ＋型エミッタ層２１６・・
・第３層多結晶シリコン膜（第３の導体［）、Ａ・・・
第１の開口、Ｂ・・・第２の開口。 出願人代理人　弁理士　鈴江武彦 ぐ

Claims (3)

【特許請求の範囲】
1. （１）第１導電型のコレクタ層を有する半導体ウェーハ
   のコレクタ層上に所定の開口をもつマスク材料膜を形成
   し、このマスク材料膜の開口を通して第２導電型のベー
   ス層および第１導電型のエミッタ層を自己整合させて形
   成する工程を有し、エミッタ幅０．８μｍ以下の微細エ
   ミッタをもつバイポーラトランジスタを製造する方法で
   あって、前記エミッタ層形成工程は、ベース層表面に第
   １導電型を与える不純物をイオン注入する工程と、多結
   晶シリコン膜を堆積しこの多結晶シリコン膜に第１導電
   型を与える不純物をイオン注入する工程と、ラピッド・
   アニールにより注入不純物を活性化する工程とを備えた
   ことを特徴とするバイポーラトランジスタの製造方法。
2. （２）第１導電型のコレクタ層を有する半導体ウェーハ
   のコレクタ層上に所定の開口をもつマスク材料膜を形成
   し、このマスク材料膜の開口を通して第２導電型のベー
   ス層および第１導電型のエミッタ層を自己整合させて形
   成する工程を有し、エミッタ幅０．８μｍ以下の微細エ
   ミッタをもつバイポーラトランジスタを製造する方法で
   あって、前記エミッタ層形成工程は、ベース層表面に第
   １導電型を与える不純物がドープされた多結晶シリコン
   膜を堆積する工程と、ラピッド・アニールにより多結晶
   シリコン膜の注入不純物を活性化する工程とを備えたこ
   とを特徴とするバイポーラトランジスタの製造方法。
3. （３）第１導電型のコレクタ層を有する半導体ウェーハ
   上に絶縁膜を形成する工程と、前記絶縁膜上に第１のマ
   スク材料膜を堆積する工程と、前記第１のマスク材料膜
   をパターニングしてエミッタ形成領域を含む領域に残す
   工程と、前記絶縁膜及び前記第１のマスク材料膜上全面
   にベース電極の一部となる第１の導体膜を堆積する工程
   と、前記第１の導体膜表面の凹部に第２のマスク材料膜
   を埋込み形成する工程と、前記第１および第２のマスク
   材料膜をエッチング・マスクとして前記第１の導体膜を
   エッチングし、前記第１、第２のマスク材料膜で挟まれ
   た領域に外部ベース層形成用の第１の開口を形成する工
   程と、前記第２のマスク材料膜を除去した後、前記第１
   の開口内にベース電極の一部となる第２の導体膜を選択
   的に埋込み形成する工程と、前記エミッタ形成領域上の
   第１のマスク材料膜を除去して内部ベース層形成用の第
   ２の開口を形成した後、前記第１および第２の導体膜の
   表面に熱酸化膜を形成すると同時に、前記第２の導体膜
   若しくは前記半導体ウェーハの表面の一部に予めドープ
   された不純物を前記コレクタ層に拡散させて第２導電型
   の外部ベース層を形成する工程と、前記第２の開口領域
   のウェーハ表面に不純物をドープして第２導電型の内部
   ベース層を形成する工程と、前記内部ベース層が形成さ
   れた第２の開口領域のウェーハ表面を露出させ、ここに
   極浅く第１導電型を与える不純物をイオン注入する工程
   と、形成された不純物層に接触するエミッタ電極の一部
   となる第３の導体膜を堆積する工程と、前記第３の導体
   膜に第１導電型を与える不純物をイオン注入する工程と
   、ラピッド・アニールを施して注入不純物を活性化する
   工程とを備えたことを特徴とするバイポーラトランジス
   タの製造方法。