JPS629406A - プロセス制御装置 - Google Patents

プロセス制御装置

Info

Publication number
JPS629406A
JPS629406A JP14851185A JP14851185A JPS629406A JP S629406 A JPS629406 A JP S629406A JP 14851185 A JP14851185 A JP 14851185A JP 14851185 A JP14851185 A JP 14851185A JP S629406 A JPS629406 A JP S629406A
Authority
JP
Japan
Prior art keywords
target value
control
integral
disturbance
optimum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14851185A
Other languages
English (en)
Inventor
Kazuo Hiroi
広井 和男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14851185A priority Critical patent/JPS629406A/ja
Priority to US06/829,606 priority patent/US4755924A/en
Priority to CN86101892.3A priority patent/CN1010433B/zh
Priority to EP86102109A priority patent/EP0192245B1/en
Priority to DE3650164T priority patent/DE3650164T2/de
Publication of JPS629406A publication Critical patent/JPS629406A/ja
Priority to IN884MA1990 priority patent/IN173097B/en
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、プロセス制御装置に係わり、特に外乱抑制特
性と目標値追従特性の双方を最適に調整できるプロセス
制御装置に関するものである。
[発明の技術的背景とその問題点1 従来のプロセス制御装置は、第14図に示すよウニ、1
算部101t−目標#1SVと制tilffiPVとの
偏差ε1 (=SV−PV)が求められ、その偏差ε1
は積分演算部103で積分演算される(積分動作)。
一方、目標値S■は係数部105で係数αを乗された後
、加算部107で制御11iPVとの偏差ε2(−α5
V−PV)が求められる(比例動作)。
さらに、目標値S■は係数部109で係数γを乗され、
減輝部111で制御両P■との偏差ε3(=γ5V−P
V)が求められた後、微分演算部113で微分演算され
る。
そして、前記積分出力、偏差ε2および微分出力は加口
部115で加算合成され、比例ゲイン部117で比例ゲ
インKpが乗せられた後、操作信号MVとして制御対象
119へ供給される。
上記従来装置の制御定数として、比例ゲインKp1積分
時間Ti、微分時間Tdは外乱りが制御対象119に加
わったときにこの影響を早急に抑制し得る状態(外乱抑
制最適特性状態)に調整されており、目標値SVの変化
に対しては、比例ゲイン調整用の係数αと微分時間調整
用の係数γを調整することで目標値変化に対する追従を
図っている。
しかしながら、上記従来装置では、比例ゲインKpと微
分時間Tdには係数α、γを調整することで補償がされ
ているが、制御の中核をなす積分動作における積分時間
T:に対しては何ら補償されていないので、以下のよう
な問題点があった。
すなわち、制御系の積分時間は、外乱抑制最適値として
は制御対象のむだ時間(L)の大きさによって決まり、
また目標値追従最適値としては時間定数TOの大きさに
よって決まり、両者間には大きな時間差があり、また時
間差が大きいほど該乱用抑制特性を最適としたときの目
標追従特性が悪くなってしまう。従って上記従来装置は
2自由度PIDitill′m装置としては不完全なも
のであり、多数のPID装置を用いるプラント等では全
く実用的なものではなくなってしまう。
[発明の目的] 本発明は、外乱抑制特性と目標値追従特性の双方を最適
に制御することが可能なプロセス制御装置を提供するこ
とを目的とする。
[発明の概要] 上記目的を達成するために本発明は、制御量と目標値と
の偏差を算出する偏差演算手段と、偏差に対して少なく
とも積分及び−次遅れ演算をする制御演算手段、と、制
御器に対して進み/遅れ演算をすることで目標値変化に
対する積分定数を等側内に可変する補償演算手段とを要
旨とする。
[発明の実施例] 第1図及び第2図は本発明に係る装置の一実施例(第1
実施例)の構成を示すブロック図である。
なお、説明の便宜上、各図には本発明の要部である積分
動作部分のみを抽出して示し、その他の比例動作部分や
微分動作部分は第14図の従来例と同一とする。
第1図において、フィードバックされた制御量PVは補
償演算部1を介して減算部3へ入力されている。
減算部3では目標値S■と補償演算された制御RPVと
の偏差εが求められて積分演算部5へ供給されている。
積分演算部5では、偏差εに対して積分演算がされ、そ
の出力信号が比例演算部7で比例演算された後、操作信
号MVとして制御対象9に供給されている。これで、制
御1fflPVが目標値S■と一致するように制御され
ている。
ここで、本実施例では補償演算部1と積分演算部5との
各関数F (s )とI (S )は以下のようにして
設定される。
まず、第1図の応答は、 となる。
ここで、 と設定する。
(2)式のF (s )・I (s )は外乱制御を最
適とするために設定したものであり、(1)式のI (
S )は目標値追従特性を可変にするために設定したも
のである。
また、第1図から明らかなように目標値S■が変化しな
い定常状態では、F(S)=1とならなければならない
従って、最終値の定理により伝達関数F (s )は、 を満足しなければならない。
上記(2)式、(3)式および(4)式より伝達関数F
(S)となる。上記伝達関数は(4)式の最終値の定理
を満足していることは容易に理解される。
以上のようにして各伝達関数F(s)、I(s)は設定
され、第2図にその具体的構成を示す。
すなわち、補償演算部1の関@F (s )は進み/遅
れ演界を示し、積分演算部5の関数1 (s )は積分
と1次遅れの合成°を示しており、これは、外乱変化に
対する積分時間を固定したままで目標値変化に対する積
分時間を等価的に変更できることを意味する。
さらに具体的に言うと、(1)式、(2)式および(3
)式から、外乱に対する積分動作は、 Ti−5 となり、係数βを変えることで、目標値変化に対する積
分時間を等価的に変更することができる。
第3図には係数β=1及び1/2の2つのケースについ
て目標値S■の単位変化に対する出力が示されている。
図中(イ)は積分項が1/TiSの曲線、(ロ)は(イ
)から積分調整項(1次遅れ分β/1+T+ S)(β
=士の時)を差し引いた曲線、(ハ)は(イ)から積分
調整項β/(1+T+ 8)(β=1の時)を差し引い
た曲線をそれぞれ示している。積分時間T1は(イ)→
(ロ)→(ハ)となるに従って大きくなる。すなわち曲
線(イ)の下方ならば等側稜分時間TeはTe〉TIと
なって大ぎくなり、また曲線(イ)の上方であれば等側
稜分子eはTe<Tiとなって小さくなる。したがって
、係数βの大ぎさを設定することにより、等側稜分時間
Teを変更することが可能となる。
次に、係数βの調整法について述べると、まず北森法や
CHR(Chern、 Hrones 、 Reswi
ck)法により、外乱抑制最適値に設定された比例ゲイ
ン、積分時間を各々Kp%T+、また目標値追従最適値
に設定された比例ゲイン、積分時間を各々Kl)” 、
Ti ” と76と、(3)式ニオイテ、とおくと、 となり、比例ゲインKD 、 Kp ”および積分時間
Ti + Ti ”は既値のため、係数βの値が設定で
きる。また、シミュレーションによるとβO”F2・β
の近傍が最適値となる。
なお、第14図に示した比例ゲインKp調整用の係数α
の微分時間Td変更用の係数、γも制御定数Kp%Ti
、TdおよびKD” 、Ti @、Td1が定まると容
易に算出することができる。
このようにして、制御定数Kp 、Ti 、Td及び係
数α、β、γが設定されると、制御対象9に外乱りが印
加された場合には、第14図の従来例と同様に外乱抑制
最適特性状態の制御定数に基づき操作信号MVが求めら
れ、この操作信号MVが制御対象9に出力されて、外乱
りによる変動は早急に抑制される。
また、目標値S■が変化すると、この目標値変化分によ
る偏差εに対しては係数βを変更することで外乱抑制特
性に影響を与えることなく目標値Svの変化に対して最
適に応答するように制御される。
上述した本実施例の制御特性を第4図を用いて説明する
と、同図は制御対象9の関数G(s)=た状態で目標値
SVを変化させたときの応答を示している。
制御定数Kp 、Ti 、Tdとしては、外乱抑制最適
状態(Kp =2.59.Tt =3.41秒、Td 
=0.56秒)に設定し、外乱抑制特性を最適状態に固
定しておき、係数βの設定により目標値変化に対する積
分時間を等価的に変更して目標値追従特性を大きく改善
できることを示している。
すなわち、β−0のとき(積分時間T1を補償しない従
来例の場合)、符号(イ)で示すように大きくオーバー
シュートするが、係数β=0.15と設定し、目標値に
対する等側稜分時間を変更すると、外乱抑制特性は全く
変化することなく符号(ロ)に示すように目標値追従特
性が大きく改善されることがわかる。
従って、本実施例によれば、PID制御の中核である積
分時間Tiが補償されるので、外乱抑制特性を最適値に
固定したまま目標値追従特性を大きく改善できる。
第5図は、本発明に係る装置の他の実施例(第2実施例
)の構成を示すブロック図である。なお、以下の各実施
例において前記第1実施例と同一構成部分には同一符号
を付してその説明は省略する。
同図はいわゆるT−PD制御形のPID調節装置を示し
ており、補償演算部1で進み/遅れ演算された制御♀P
Vと目標値S■との偏差εが積分演算部5で積分演算さ
れる。この積分演算部5の関数1 (s )は積分項1
/T+Sのみで一次遅れ要素は含まれない。
一方、制御ff1PVは、比例+微分演算部11で比例
微分演算される。減算部13では前記積分出力からこの
比例微分出力が減算された後、比例演算部7で比例ゲイ
ンKitが乗ぜられ、操作出力MVとして制御対象9に
出力される。
同図からもわかるように本実施例は、外乱りの変動に対
してはPID制御をして外乱抑制を最適に制御している
。また目標値の変化に対しては係数βを調整することで
外乱抑制特性を固定したままで目標追従特性を最適制御
できる。
第6図は本発明に係る装置のさらに他の実施例(第3実
施例)の構成を示すブロック図である。
本実施例は、微分動作と積分動作へフィードバックされ
る制御量P■に乗せられる係数をそれぞれ1/α、1/
βとしたものであり積分動作部分は第1実施例と同一で
ある。このように構成しても、前記第1実施例と同様の
効果を奏する。
第7図及び第8図は本発明に係る装置のさらに他の実施
例(第4実施例)の構成を示すブロック図である。
本実施例は、第1図、第2図に示した第1実施例と同様
、いわゆる測定値フィルタ形2自由度PID制御装置で
ある。
従って、第1実施例でも述べたように、制御定数Kp 
、Ti 、Tdを外乱抑制最適値に設定し、目標値設定
用の比例ゲインKpは係数αにより、また微分時間Td
は係数γにより最適化する。
また、積分演算部5の関数1(s)は前記(3)式で、
補償演算部1の関数F (S )は前記(5)式で求め
られる。
一方、係数α、β、γは以下のように求められる。
外乱抑制最適制御定数をKD 、T+ 、Td 、目標
値追従最適制御定数をKp”、T+”、Td”とし、目
標値追従最適制御アルゴリズムをC′(S)とすると、 と求められる。なお、係数α、β、γは0くαく1.0
くβ<l、Q<γく1の範囲内で最適値となる。
第9図は係数α、β、γを変化させて実現できるPID
構造のバリエーションを示す。図示のように係数α、β
、γを全て変化させる(設定歯6)と完全2自由度PI
DW4節装置となる。
第10図5、第11図に本実施例の応答特性を示す。
制御対象G (s ) =e −25/ 1 +58の
場合に制御定数Kl)、T+ 、Tdを外乱抑制最適値
に設定しておき、係数αを変化させたときの目標値追従
応答特性(第10図)では、I−PDに対して、α=0
.2程度まではオーバーシュートの大きさは不変のまま
で、立ち上り特性を改善することができる。
第11図に、同じ制御対象に対し不完全2自由度(設定
No、 4 (7) P −I −P D !ill 
tll ) r、α=0゜4の場合の目標値変化追従応
答特性と完全2自由度(PI−PID制御)で、α=0
.4.β=0゜15の場合の目標値変化の比較を示す。
係数βによって等側稜分時間を変化させることで、立ち
上り特性をほとんど変化させずオーバーシュートを抑制
することができる。
第12図および第13図は本発明に係る装置のさらに他
の実施例(第5実施例)の構成を示すブロック図である
本実施例はいわゆる測定値フィードバック形の2自由度
PID制御装置であり、前記第4実施例との相違は、積
分演算手段5で積分演算された目標値SVから補償演算
部1を介してフィードバックされた制御量PVが減算さ
れている点である。
補償演算部1の関数F (s )は以下のように算出す
ると、まず、 と設定する。(8)式は外乱抑制最適特性状態に(9)
式は目標追従最適特性状態にそれぞれ設定するためのも
のである。
ここで条件として、最終値の定理 を満足する必要がある。
上記(8)式と(9)式から を得る。(11)式はθ0)式の条件を満足しているこ
とは容易に理解できる。第13図が本実施例の具体的構
成である。
また、本実施例において係数α、β、γを変化させて実
現できるPID構造のバリエーションは第9図のように
設定できる。
以上のように構成することによって第10図、第11図
に示したと同様の応答特性を実現できる。
なお、前記各実施例においては、いわゆる位置形波n方
式で説明したが、本発明はこれに限らずDDC([)i
rect  [)egital  Control)で
多用されている速度形演算方式についても適用できるこ
とは勿論である。
[発明の効果] 以上、詳細に説明したように本発明によれば、制御量と
目標値との偏差に対して少くとも積分演算をし、制m+
uに対して進み/遅れ演算をすることで目標値変化に対
する積分定数(積分時間)を等側内に可変するようにし
たので、簡単な構成でもって、外乱抑制特性を最適値に
固定したままで目標値変化に対する追従特性を大きく改
善することができる。その結果、プロセス制御装置の制
御性が限界まで改善でき、このブロス制御装置を用いた
プラント運転等の場合に飛躍的に制御性が向上する。
【図面の簡単な説明】
第1図及び第2図は本発明に係る装置の一実施例の構成
を示すブロック図、第3図及び第4図は同実施例の作用
を説明するための図、第5図は本発明に係る装置の他の
実施例の構成を示すブロック図、第6図は本発明に係る
装置のさらに他の実施例の構成を示すブロック図、第7
図および第8図は本発明に係る装置のさらに他の実施例
の構成を示すブロック図、第9図はPID4J1造のバ
リエーションを示す図、第10図及び第11図は応答特
性を示す図、第12図及び第13図は本発明に係る装置
のさらに他の実施例の構成を示すブロック図、第14図
は従来例の構成を示すブロック図である。 1・・・補償演算部 5・・・積分演尊部 7・・・比例演算部 9・・・制御対象

Claims (2)

    【特許請求の範囲】
  1. (1)制御量と目標値との偏差を算出する偏差演算手段
    と、偏差に対して少なくとも積分演算をする制御演算手
    段と、制御量に対して進み/遅れ演算をすることで目標
    値変化に対する積分定数を等価的に可変する補償演算手
    段とを有することを特徴とするプロセス制御装置。
  2. (2)前記制御演算手段は一次遅れ演算手段を含むこと
    を特徴とする特許請求の範囲第1項記載のプロセス制御
    装置。
JP14851185A 1985-02-19 1985-07-06 プロセス制御装置 Pending JPS629406A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP14851185A JPS629406A (ja) 1985-07-06 1985-07-06 プロセス制御装置
US06/829,606 US4755924A (en) 1985-02-19 1986-02-14 Process controller having an adjustment system with two degrees of freedom
CN86101892.3A CN1010433B (zh) 1985-02-19 1986-02-19 具有两个自由度的调节***的过程控制装置
EP86102109A EP0192245B1 (en) 1985-02-19 1986-02-19 Process controller having an adjustment system with two degrees of freedom
DE3650164T DE3650164T2 (de) 1985-02-19 1986-02-19 Prozessregler mit einem System zur Einstellung mit zwei Freiheitsgraden.
IN884MA1990 IN173097B (ja) 1985-02-19 1990-11-05

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14851185A JPS629406A (ja) 1985-07-06 1985-07-06 プロセス制御装置

Publications (1)

Publication Number Publication Date
JPS629406A true JPS629406A (ja) 1987-01-17

Family

ID=15454400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14851185A Pending JPS629406A (ja) 1985-02-19 1985-07-06 プロセス制御装置

Country Status (1)

Country Link
JP (1) JPS629406A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103770834A (zh) * 2012-10-24 2014-05-07 株式会社捷太格特 Pid控制***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103770834A (zh) * 2012-10-24 2014-05-07 株式会社捷太格特 Pid控制***
JP2014085880A (ja) * 2012-10-24 2014-05-12 Jtekt Corp Pid制御システム

Similar Documents

Publication Publication Date Title
Lu et al. A double two-degree-of-freedom control scheme for improved control of unstable delay processes
US4951191A (en) Process control having improved combination of feedforward feedback control
US5544039A (en) Process control system
KR940009790A (ko) 프로세스 제어장치
JPS629406A (ja) プロセス制御装置
JPS63262703A (ja) 制御系の汎用性時間差比較補償方法及び装置
WO2019087554A1 (ja) フィードバック制御方法、及びモータ制御装置
US5200681A (en) Process control system
JPH0556522B2 (ja)
JP2885544B2 (ja) むだ時間補償制御装置
SU1173390A1 (ru) Самонастраивающа с система автоматического управлени дл объектов с запаздыванием
JPS61190602A (ja) 調節装置
JPS6346503A (ja) Pid調節装置
KR910000610B1 (ko) 조절방식을 갖는 프로세스 제어장치
JPS60164805A (ja) プロセス制御装置
JP2683543B2 (ja) 自動制御方式
JP2521259B2 (ja) 制御系補完装置
JP2645112B2 (ja) ゲイン適応形制御装置
JPH04241002A (ja) フィードフォワード制御装置
JPS59149504A (ja) プロセス制御装置
JP2677742B2 (ja) 自動制御装置
JPS629404A (ja) プロセス制御装置
JPH04312101A (ja) 2自由度形調節装置
JP2001312301A (ja) 制御装置
JPH09179602A (ja) 目標値フィルタ形2自由度pid調節装置