JPS6290955A - ほぼ平坦なシ−ト状の装置を製造する改良された方法 - Google Patents

ほぼ平坦なシ−ト状の装置を製造する改良された方法

Info

Publication number
JPS6290955A
JPS6290955A JP61185009A JP18500986A JPS6290955A JP S6290955 A JPS6290955 A JP S6290955A JP 61185009 A JP61185009 A JP 61185009A JP 18500986 A JP18500986 A JP 18500986A JP S6290955 A JPS6290955 A JP S6290955A
Authority
JP
Japan
Prior art keywords
lead
piece
blank
lead frame
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61185009A
Other languages
English (en)
Inventor
チャールズ　リチャード　ジャーヴィス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co PLC
Original Assignee
General Electric Co PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co PLC filed Critical General Electric Co PLC
Publication of JPS6290955A publication Critical patent/JPS6290955A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、適当な材料体の一部分を（例えばエツチング
またはそれと類似の除去処理によって）取除くことによ
る脆弱な装置の製造に関するものであり、特に、それに
限定はされないが、集積回路のようなマイクロ電子装置
の包装に関連して有用なリードフレームの形成に関する
ものである。
本発明の主要構想は、便宜上リードフレームに関連して
記述される。
現存周知されているように、極めて複雑な電子回路を指
爪の大きさのシリコン小片の表面上および表面内に一導
体、抵抗、コンデンサのような受動的素子およびダイオ
ード、トランジスタおよびその他の半導体装置のような
能動的素子の両方を含んでいる一回路が形成された“チ
ップ”の形態に製造することが可能である。大規模集積
装置においては、チップの内外における接続線の数は・
大体１００位が目標となるであろうが、チップ設計者は
往々にしてそれよりも著しく大きい値−できれば４００
といったような大きな値−のリード数を主張する。利用
可能な空間内において、これらの要求に適合するために
は、これらの接続線を形成させる実際の導体は、わずか
に約１０００分の１インチ（約２５ミクロンまで）の幅
としなくてはならず、これは一番細い人間の毛髪よりも
細く、より以上にデリケートである。
本来、チップ及びその接ＭＷは保護されなければならず
、チップをその形成部品とする装置を組み立てる期間中
比較的安全に取扱うことができる”より大きくてより強
固な物品とするために、通常はプラスチック材料または
セラミック材料内にチップをケース入れするか包装する
のが普通である。
この目的のための１つの可能な成果は、周知のデュアル
・インライン・パッケージ（ＤＩＰ）、すなわちその物
体からその両側面に沿って下向きに延びる導体“レッグ
を有しそれらのレッジ゛により印刷回路盤（ＰＣＢ）の
孔を通してＰＣＢに接続されるエルゴ・プリッタの大き
さの長方形物体である。チップに対する接続線数が多い
場合にしばしば使用される一他の成果は、フラット・バ
ック（ＦＰ）、すなわちその２つの側面または４つの全
ての側面から下方向きに延びそれから外方向きに延びる
レッグを有していてそれらのレッグをＰＣＢ表面のトラ
ックにハンダ付けされてＰＣＢ上に着座する４角形物体
である。それらの成果（ＤＩＲまたはＦＰ）は、成るべ
（は、チップを“リードフレーム”と称するフレームワ
ーク（フレームワークからチップ自体上の特殊なパッド
に対して２５ミクロンの接続線が作られる内部において
は極めて細くて脆弱であるが、ＰＣＢに対する接続が行
なわれる外部においては著しく粗大でより強固である“
放射状”に延びる導電性リードのフレームワーク）と共
に包装することによって達成することが望ましい。本発
明は、このリードフレームのような脆弱体の製造に関す
るものである。
リードフレームを作るには、ＤＩＰ（デュアルインライ
ンバック）やＦＰ（フラットパック）の脚を形成するの
に十分な程度の強固さでなる比較的強固で且つ厚いホイ
ルまたはシート状のブランク（素材）材料を用い、脚の
間の空間等の必要でない部分がしばしばエツチングによ
って除去される。除去すべき材料の量は、除去に必要な
ものだけの除去を行えるように除去方法を制御するとい
う重要な問題を含んでおり、このことは、厚い強固なホ
イルから十分に細くて繊細な内側部分を有するリードフ
レームを作るのが仲々困難であることを意味する。１つ
の従来の方法では、１側面当たり数本すなわち４本また
は５本（４つの側面では１６本または２０本）ぐらいの
Ｆ　Ｐ　ＩＪ−ドフレームを作るのには適しており、リ
ードフレームブランクは、必要とする領域（コネクタや
全体を保持するのに必要な幾つかの仮の部分）及び不必
要な領域（コネクタの間の空間やＩＣチップの存在する
中央の領域）を定めるためにいずれかの主面がマスクが
けされ、全ての不必要な領域がエツチングにより除去さ
れるまで、化学エツチング剤の浴中に置かれる。その結
果、当初のシートの厚さく例えば０．１　＋ｎ程度）と
同じ均一な厚さで成るの導体の“スケルトン”を作るが
、外側の導体部分の幅（例えば１ｍｍ）が内側の導体部
分の幅（例えば０．３ｍ）より広くなる。リードの数が
少ない場合には、内側リードの厚さと幅が十分な強固さ
を作るので該リード端部が自由端であってもその内側リ
ードは受は入れられる。しかしながら、例えば１側面当
たり２０〜２５本（全側面では８０〜１００本）という
多数のリードの場合には、前記の方法は受は入れられず
、中央にリード保持部分としてエツチングしない部分を
残す必要があり、この部分に細い各リード端を微小幅の
首によって取付け、パフケージ動作によってリードを“
固定”し、（前記の細い首を介して）リード保持部分を
切断しリード端を自由端として関係のあるチップパッド
に接続する用意をする必要がある。残念ながら、１側面
当たり５０本（全側面では２００本）以上のリードの場
合、各リードの幅をその細い端部で０．０５ｍぐらいに
小さくすることが必要になり、この細いリードを固定す
る機構やリード保持部分を破断することの管理が殆ど不
可能になる。
継続出願特許第８５１９７０９　（１／６９９３／ＭＢ
）の発明は、このような細いリードに対してその形成後
ではなく形成前に該リードの固定保持を与えることによ
り、前記の問題点を解消せんとするものである。更に詳
しくは、この他の発明によって提案される技術では、全
リードフレームホイルブランクにおいてその内側領域（
最終的にチップへの内側接続が行われる領域）のその殆
どが厚み方向に一方の面から除去されて、全体としては
強固なホイルを形成するが、内側の中央に相当に薄い凹
所が形成され、この凹所に“固定”材が充填されて内側
セクションの支持を与えるとともにその内側セクシタン
の位置決めを行う。また固定材は、ブランクの他方の面
から除去されてリードフレームの細い内側部分を形成し
、この内側部分は、ホイルの凹所にあった固定材によっ
て確実に且つ適所に支持されているヶ勿論、本発明に係
るこの技術は、軟弱な領域が強固な領域の一部の除去に
よって形成される多くの製造装置に対しても適用できる
。
この別の出願は全体として平坦なシート状装置を提供す
る。このシート状装置は、第一の頑丈な領域とこの第一
領域と隣接する第二の脆い領域とを有する。これらの領
域は、シート状装置を構成する材料の一部を、次のよう
な方法により除去することによって作られる。
（ａ）　　まず、第一領域と第二領域がいずれも頑丈な
材料で作られた該当の平坦なシート状ブランクにおいて
、第二の脆い領域を形成するために除去されるべき上記
材料の部分の一部を、ブランクの一方の主面側から除去
して、ブランク内に凹部を形成する。
山）　このようにして形成した凹部を固着材で充たし、
これにより凹部の底部を構成するブランク材料の薄い領
域を支持し固定する。
（Ｃ）　　その後、第二の脆い領域を形成するためにブ
ランクから除去されるべき残りの部分を、ブランクの他
方の主面側から除去して、上記固着剤により支持され固
定され且つ第一の頑丈な領域と隣接する所望の第二の脆
い領域を形成する。
不幸にも、この定義された方法は実際法められた形態の
装置を作ることが可能であり、特にマスク使用エツチン
グ工程によって第２の（脆弱な）部分を占有する極微細
な内部リードを有するリードフレームの形成を可能にす
るのにもかかわらず、特定の使用に対しては小さな欠点
を有している。
この欠点は、他方の主表面からのエツチング段階の間に
発生するマスクアンダーカットによって起こる。この問
題は以下の様に説明することができる。
（この別の発明を使用する）好適な技術はエツチング工
程、特に化学的エツチング工程によって素片から材料を
取り除くことを有している。この工程において、素片は
第１にマスキング層でコートされる。この層はエッチさ
れるべきでない部分を覆っている。次に素片はエツチン
グ液と接触される。当然、素片が露出される部分のみに
エツチングが起こり、まず実際表面でエツチングが起こ
る。しかしながら、このエツチングプロセスは、マスク
の下にあってマスクに保護される素片材料の「壁」を界
とする「溝」を（素片材料の内方へ）深く深く切り込む
ので、エッチャントは単に溝の床だけでなく、溝の壁ま
でも同様に侵食する。従って、このエソチェ程は、マス
クの下の部分の素片材料の「側面」までもエッチして、
マスク下にアンダーカットを生じる。もちろん、アンダ
ーカットの度合いは、素片材料の詳細な結晶構造および
エッチャントが表面に接触することが可能となる物理的
工程を含む多くの要因に依存するが、所望されるエツチ
ング深さの約半分がアンダーカットされることは一般に
望まれていない。しかし、実際の結果は、マスクが取り
除かれると、このエツチング工程によって製造される微
細なリードは実質的にかなり広い基部（ここでは側面エ
ッチはほとんど発生しない）を有し、極めて狭い頂点（
ここではアンダーカッティングが最大である）を有して
いる。そして最も不幸には、これらの先端に対してリー
ドとリードフレーム内にマウントされるチップを連結す
るワイヤが接続される必要がある。想像できるように、
有しいるべき厚さの半分以下のリードにワイヤーを接続
することば極めて困難である。
本発明は、極めて筒車ではあるが、極めて有効にこの問
題を解決することを目的とし、いわば他の発明の方法を
逆に達成する。即ち、素片の一方の面から材料を先づ取
り除いた後、他の主表面から材料の残りを取り除くので
は虹、素片の指定された脆弱部分の構成要素を決める第
１の材料の取り除きの代わりに、これら構成要素を固定
材料で支持し、次に他の面から残りの材料を除く　（凹
部を作る）。この本方法が、リードフレームの微細な内
側リードをエッチすることによって形成するのに用いら
れる場合、幅広い基部のリードが出現し、「アンダーカ
ット」された上面でなく、この幅広い基部にワイヤーが
接続される。
従って、一つの特徴において、本発明は第１の堅固な部
分と、この部分に隣接し、装置を構成する材料のある部
分を取り除くことによって形成される第２の脆弱な部分
とを有するほぼ平坦なシート状の装置を製造する方法に
おいて、 ａ）第１および第２の部分の両方が堅固であり前記装置
に対応するほぼ平坦なシート状の素片が用いられ、前記
第２の堅固な部分を形成するために前記素片から取り除
かれるべき前記材料のある部分が、厚さに比例する以上
に前記素片の一方の主表面から取り除かれ、前記素片材
料の残りの基部から立ち上がりかつ支持される脆弱な要
素が形成され、 ｂ）　このように形成された要素は固定材料によってじ
かに囲まれその中にしっかりと埋め込まれ、前記固定材
料が前記要素を正しい位置に支持固定し、この後 Ｃ）前記脆弱な要素が立ち上がる残りの基部が他方の主
表面から取り除かれて、互いに分離する前記要素が残さ
れ、前記固定材料によって支持固定されかつ前記第１の
堅固な部分と隣接する前記所望の第２の脆弱部分が形成
され前記基部を取り除くことによって形成される各要素
が幅広い露出表面を有する様にされるほぼ平坦なシート
状の装置を製造する改良された方法を提供する。
上述したように、本発明の方法は、多くの形式の装置の
製造に適用でき、この例には電気スイ、。
チや位置センサのための接続装置がある。にもかかわら
ず、本発明は上述したようにリードフレームの製造に特
に適しており、以下、このような利用法について詳述す
る。
本発明の方法は、全体として平坦なシート状装置の製造
に用いられ、この方法は該当の平坦なシート状ブランク
を基にして始まる。このブランクはシート状、すなわち
箔状の材料からなり、したがって、その材料はその厚さ
に比べて大きな面積（および長さ、幅の寸法）並びに二
つの主面（シートの両側）を有する。
ブランクを構成する材料は、当然製造すべき装置の性質
に依存する。リードフレームに対しては、この材料は導
電性であり１、特にそれ自体曲げ動作によって変形しう
るように展性に富んでいなければならない。本発明によ
れば、この場合、ブランクの頑丈な領域がパッケージの
脚部となり、シート面から正しい形状に曲げたり、おそ
らく曲げ直したすする必要があるだろう。代表的なリー
ドフレームの材料は、適当な金属で作られる。たとえば
、ＫＯＶＡＲまたはＩＮＶＯＲＴのようなニッケルと鉄
の合金が非常に適している。同様に銅や、銅ベリリウム
、青銅燐（０，５重量％以下の燐を含有する錫と銅との
合金）、銅−鉄一燐等の銅をベースにした合金並びに０
ＬＩＮ　　１９４のような合金も適している。
製造すべき装置は、頑丈な第一領域と、これと隣接し且
つおそらくこの第一領域によって全面的に囲まれる、脆
い第二領域とを有する装置である。
この「頑丈な」と「脆い」と言う用語は、明らかに相対
的な意味で用いられており、この脆い領域は、頑丈な領
域よりもそれ程強固でないものであってもよく、また逆
の場合もある。しかしながらリードフレームに関する限
り、頑丈な領域は最終的にパッケージの脚部となるので
、取り扱いに耐えるように十分に頑丈でなければならず
、一方、「脆弱」な部分は人間の髪の毛よりもデリケー
トな極めて細い導体となる。
本発明の方法は、ブランクの第二領域から材料を取り除
くことを含んでいる（この結果、その領域は、軟弱（ｆ
ｒａｇｉｌｅ）になる）。当然、この取り除きの分布−
どこの、そしてどの位の材料が取り除かれるか−は、デ
バイスのタイプに依存する。
しかし、リードフレームに対しては、取り除くべき材料
の２つのはっきりしたクラスが存在する。
あるものは、境界が定められた（ｄｅｆｉｎｅｄ）第二
の領域の全体に亘るシートを薄く　　（ｔｈｉｎ）　　
″し、リードフレームのイナーリード（ｉｎｎｅｒ　１
ｅａｄ）中に形成するのをより適当とするように、単に
取り除かれる材料である。他のものは、リードとなるべ
き部分間から取り除かれ、各リードをその近傍から分離
する材料である。第１の段階において、リード間ブラン
ク材料がブランクの主表面の一方から取り除かれ、この
主表面と同一面にリードを形成して残し、このブランク
の残りの「厚み」から立ち上がっており（従って、この
「厚み」は形成されたリードを担持する基部を構成する
）、第２の段階において、この基部が他方の主表面から
取り除かれ、この部分において、リードがブランクのも
との厚さのほぼ半分の深さを有することになる。
ブランクからの材料の取り除きは、意図されたデバイス
に適したいかなる方法によっても、なされ得る。したが
って、取り除きの方法は、粒子アブレーション（ｐａｒ
ｔｉｃｌｅ　ａｂｌａｔｉｏｎ）およびレーザトリミン
グ（ｌａｓｅｒ　ｔｒｉｍｍｉｎｇ）を含むが、−とく
にリードフレームに対しては、−化学的エツチングが、
好ましい方法である。勿論、後者の場合、ブランク材料
に適するようにエツチングの性質が選ばれる。その方法
は、本技術分野で良く知られており、ここで、詳細に述
べる必要はない、ニッケル・鉄合金が、塩化鉄／塩酸混
合物により、あるいは、硝酸塩材料により、エツチング
されるのが、最も好ましく、他方、銅またはその合金は
、塩化鉄またはアンモニア性塩化第二銅（例えば、レグ
ネックス（ＲＥＧＥＮＨＸ）　）の何れか一方を用いて
好ましく処理される、ということに、単に注意してお（
たけて有用であろう。また、エツチング（そして、実際
、他の材料取り除き方法）は、−ある領域は取り除かれ
、ある領域はそうでない−というように、選択的に実施
されなければならず、こうするための便利な方法は、そ
の領域を、“マスク（ｎａｓｋ）”し、使用されるエツ
チング剤によって影響されない保護コーティングにより
エツチングされないようにするということである。不幸
にして、ある程度のマスクの“アンダーカッティング（
ｕｎｄｅｒｃｕｔｔｉｎｇ）　　”は、以下に説明され
るように避けられず、それは、エツチングの深さが大と
なるにしたがって増大するという理由の範囲内で、この
マスキングは、マスクされず、露光された領　、域のみ
が、エツチングにより、取り除かれるということを確実
にするであろうことを、指摘しておくことも意味がある
であろう。
本発明の方法の第一のステージにおいて、材料は、ブラ
ンクの第二の領域（この領域は、デバイスの軟弱な領域
になるべきものである）から取り除かれ、取り除かれて
いない第２の部分から立ち上がり、それによって支持さ
れる意図された脆弱な要素が残される。従って、最終装
置においてブランク材料が存在すべきでない部分におい
て、材料がブランクの厚さのある分数の厚さまで取り除
かれ、その結果、脆弱な要素を結果として形成するブラ
ンクのこれらの部分がブランクの残りの厚みの「基部」
から立ち上がり／伸びるようにされる。除去されるべき
材料の実際の配置は、製造される装置に対して当然適す
るものであろう。リードフレームに対しては、それは、
内側リードを決める部分間に存在する材料であり、意図
される脆弱な要素はこの内側リードそれ自体である。
材料がブランクの第２の部分から取り除かれるのと同時
に、当然筒１の部分（この部分は装置の堅固な部分にな
ることが予定されている）から材料を取り除くことが可
能である。例えば、装置がリードフレームの場合、リー
ドの外側部分が最終パッケイジの脚をつくり、ブランク
の強固な領域から取り除かれなければならない道（ｗａ
ｙ）に沿ったどこかで、これらの分の間のすべての材料
がこれらのリードとなるように強固な領域は終わるとい
うことが当然に要求される。それから、この余分の材料
の少なくともある部分は、第二の領域が薄くされるのと
同時に、取り除かれる。（スルーマスクエツチング（ｔ
ｈｒｏｕｇｈ−ｍａｓｋ　ｅｔｃｈｉｎｇ）方法を用い
るときは、これは、“脚部間部”が露光されたままであ
るように、マスクを指定するだけで、きわめて簡易にな
される。）第一領域の全体にわたり、この脚部間部は、
結果として、第二領域に対して行ったのと、同様な薄層
化処理を受ける。
これは、事実、（更に、以下に述べるように、）これら
の脚部のアンダーカッティングの程度を、脚部間部の深
さの全てが一度に取り除かれるプロセスに比べて、著し
く減少させることができ、とくに効果的である。
ブランクの第２の部分から材料を除去すると、本発明の
方法が意図された脆弱な要素を基部から立ち上げる。こ
の基部を形成する材料は、第２の段階において除去され
て脆弱な要素がフリーな状態で残され、最終的な脆弱な
部分が形成される。
この脆弱な部分はリードフレームにおいては内側リード
のアッセンブリである。しかしながら、この最終形態は
このように脆弱であるので、第２の段階の取り除きが影
響する前に全部分を支持することが望まれる。本発明の
方法においては、立ち上がる脆弱な要素の間のギャップ
を固定材料によって埋めることによりてこのことがなさ
れ、この固定材料は所望通り脆弱な要素を正しい位置に
支持固定する。この固定物質は、状況に適切であればど
んなものでもよい。たとえば、第２段階の物質の除去を
行った後に除去されないで最終的な素子の一部として存
在するような状況の場合である（その素子がリードフレ
ームである場合に好まれるように）。この固定物質は、
そのようなタイプの素子にも適切である。リードフレー
ム素子は、電気的に絶縁性のパッケージ用物質でパッケ
ージされる。すなわち、通常のパッケージ用物質は、（
ポリセット（ＰＯＬＹＳＥＴ）　４１０　Ｂやニット（
ＮＩＴＴＯ）ＨＣＩＯタイプ２のようなシリカで充満し
たエフホキシーズ（ｅｘｐｏｘｉｅｓ）のような）プラ
スチック及び（アルミナやベリリヤのような）セラミッ
クである。この固定物質がパッケージ用物質と交換可能
であることは明らかである。他のプラスチックのパッケ
ージ用物質と交換可能な固定物質は、一般的に、熱硬化
性樹脂であり、特に（上述したような）エポキシーズで
ある。他方、セラミックパッケージ用物質と交換可能な
物質は、一般的に、ガラス及びガラスセラミックである
。
ブランクに形成されるへこみは、固定物質で満たされ、
しかも実際に完全に満たされる。しかし、深さにおいて
部分的にか又は領域において部分的にかいずれかにおい
て、部分的にだけ満たされることもある。実際に、好ま
しいリードフレームの一実施例において、へこみの中央
領域は、十分に大きいのでリードフレームがチップに接
続され、固定物質が完全に無いようにされている。
固定物質の実際の設置形態は適切であればどんなもので
もよい。例えば、ポリマー化されたプラスチックである
固定物質は、のり状であるが流れうるプリポリマ混合物
の形態で適切に“注入され。
又は“圧搾される”　（その後最後のポリマー化はもと
の場所で生ずる）。熱可塑性固定物質は適切に溶融する
。同様に、ガラス状の固定物質も加熱されない状態で加
えられ、その後もとの場所で加熱される。好ましい、−
例においては、固定物質は、ガラス状のりチウムアルミ
ノケイ酸塩であり、ガラス状態で配置しそしてもとの場
所で加熱してガラス状のセラミック状態に変換する。
上述したように、固定物質を後の段階で除去するか又は
有益に作用するように適切に残しておくかいずれかにす
る。
内側の脆弱な要素の空間が一度固定材料によって充填さ
れると、脆弱な要素の支持基体を構成する材料が他方の
主表面から取り除かれる。第１の段階でブランク材料が
取り除かれる場合と同様に上述された除去技術が適当で
あろう。さらに、第１の段階におけるのと同様に、ブラ
ンク材料が第２の部分だけでなく第１の部分からも取り
除くことができる。例えば、リードフレームを形成する
ためには、脚間部分内における第１の領域の材料のうち
、半分に厚さの部分が、第１の工程において（一方の主
要表面から）除去される。残りの部分は、「複数本の脚
」を相互に分離しているが・第２の工程において（他方
の主要表面から）除去される。
必要とされるマスキング技術、特に、一方の表面におけ
る要、不要位置と他方の表面における対応する要、不要
位置との位置合わせを確実に行うために必要なマスキン
グ技術は、良く知られたものであり、ここで言及する必
要はない。
第１の工程において、一方の主要表面から素材を除去し
た後、形成したリセスの基部を支持し、他方の主要表面
から素材を除去することによって、装置が完成する。こ
の完成した装置が、例えばリードフレームである場合に
は、このリードフレームは次のように用いることができ
る。すなわち、チップが、細いインリードの自由端に囲
まれた第２の脆い領域の中央部分（この中央部分は、エ
ツチングプロセスあるいはたぶん予備的な方法である別
の適用な方法によって通常すでに取り除かれている）に
取り付けられ、それらのリードが、（例えば、ワイヤー
ボンディングによって）関連あるチップパッドに接続さ
れる。その後、全体が、好適な保護材料内に封入される
（多くの場合には、分離した蓋によってシールされた小
さな箱内に配置される）。しかし、残りの強固な素材部
分である「脚」の部分は、外部に突出した状態にあり、
それらは折り曲げられ、あるいは機械的に、好ましい「
脚」の形状に成形される。また、このようにする代わり
に、リードフレームを、空のチップレス・オープントッ
プの容器内に組み込むこともできる。（この後、所定の
時期にチップが挿入され、そのチップのパッドがインリ
ードに接続され、その後、蓋が取り付けられて、容器が
シールされる。）このような装置の製造工程は、以下に
、添付図面および実施例を参照してさらに詳しく述べる
。ここにおいて、最初に構成されたリードフレームは一
般に、そこに、強度賦与および保持用の部材が一体とな
っており（それらの内の成るものは、プラスティックか
ら構成でき、他のものは不導電性の物質から構成できる
。これは、第１０面の処理の後であり第２の面の処理の
前に正しい位置に設置される。これと共に、一連のテス
トポイントが「脚」の部分に対して電気的に接続されて
いる。リードフレームにおけるこれらの余計な部分の内
の成るものは、チップを封入した容器が最終的に製造さ
れると、取り除かれ、残りのものは、容器およびその内
容物が試験された後に、取り除かれる。
本発明は、本発明の方法によって製造された装置であれ
ばいずれの場合においても、それを含むことは勿論であ
り、特に、リードフレームを含むことは勿論である。
本発明の各種の実施例は、以下、添付図面を参照しなが
ら述べられるが、これらは、単に説明のためのものであ
る。
先ず、第５Ａ図から第５Ｇ図によって示される一連の操
作を考えるのが好都合である。
一般的に以下の通りである。
八）　出発点はブランク１０であり、適当な材料のシー
ト（リードフレームにおいてはＮＩＬＯＫの様な導電材
料）である。
Ｂ）　このブランクは、図中で上面である一方の表面が
このマスク１４で保護される。このマスクは所望の脆弱
部分の形を決める。リードフレームにおいてはこの部分
は微細な内側リードを含む部分となる。
Ｃ）　ブランク材料が、マスクを通して取り除かれ、ブ
ランクの深さのほぼ半分まで取り除かれる。
アンダーカッティング（１９の様な）が起こる。
Ｄ）　マスク（分けて図示されず）が除去された後、こ
の様にして形成された部分は固定材料１３で封じ込めら
れる。リードフレームを作成する時、この材料は非導電
性のガラスであることが望ましい。
Ｅ）　ブランクの（図中）下面が第２のマスク１１で全
保護される。このマスクは所望の脆弱な部分にほぼ変換
されるべき部分を決めている。
Ｆ）　ブランク材料が、マスクを通して取り除かれ、脆
弱な部分（リードフレームの微細なリード）の固定材料
によって支持された部分までまっすぐ下がり、固定材料
１３によって支持される（一般に１５）所望の脆弱な部
分が形成される。
Ｇ）次にマスクが除去される。
第１Ａ、ＩＢ、ＩＣ１及びＩＤ図により示された作用の
順序は、全体として次のとおりである。
八）　全体的に頑丈な構造であるリードフレームの材料
の平面のシート状のブランク１０は、一つの表面に（図
示されるように下面に）、所望の弱い領域に変形される
べき領域を定めるマスク１１で、保護される。
Ｂ）　ブランク材料は、それから、マスクにより、ブラ
ンクの厚さの約半分の深さに除去され、それで、下面に
凹部１２を形成し、そして、この凹部は、それから、固
定材料１３で充填され、この固定材料１３は、最終段階
で形成される弱い領域を支持する。
Ｃ）　リードフレームのブランクの（図示されるような
）上面は、次に、所望の弱い領域の形状を定める第２の
マスク１４で、保護される。
Ｄ）　ブランク材料は、それから、この第２のマスクに
より、ちょうど下方に、固定材料充填凹部１２まで、除
去され、それで、固定材料１３により支持された所望の
弱い領域１５を形成する。
第２Ａ、２’Ｂ、及び２０図は、リードフレームの構成
における各種の段階を示している一連の斜視図であり、
第２Ａ、２Ｂ図は下から見た斜視図、第２Ｃ図は上から
見た斜視図である。第２Ａ図は、１つの大きい表面から
ブランク材料を除去して脆弱な内側リード（２５の様な
）を定めるようにした後の段階を示している。同時に、
凹部が形成されるにつれて、ブランク材料の厚さの半分
が、他の所で、脚部の間で、除去され、所望のリードフ
レームの外側のリード／脚部（２２の様な）の一部を形
成するようにする。
第２Ａ図は、破線２１で示す凹部を形成し同時に、略そ
の半分の厚さだけ直立する外部リード２２を残して最終
的なリードすなわち脚の間の部分を取り除いた後のブラ
ンクの下面を示す。第２Ｂ図においては、所定場合にあ
る固定材料２３が示されており、この固定材料２３は、
内側リードにわたってしかにモールドされる材料の四角
いリング状の形態を有し、埋められないチップサイズの
中央部分２４が残される。最後に、第２Ｃ図は、残って
いる望ましくないブランク材料を除去した後のリードフ
レームを上方から示す。この図から壊れやすい内部リー
ド２５が固定材料２３のリングによって安全に支持され
ることが判明する。一方、外部リード２２は開放状態で
立っており、それ自体により支持されている。
第３Ａ、Ｂ、及び０図は、３つの異なるリードフレーム
の平面図である。第３Ａ図は、第２Ｃ図のリードフレー
ムに対応し、第３Ｂ図は、さらに詳細なリードフレーム
に関する。また、第３Ｃ図は、実際のリードフレームを
僅かに拡大した図である。第３Ｂ図のリードフレームは
、４面の装置であり、１つの面に１３のリード３１を有
し全体で５２のリードを有する。各リードは、細かく壊
れやすい内部部分３１ｉと比較的丈夫な外部部分３１ｏ
を持つ。内部リード３Ｌｉの領域には、リード固定材料
の４角いリング状リードサポートがあり、その内端は、
リードの内部チップによって形成されており、その外端
は、周線３２によって示されている。さらに、周線３２
の外側には所望の平坦なバックを形成するパッケージの
境界を示す線３３があり、このすぐ外側には、非導電プ
ラスチックスの第１リードサポートリング３４がある。
さらに、その外側の外部領域には、第２非導電リードサ
ポートリング３５があり、さらにその外側には、抵抗と
してともにリードの外端を一時的に保持するリードフレ
ームブランク材料３６の周辺バンドがある。また、第２
サポートリング３５のすぐ内側において、各リードは、
テスト接触部３７にまで、広がっている。
第３Ｂ図のリードフレームの調製は、次のようにしてな
される。先ず、素材の一方の主面がら、その素材の厚さ
の半分の深さまでにわたって、外側リング３６を除いて
、内側リード間および外側リード／脚部間の材料がすべ
て除去する。次に、固定物質内側リング（第３Ａ図にお
いて参照番号２３に相当する如きもの）を所定位置に配
置する。
それから、他方の面から、外側リード／脚部間のブラン
ク材料の残りの全て、および凹部の周辺（綿３２によっ
て定められるような）内の残っている材料の全てを除去
する。次に、こうして出来たリードフレームを、フラッ
トパックのベースとして作用する材料に取り付けてもよ
い。最後に、必要ならば、各リードを用途に応じて必要
な形状に折り曲げた後、２つの支持リング３４．３５を
所定位置に配置する。
この段階で、チップをリードフレームに取り付け、接続
し、外側素材形成物質リング３６を切断し、試験パッド
３７を通して信号及びパワーをやりとりしてそのチップ
が正しく作動するかを試験し、保護カバーを付加し、最
後に、各リードを、第１の支持リング３４の頂度外側の
ところで切断し、用途に応じて必要な形状に折り曲げる
（まだそうしていないならば）とよい。
第３Ｃ図は、実際のリードフレームのリードレイアウト
を若干拡大して示している。このリードフレームは、−
辺当り５０個のリード（全部で２００個のリード）を有
しており、第３Ｂ図のものが有している２つの非導電性
支持リングを有していない点を除けば、第３Ｂ図のもの
と同様である。
最後に、一連の第４Ａ図、第４Ｂ図及び第４Ｃ図は、本
発明によって作製されたリードフレームを使用した簡単
なシュアル・インライン・パッケージを種々な形で示す
図である。第４Ｂ図は、そのシュアル・インライン・パ
ッケージを上方から見た全体的斜視図であり、第４Ａ図
及び第４Ｃ図は、それぞれ、その透視立面図及び透視平
面図である。これらの２つの透視図から明らかなように
、そのリードフレームは、１２個のリード（参照番号４
１；２つの対向長辺の各々に６個）を有しており、各リ
ードは、細く弱い内側部分４１；と、太く強い外側部分
４１０とを有している。内側部分４１ｉは、固定物質の
スラブ４２によって支持され、スラブ４２の上にチップ
４４が取り付けられ、ワイヤ（４３の如き）によって内
側部分４ｉｔに接続されている。それらの全体は、保護
パッケージ４５内に収納され、リードの外側部分４１０
の端部は、その保護パッケージ４５から突き出して脚部
を構成している。
本発明の１つの好ましい方法を詳細に示すため、これま
た単なる例示として、次の具体例につき説明する。
通常の仕方で、０．１龍厚さのＮＩＬＯＫ（鉄５４重量
％、ニッケル２９重量％、コバルト１）重量％からなる
合金）シートを、所定のサイズに裁断し、必要な工具／
位置決め月間孔を形成し、それから、上記脱脂してその
油性の保護被膜を除いた。それから、その表面を脱酸し
、通常の軽石ジェットスクラバに通してわずかに粗面化
（研摩）した。
第２段階　最初のマスキング　びエツチング標準の乾燥
フィルムレジストＦを用い、ＵＶ−感光フォトレジスト
のＱ、Ｑ　Ｑ　２５ｍｍＦ　（デュポン類（ＲＩ　５Ｔ
ＯＮ　Ｓポリビニール−グリシデールアクリレート）を
ブランクの両面に塗布した。この被覆されたブランクは
次に造影器（デュポン製ＰＣプリンタライトボックス）
内に置き、適当なＥｌｌ　Ｘマスターマスクを通して、
紫外線光に対し適当な強さ７時間でもって露光し、シー
ルドされてないレジスト層領域の部分的重合を生じさせ
た。
Ｃ）ＩＬＯＲＯＴＨＥＮＩＩ！　　（トリクロロエタン
を基材とする溶剤）を含むレジスト現像液にブランクを
通すことにより露光されてない（重合化していない）レ
ジストを除去した後、この残ったレジストは８０℃で焼
成した（重合に達せしめる）。この様にしてマスクされ
たブランクは次に一般の塩化第二鉄エツチング剤を用い
約３０℃に於いてこのエツチング剤がブランク材料の厚
みの半分の厚さである約０、０５　＋ｕ＋浸透するに充
分な時間スプレーエツチングを行った。水洗の後残った
レジストはブランクを５ＹＮＳＴＲＹＰ溶液（デクロロ
メタンを基材とする）浴中を通すことにより除去した。
この段階においては、ブランクは一方の側において材料
の半分の深さまでエッチされて、完全なリードパターン
、大きな外側リードと極微細な内側リードの両方を有し
た。
筆ユ役ｌ　中　凹Ｐのガラス化 リードフレームに対する次のガラス物質の粘着性を増大
するためにブランクは若干の酸素を含む窒素中で炉に於
いて３０分以上約９００℃に加熱することに依りブラン
ク表面に“炉酸化゛被膜が形成された。次にブランクを
含みそしてこれを位置づけるのにグラファイトフレーム
を用い、細いリチウム　シルミノ−シリケートグラス粉
をブランクの半分エツチングされた微細な内側リード部
分に与え、炉内に於いて約９００℃に溶かすことに依り
固定された。この様にして、ガラスは周囲に流れ、そし
て微細なリードを「包み込んだ」。
第４段階　第２のマスキング　びエツチングブランクの
脱酸（６５℃の一５０％塩酸液中に浸漬する）の後、第
２段階の技法を用い、ガラス化されない面上にスオトレ
ジスト被覆を形成し、この被覆を適当な耐エツチングマ
スクに変え（ガラス化面は空気乾燥型のレジスト液、Ｒ
ｏｂｅｒｔｏｎＣＨＥＭＩＣＡＬ製レジスト１９９３で
ある耐エツチング被覆を更に与えられる）、不所望のブ
ランク材料をエツチング除去した（より大きい外部リー
ドの下半分が形成され、微細な内側リードの「下」の部
分の材料がすべて除去される）、そしてフォトレジスト
コーティングが除去された。
以上の結果、もとのブランクの深さと同じ深さを有し、
その深さの半分をもった大きい自己支持型の外部リード
を有しそして深さの半分を有するガラス支持された細い
内部リードと一体化された所望のリードフレームとなっ
た。
【図面の簡単な説明】
第１Ａ、ＩＢ、ＩＣ，及びＩＤ図は、本発明の方法の適
用を象徴的に示しており、順序を斜視的に示す図、 第２Ａ、２Ｂ、及び２０図は、リードフレームの組立に
本発明の方法を適用することにおいて各種の段階を示し
ており、他の順序を斜視的に示す図、 第３Ａ、３Ｂ、及び３０図は、実際の使用以前の３つの
リードフレームのレイアウトを示す平面図、 第４Ａ、４Ｂ、及び４０図は、それぞれ、本発明により
つくられたリードフレームを使用しているＤＩＰの端部
の立面透視図、斜視図、及び上面透視図、 第５Ａ図から第５Ｇ図は本発明の方法の適用を象徴的に
示す一連の断面図である。 １０・・・ブランク（素片）、１１・・・第２のマスク
、１２・・・凹部、１３・・・固定材料、１４・・・マ
スク、１５・・・詭弱な部分、２１・・・凹部、２２・
・・外側リード、２３・・・固定材料、２４・・・中空
の領域、２５・・・内側リード、３１・・・リード、３
１ｉ・・・内側部分、３１ｏ・・・外側部、３４・・・
第１ｉＪ−ドサポートリング、３５・・・第２非導電リ
ードサポートリング、３６・・・リードフレームブラン
ク材料、３７・・・テスト接触部３．４１ｉ・・・細く
弱い内側部分、４１ｏ・・・太く強い外側部分、４２・
・・スラブ、４４・・・チップ、４３・・・ワイヤ、４
５・・・保護パッケージ。 Ｏ Ｘ　　　　　　　　　　　　句 し Ｘ　　　　　句　　　　　し　　　　　ｑ手続補正帯（
方式） ％式％ ■、事件の表示　　　昭和６１年特許願第１８５００９
号３、補正をする者 事件との関係　　出願人 ４、代理人

Claims (11)

    【特許請求の範囲】
  1. （１）第１の堅固な部分と、装置を構成する材料のある
    部分を取り除くことによって形成される第２の脆弱な部
    分とを有するほぼ平坦なシート状の装置を製造する方法
    において、 ａ）第１および第２の部分の両方が堅固であり前記装置
    に対応するほぼ平坦なシート状の素片が用いられ、前記
    第２の堅固な部分を形成するために前記素片から取り除
    かれるべき前記材料のある部分が、厚さに比例する以上
    に前記素片の一方の主表面から取り除かれ、前記素片材
    料の残りの基部から立ち上がりかつ支持される脆弱な要
    素が形成され、 ｂ）このように形成された要素は固定材料によってじか
    に囲まれその中にしっかりと埋め込まれ、前記固定材料
    が前記要素を正しい位置に支持固定し、この後、 ｃ）前記脆弱な要素が立ち上がる残りの基部が他方の主
    表面から取り除かれて、互いに分離する前記要素が残さ
    れ、前記固定材料によって支持固定されかつ前記第１の
    堅固な部分と隣接する前記所望の第２の脆弱部分が形成
    され前記基部を取り除くことによって形成される各要素
    が幅広い露出表面を有する様にされていることを特徴と
    するほぼ平坦なシート状の装置を製造する改良された方
    法。
  2. （２）リードフレームの製造に適用される特許請求の範
    囲第（１）項記載の方法。
  3. （３）前記装置がリードフレームであり、素片を構成す
    る材料がニッケル合金、銅、または銅合金である特許請
    求の範囲第（１）項または第（２）項記載の方法。
  4. （４）前記「堅固」な部分が最終パッケージの「脚部」
    とされ取り扱いに対して十分に頑丈であるが、前記「脆
    弱」な部分が人間の髪毛よりもデリケートな極微細な導
    電体とされる特許請求の範囲第（２）項記載の方法。
  5. （５）材料が両側から単純に取り除かれて前記限定され
    た第２の部分の全部にわたってシートが「薄く」され、
    リードフレームの内側リードを形成するのにより好まし
    くなり、リードとなるべき部分の間がエッチされて隣接
    するリードが分離され；第１の段階において、前記リー
    ド間素片材料が素片の主表面の一方から取り除かれ、こ
    の主表面と同一面にあるリードが形成されて残され、か
    つこのリードが前記残りの「厚み」から立ち上がってお
    り（従って、この「厚み」は形成されたリードを担持す
    る基部を構成する）、第２の段階において、この基部が
    前記他方の主表面から取り除かれ、この部分において前
    記リードが前記素片のもとの厚さのほぼ半分に等しい深
    さを有している特許請求の範囲第（２）項記載の方法。
  6. （６）前記素片材料の取り除きが化学的エッチングによ
    って達成される特許請求の範囲第（１）項記載の方法。
  7. （７）前記第１の段階の材料から前記素片の第２の部分
    （この部分は前記装置の脆弱な部分となることが予定さ
    れている）から取り除かれ、取り除かれていない第２の
    部分の素片材料によって構成される基部から立ち上がり
    かつ支持される前記意図された脆弱な部分が残され、同
    時に材料が前記第１の部分（この部分は前記装置の堅固
    な部分となることが予定されている）から同様に取り除
    かれる特許請求の範囲第（１）項記載の方法。
  8. （８）前記リードの外側部分となることが予定されてい
    る部分の間の前記堅固な部分の材料が、前記第２の部分
    が薄くされるのと同時に取り除かれる特許請求の範囲第
    （７）項記載の方法。
  9. （９）前記固定材料がシリカ充填エポキシ、ガラスまた
    はガラスセラミックである特許請求の範囲第（２）項記
    載の方法。
  10. （１０）前記脆弱な要素の支持基部分を構成する前記材
    料が前記他方の主表面から取り除かれ、かつ前記第２の
    部分からのみではなく前記第１の部分からも取り除かれ
    、脚部間による第１の部分の材料の厚さの半分が前記第
    １の段階で（一方の主表面から）取り除かれ、残りが前
    記第２の段階で（他方の主表面から）取り除かれて、「
    脚部」が互いに分離される特許請求の範囲第（２）項記
    載の方法。
  11. （１１）特許請求の範囲第（１）項ないし第（１０）項
    いずれか１項記載の方法によって製造されたリードフレ
    ーム。
JP61185009A 1985-08-06 1986-08-06 ほぼ平坦なシ−ト状の装置を製造する改良された方法 Pending JPS6290955A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8519710 1985-08-06
GB08519710A GB2178895B (en) 1985-08-06 1985-08-06 Improved preparation of fragile devices

Publications (1)

Publication Number Publication Date
JPS6290955A true JPS6290955A (ja) 1987-04-25

Family

ID=10583374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61185009A Pending JPS6290955A (ja) 1985-08-06 1986-08-06 ほぼ平坦なシ−ト状の装置を製造する改良された方法

Country Status (4)

Country Link
US (1) US4733292A (ja)
EP (1) EP0212890A3 (ja)
JP (1) JPS6290955A (ja)
GB (1) GB2178895B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209861A (ja) * 1990-01-12 1991-09-12 Mitsui High Tec Inc 半導体装置

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4795694A (en) * 1986-06-20 1989-01-03 Siemens Aktiengesellschaft Manufacture of fine structures for semiconductor contacting
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
JPS63283054A (ja) * 1987-03-11 1988-11-18 Fuji Plant Kogyo Kk ピン保持部付リードフレームの製造方法
AU2073088A (en) * 1987-07-01 1989-01-30 Western Digital Corporation Plated plastic castellated interconnect for electrical components
US5069626A (en) * 1987-07-01 1991-12-03 Western Digital Corporation Plated plastic castellated interconnect for electrical components
JPH0754780B2 (ja) * 1987-08-10 1995-06-07 株式会社村田製作所 積層セラミックコンデンサの製造方法
US4859632A (en) * 1987-12-28 1989-08-22 Siemens Corporate Research And Support, Inc. Method for manufacturing the same
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
US5034591A (en) * 1988-03-22 1991-07-23 Amdahl Corporation Tape automated bonding leads having a stiffener and a method of bonding with same
US5023700A (en) * 1988-06-17 1991-06-11 Ngk Insulators, Ltd. Minutely patterned structure
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
US5466967A (en) * 1988-10-10 1995-11-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5253415A (en) * 1990-03-20 1993-10-19 Die Tech, Inc. Method of making an integrated circuit substrate lead assembly
US5194698A (en) * 1990-09-11 1993-03-16 Hughes Aircraft Company Apparatus and method using a permanent mandrel for manufacture of electrical circuitry
JPH04120765A (ja) * 1990-09-12 1992-04-21 Seiko Epson Corp 半導体装置とその製造方法
KR930006868A (ko) * 1991-09-11 1993-04-22 문정환 반도체 패키지
US5400219A (en) * 1992-09-02 1995-03-21 Eastman Kodak Company Tape automated bonding for electrically connecting semiconductor chips to substrates
US6008068A (en) * 1994-06-14 1999-12-28 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
US5454905A (en) * 1994-08-09 1995-10-03 National Semiconductor Corporation Method for manufacturing fine pitch lead frame
JP3257904B2 (ja) * 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
US5512780A (en) * 1994-09-09 1996-04-30 Sun Microsystems, Inc. Inorganic chip-to-package interconnection circuit
KR0171092B1 (ko) * 1995-07-06 1999-05-01 구자홍 기판 제조방법
US6197209B1 (en) 1995-10-27 2001-03-06 Lg. Philips Lcd Co., Ltd. Method of fabricating a substrate
US5817544A (en) * 1996-01-16 1998-10-06 Olin Corporation Enhanced wire-bondable leadframe
KR0180850B1 (ko) * 1996-06-26 1999-03-20 구자홍 유리기판 에칭장치
US5877042A (en) * 1996-08-28 1999-03-02 Motorola, Inc. Glass/Metal package and method for producing the same
JPH10116861A (ja) * 1996-10-09 1998-05-06 Texas Instr Japan Ltd キャリアテープ、及びキャリアテープ製造方法
US6083837A (en) * 1996-12-13 2000-07-04 Tessera, Inc. Fabrication of components by coining
US5945732A (en) * 1997-03-12 1999-08-31 Staktek Corporation Apparatus and method of manufacturing a warp resistant thermally conductive integrated circuit package
KR100265556B1 (ko) 1997-03-21 2000-11-01 구본준 식각장치
US6327011B2 (en) 1997-10-20 2001-12-04 Lg Electronics, Inc. Liquid crystal display device having thin glass substrate on which protective layer formed and method of making the same
KR100272513B1 (ko) 1998-09-08 2001-01-15 구본준 유리기판의 식각장치
KR100308157B1 (ko) 1998-10-22 2001-11-15 구본준, 론 위라하디락사 액정표시소자용 유리기판
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same
US8124449B2 (en) * 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3539259A (en) * 1967-07-07 1970-11-10 Mitronics Inc Method of making lead array for connection to miniature electrical device such as a chip
GB1249360A (en) * 1967-12-30 1971-10-13 Sony Corp Lead assembly and method of making the same
US3532802A (en) * 1968-11-26 1970-10-06 Avco Corp Printed circuit module and process for making the module
US3851383A (en) * 1970-07-29 1974-12-03 H Peltz Method of contacting a semiconductor body having a plurality of electrodes utilizing sheet metal electric leads
DE2037666A1 (de) * 1970-07-29 1972-02-03 Siemens Ag Verfahren zum Kontaktieren eines mit mehreren Elektroden versehenen Halbleiterkörpers mit Hilfe eines aus einem Metallblech hergestellten Systems von elektrischen Zuleitungen
DE2113829A1 (de) * 1971-03-23 1972-10-05 Interelectric Ag AEtzverfahren zum Herstellen eines Systemtraegers fuer integrierte Schaltkreise
US3711625A (en) * 1971-03-31 1973-01-16 Microsystems Int Ltd Plastic support means for lead frame ends
US4089733A (en) * 1975-09-12 1978-05-16 Amp Incorporated Method of forming complex shaped metal-plastic composite lead frames for IC packaging
US4210926A (en) * 1977-12-07 1980-07-01 Siemens Aktiengesellschaft Intermediate member for mounting and contacting a semiconductor body
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US4404059A (en) * 1982-05-26 1983-09-13 Livshits Vladimir I Process for manufacturing panels to be used in microelectronic systems

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03209861A (ja) * 1990-01-12 1991-09-12 Mitsui High Tec Inc 半導体装置

Also Published As

Publication number Publication date
EP0212890A3 (en) 1987-09-30
GB8519710D0 (en) 1985-09-11
EP0212890A2 (en) 1987-03-04
GB2178895A (en) 1987-02-18
US4733292A (en) 1988-03-22
GB2178895B (en) 1988-11-23

Similar Documents

Publication Publication Date Title
JPS6290955A (ja) ほぼ平坦なシ−ト状の装置を製造する改良された方法
JPS6297359A (ja) ほぼ平坦なシ−ト状の装置を製造する方法
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
USRE39854E1 (en) Lead frame chip scale package
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
EP0214621B1 (en) A package comprising a substrate and at least one electronic component
US6323058B1 (en) Semiconductor device, tab tape for semiconductor device, method of manufacturing the tab tape and method of manufacturing the semiconductor device
US4864383A (en) Method of fabrication of a chip carrier package, a flush-contact chip carrier package and an application to cards containing components
JP2781018B2 (ja) 半導体装置およびその製造方法
US5406119A (en) Lead frame
JP3137323B2 (ja) 半導体装置及びその製造方法
JPH0714887A (ja) フィルムキャリヤ及びその製造方法
EP0293970A2 (en) Pad for supporting a chip of an integrated-circuit electronic component
JP2813588B2 (ja) 半導体装置およびその製造方法
JPH0766570A (ja) 電子回路パッケージ及びその製造方法
JPH10303227A (ja) 半導体パッケージ及びその製造方法
US6383841B2 (en) Method for encapsulating with a fixing member to secure an electronic device
JPS63222450A (ja) 半導体装置およびその製造法
JP3233990B2 (ja) 半導体装置及びその製造方法
JPH06236887A (ja) 半導体装置及びその製造方法
TW445560B (en) Leadless semiconductor package
JP3077649B2 (ja) Ｔｃｐ用テープを用いた半導体装置
US7491568B2 (en) Wafer level package and method for making the same
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JP2667491B2 (ja) 電気ピンの製造方法