JPS6281727A - 埋込型素子分離溝の形成方法 - Google Patents
埋込型素子分離溝の形成方法Info
- Publication number
- JPS6281727A JPS6281727A JP60222596A JP22259685A JPS6281727A JP S6281727 A JPS6281727 A JP S6281727A JP 60222596 A JP60222596 A JP 60222596A JP 22259685 A JP22259685 A JP 22259685A JP S6281727 A JPS6281727 A JP S6281727A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- isolation trench
- groove
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 229920005591 polysilicon Polymers 0.000 claims abstract description 19
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 238000000992 sputter etching Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims description 14
- 238000000926 separation method Methods 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 10
- 229910052681 coesite Inorganic materials 0.000 abstract description 7
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 7
- 239000000377 silicon dioxide Substances 0.000 abstract description 7
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 7
- 229910052682 stishovite Inorganic materials 0.000 abstract description 7
- 229910052905 tridymite Inorganic materials 0.000 abstract description 7
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000005498 polishing Methods 0.000 abstract description 2
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 210000003323 beak Anatomy 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910005091 Si3N Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000012670 alkaline solution Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 235000018936 Vitellaria paradoxa Nutrition 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半４体集積回路の素子分離技術として、集積度の向上に
伴ってＶ ４４あるいはＵ溝（以下これらを総称して溝
と呼ぶ）に絶縁層を埋め込む埋込型素子分離溝が適用さ
れつつあるが、この素子分離法ではその形成工程にてＢ
ｉｒｄ’ｓ Ｂｅａｋ 、 Ｂｉｒｄ’５Ｈｅａｄ等発
生の問題があり巣発生と品質の向上を阻害しているので
、本発明ではその改善を行った。
伴ってＶ ４４あるいはＵ溝（以下これらを総称して溝
と呼ぶ）に絶縁層を埋め込む埋込型素子分離溝が適用さ
れつつあるが、この素子分離法ではその形成工程にてＢ
ｉｒｄ’ｓ Ｂｅａｋ 、 Ｂｉｒｄ’５Ｈｅａｄ等発
生の問題があり巣発生と品質の向上を阻害しているので
、本発明ではその改善を行った。
ｒ産業上の利用分野〕
本発明は、埋込型素子分離溝の形成工程の改良に関する
。
。
集積回路の誕生と同時に各素子間を分離する技術が開発
され、最初は接合分離技術が多く用いられたが、この技
術では素子分離領域の小さくするには限界があり、集積
度の上昇と共に絶縁物分離技術が開発された。
され、最初は接合分離技術が多く用いられたが、この技
術では素子分離領域の小さくするには限界があり、集積
度の上昇と共に絶縁物分離技術が開発された。
絶縁物分離技術としては、酸化膜分離法が比較的製作が
容易であるため、ＬＯＧＯ３、あるいはＩ ５ｏｐｌａ
ｎａｒと呼ばれて広く用いられているが、選択酸化によ
って形成される酸化膜の形状に問題があり、更に集積度
を上げる方法として埋込型素子分離溝による方法が適用
されてきている。
容易であるため、ＬＯＧＯ３、あるいはＩ ５ｏｐｌａ
ｎａｒと呼ばれて広く用いられているが、選択酸化によ
って形成される酸化膜の形状に問題があり、更に集積度
を上げる方法として埋込型素子分離溝による方法が適用
されてきている。
この押込型分離法においてもＢ ｉｒｄ’ ｓ Ｂ ｅ
ａｋ、Ｂｉｒｄ’ｓ Ｈｅａｄ等が発生する問題があり
、素子分離領域の縮小、半導体表面の平坦化を阻害して
いるので、更にこれらを解決した素子分離技術の開発が
要望されている。
ａｋ、Ｂｉｒｄ’ｓ Ｈｅａｄ等が発生する問題があり
、素子分離領域の縮小、半導体表面の平坦化を阻害して
いるので、更にこれらを解決した素子分離技術の開発が
要望されている。
従来の技術として埋込型分離法を■溝を用いる場合につ
いて図面により更に詳しく説明する。第３図ｔａ＋〜（
ｆｌはその工程順の断面図を示す。
いて図面により更に詳しく説明する。第３図ｔａ＋〜（
ｆｌはその工程順の断面図を示す。
ｐ−型基板１、ｎ゛型埋込み層２、ｎ型エピタキシアル
層３よりなる基板を用い、Ｓ ｉ Ｏｚ膜４、Ｓｉ３Ｎ
４膜５を積層し、素子分離領域６をパターンニングによ
り開口する。これを第３図（ａｌに示す。
層３よりなる基板を用い、Ｓ ｉ Ｏｚ膜４、Ｓｉ３Ｎ
４膜５を積層し、素子分離領域６をパターンニングによ
り開口する。これを第３図（ａｌに示す。
次に、シリコンの（１００）結晶面の異方性エンチング
特性を利用して、ＫＯＴ（等のアルカリ性溶液を用いて
Ｖ？１１４を形成する。これを第３図（ｂ）に示す。
特性を利用して、ＫＯＴ（等のアルカリ性溶液を用いて
Ｖ？１１４を形成する。これを第３図（ｂ）に示す。
■溝の深さＤは、幅Ｗに対して、
Ｄ＝ （１／２） ・Ｗ−ｔａｎ（５４，７°）＝０．
７ Ｗの関係があり、一義的に決定される。
７ Ｗの関係があり、一義的に決定される。
次いで、第３図（Ｃ）のごとく、Ｖａ内を酸化して約５
０００人のＳｉＯ□膜７を成長させた後、ポリシリコン
８をＶ溝に埋込んで約８μｍ成長させる。
０００人のＳｉＯ□膜７を成長させた後、ポリシリコン
８をＶ溝に埋込んで約８μｍ成長させる。
次いで、ポリシリコンを５ｉ３Ｎａ膜５をストッパとし
て使用し、ポリッシングすることにより第３図（ｄ）を
得る。
て使用し、ポリッシングすることにより第３図（ｄ）を
得る。
次に、Ｓ ｉ ３ Ｎ ａ膜５をマスクとして■溝のポ
リシリコンの表面にＳ ｉ Ｏｚ膜９を厚さ５０００〜
８０００人形成し、その後、Ｓｉ３Ｎ４膜５を除去する
ことによりそれぞれ第３図（ｅ）及び（ｆ）を得る。
リシリコンの表面にＳ ｉ Ｏｚ膜９を厚さ５０００〜
８０００人形成し、その後、Ｓｉ３Ｎ４膜５を除去する
ことによりそれぞれ第３図（ｅ）及び（ｆ）を得る。
以上はＶ溝分離法による形成方法を説明したが、ｕ ？
Ｒ分離法の場合は、溝形成をＣＣｌ ４＋０２ガスを用
いて反応性スパッタ・エツチング（ＲＩ Ｅ）によりＵ
溝を形成する。
Ｒ分離法の場合は、溝形成をＣＣｌ ４＋０２ガスを用
いて反応性スパッタ・エツチング（ＲＩ Ｅ）によりＵ
溝を形成する。
これにより基板面に対して、はぼ垂直なる溝が形成され
る。溝形成工程を除いて他の工程は先に説明せる■溝分
離法の場合とほぼ同じである。
る。溝形成工程を除いて他の工程は先に説明せる■溝分
離法の場合とほぼ同じである。
上記に述べた、従来の技術による埋込型素子分離法では
、溝内壁面の酸化工程（第３図（ｃ））、及びポリシリ
コンの表面の酸化工程（第３図（ｅ））においてＢｉｒ
ｄ’ｓ ＢｅａｋあるいはＢｉｒｄ’ｓ Ｈｅａｄ等が
発生する問題がある。
、溝内壁面の酸化工程（第３図（ｃ））、及びポリシリ
コンの表面の酸化工程（第３図（ｅ））においてＢｉｒ
ｄ’ｓ ＢｅａｋあるいはＢｉｒｄ’ｓ Ｈｅａｄ等が
発生する問題がある。
第３図の工程順断面図では、図面を簡明化するため省略
したが、■溝の周辺部のみを拡大して第４図に示す。
したが、■溝の周辺部のみを拡大して第４図に示す。
図で明らかなごとく、窒化膜がＶ溝に接する端部におい
て、酸化膜は膨れ上がりＢｉｒｄ’ｓ Ｈｅａｄ２１を
形成し、溝から遠ざかると共に酸化膜の厚さが薄くなっ
てＢｉｒｄ’ｓ Ｂｅａｋ ２２が形成される。
て、酸化膜は膨れ上がりＢｉｒｄ’ｓ Ｈｅａｄ２１を
形成し、溝から遠ざかると共に酸化膜の厚さが薄くなっ
てＢｉｒｄ’ｓ Ｂｅａｋ ２２が形成される。
この現象は酸化膜が横方向に成長して張り出して、実効
的な素子分離′ａ領領域幅を大きくすると共に、シリコ
ン基板上の最初に積層されている酸化膜と一緒になって
素子分離領域及びその周辺領域に表面の膨らみを生じ基
板の平坦性も失われる。
的な素子分離′ａ領領域幅を大きくすると共に、シリコ
ン基板上の最初に積層されている酸化膜と一緒になって
素子分離領域及びその周辺領域に表面の膨らみを生じ基
板の平坦性も失われる。
この結果、エミッタ・ベース・セルファラインを行う時
、コレクタ・エミッタ・ショートの原因となったり、あ
るいはその後の配線工程で平坦性を悪くして断線の原因
ともなる。
、コレクタ・エミッタ・ショートの原因となったり、あ
るいはその後の配線工程で平坦性を悪くして断線の原因
ともなる。
上記問題点は、爾後の分離溝形成工程での基板主面上に
おける分離溝を囲む幅の狭い領域上の酸化膜を除去し、
窒化膜を積層する工程を含む本発明の埋込型素子分離溝
の形成方法によって解決される。
おける分離溝を囲む幅の狭い領域上の酸化膜を除去し、
窒化膜を積層する工程を含む本発明の埋込型素子分離溝
の形成方法によって解決される。
素子分離溝断面が基板表面で幅が大きくなるＹ型分離溝
と、基板表面まで同一の幅のＵ型分離溝により形成方法
は下記のごとくになる。
と、基板表面まで同一の幅のＵ型分離溝により形成方法
は下記のごとくになる。
前者のＹ型分離溝については、基板上に酸化膜を形成し
た後、爾後の分離溝形成工程での基板主面上の分離溝を
囲む幅の狭い領域上の該酸化膜をエツチング除去し、窒
化膜を全面に成長させる。
た後、爾後の分離溝形成工程での基板主面上の分離溝を
囲む幅の狭い領域上の該酸化膜をエツチング除去し、窒
化膜を全面に成長させる。
次いで、爾後に形成する主分離溝の直上領域の上記窒化
膜及び前記酸化膜を選択的にエツチング除去して開口部
を形成し、該開口部の側面に残された酸化膜をサイドエ
ツチングで除去して、窒化膜による凸状の開口窓を形成
する。
膜及び前記酸化膜を選択的にエツチング除去して開口部
を形成し、該開口部の側面に残された酸化膜をサイドエ
ツチングで除去して、窒化膜による凸状の開口窓を形成
する。
更に、異方性エツチングにより前記開口窓に■溝を形成
し、前記開口窓の窒化膜膜をマスクとして、反応性スパ
ッタエツチングにより主分離溝を形成する。
し、前記開口窓の窒化膜膜をマスクとして、反応性スパ
ッタエツチングにより主分離溝を形成する。
以後、前記分離溝の内面に酸化膜を形成し、該分離溝を
ポリシリコンを埋込み平坦化の後、該ポリシリコン層の
表面に酸化膜を形成する工程は従来の方法と変わりはな
い。
ポリシリコンを埋込み平坦化の後、該ポリシリコン層の
表面に酸化膜を形成する工程は従来の方法と変わりはな
い。
また後者のＵ型分離溝については、基板上に酸化膜、次
いで窒化膜を形成した後、爾後の分離溝形成工程での基
板主面上の分離溝と、該分離溝を囲む幅の狭い領域上の
該酸化膜と窒化膜を選択的にエツチング除去した後、全
面に窒化膜を成長させる。
いで窒化膜を形成した後、爾後の分離溝形成工程での基
板主面上の分離溝と、該分離溝を囲む幅の狭い領域上の
該酸化膜と窒化膜を選択的にエツチング除去した後、全
面に窒化膜を成長させる。
次いで、爾後に形成する分離溝直上の該窒化膜を選択的
にエツチング除去し、該窒化膜をマスクとして反応性ス
パッタエツチングにより分離溝を形成する。
にエツチング除去し、該窒化膜をマスクとして反応性ス
パッタエツチングにより分離溝を形成する。
分離溝が形成された以後の工程は、Ｙ型分離溝の場合と
同様である。
同様である。
半導体基板表面に最初に積層されている酸化膜と、その
後分離溝内に形成される酸化膜が相乗的に作用して、Ｂ
ｉｒｄ’ｓ Ｂｅａｋ 、あるいはＢｉｒｄ’ｓＨｅａ
ｄの進行、拡大に寄与しているので、本発明ではこれら
が発生する領域、即ち素子分離溝を囲む幅の狭い領域上
の酸化膜を除去し、窒化膜を積層して酸化膜による相互
作用を防止する。
後分離溝内に形成される酸化膜が相乗的に作用して、Ｂ
ｉｒｄ’ｓ Ｂｅａｋ 、あるいはＢｉｒｄ’ｓＨｅａ
ｄの進行、拡大に寄与しているので、本発明ではこれら
が発生する領域、即ち素子分離溝を囲む幅の狭い領域上
の酸化膜を除去し、窒化膜を積層して酸化膜による相互
作用を防止する。
これにより上記Ｂｉｒｄ’ｓ ＢｅａｋあるいはＢｉｒ
ｄ’５Ｈｅａｄ発生の恐れはなくなる。
ｄ’５Ｈｅａｄ発生の恐れはなくなる。
半導体基板主面上で素子分離溝を囲む幅の狭い領域を除
いて、シリコン基板は酸化膜に覆われているので、これ
上に積層された窒化膜によるシリコン基板表面に与える
ストレスは緩和され、結晶欠陥の発生を抑えられる。
いて、シリコン基板は酸化膜に覆われているので、これ
上に積層された窒化膜によるシリコン基板表面に与える
ストレスは緩和され、結晶欠陥の発生を抑えられる。
本発明の実施例を図面により詳細説明する。実施例Ｉは
Ｖ溝とＵ溝を結合してＹ型の分離溝を形成する例で、こ
の工程を第１図（ａ）〜（Ｊｌにて断面図で示す。以下
、図面の順に（ａｌ〜（ｊ）項にてその工程を説明する
。
Ｖ溝とＵ溝を結合してＹ型の分離溝を形成する例で、こ
の工程を第１図（ａ）〜（Ｊｌにて断面図で示す。以下
、図面の順に（ａｌ〜（ｊ）項にてその工程を説明する
。
（ａ） ｐ−型基板１、ｎ゛型埋込み層２、ｎ型エピ
タキシアル層３よりなる基板を用い、ＳｉＯ□膜４を５
００〜１０００人積層する。この工程は従来と変わりは
ない。
タキシアル層３よりなる基板を用い、ＳｉＯ□膜４を５
００〜１０００人積層する。この工程は従来と変わりは
ない。
（ｂｌ 素子分離講形成頌域６上のＳｉ○２膜１０全
１０この領域を囲んで幅の狭い領域１１上のＳ ｉ Ｏ
ｚ膜をパターンニング開口する。この領域１１はＢｉｒ
ｄ’ｓＢ ｅａｋ防止する領域となる。
１０この領域を囲んで幅の狭い領域１１上のＳ ｉ Ｏ
ｚ膜をパターンニング開口する。この領域１１はＢｉｒ
ｄ’ｓＢ ｅａｋ防止する領域となる。
（ｅ）ＳｉｚＮ−膜５を１５００〜２０００人成長させ
る。
る。
ｆｄｌ Ｙ型分離溝の主分離−溝となるＵ溝１５の直
上領域１２のＳｉ、Ｎ４膜５及び酸化膜１０をパターン
ニングして開口部を形成する。
上領域１２のＳｉ、Ｎ４膜５及び酸化膜１０をパターン
ニングして開口部を形成する。
（ｅ） Ｓｉ３Ｎ４膜をマスクとして残されているＳ
ｉＯ２膜１０をサイドエツチングにより除去する。凸状
の開口窓２３が形成され、Ｓｉ：＋Ｎａ膜には部分的に
庇部１３が残る。
ｉＯ２膜１０をサイドエツチングにより除去する。凸状
の開口窓２３が形成され、Ｓｉ：＋Ｎａ膜には部分的に
庇部１３が残る。
ｆｆｌ シリコン基板の露出せる分離溝形成領域６に
Ｋ ＯＨ等おアルカリ性溶液にて異方性エツチングによ
り■溝１４を形成する。
Ｋ ＯＨ等おアルカリ性溶液にて異方性エツチングによ
り■溝１４を形成する。
（ｇｌ ＣＣＬ＋ｏ□ガスを用いてＳｉ３Ｎ４膜の庇
部１３をマスクとして、反応性スパッタ・エツチング（
ＲＩＥ）によりＵ溝１５を形成する。更に硼素等のｐ゛
不純物のイオン打込みによりチャネル・ストッパ１６を
形成する。
部１３をマスクとして、反応性スパッタ・エツチング（
ＲＩＥ）によりＵ溝１５を形成する。更に硼素等のｐ゛
不純物のイオン打込みによりチャネル・ストッパ１６を
形成する。
（ｈ）：昔１４，１５の内面に選択的にＳｉＯ□膜１７
膜厚７３０００〜８０００人の成長を行う。図では一つ
の素子分離領域のみ拡大図示する。（以下同様）（ＩＩ
ＳＩ：ｌＮ４膜の庇部１３を除去し、ポリシリコン
１８を成長させて溝を充填した後、ポリシリコンのポリ
ッシングを行い、ポリシリコンの表面を酸化して厚さ５
０００〜８０００人のＳｉ○２膜１９全１９して素子分
離溝の形成は終わる。
膜厚７３０００〜８０００人の成長を行う。図では一つ
の素子分離領域のみ拡大図示する。（以下同様）（ＩＩ
ＳＩ：ｌＮ４膜の庇部１３を除去し、ポリシリコン
１８を成長させて溝を充填した後、ポリシリコンのポリ
ッシングを行い、ポリシリコンの表面を酸化して厚さ５
０００〜８０００人のＳｉ○２膜１９全１９して素子分
離溝の形成は終わる。
（月 最初に基板表面に形成した５４３Ｎ４膜５及びＳ
ｉ○２膜４を除去し、新たに表面にＳｉ○２膜２０全２
００００人成長させて機能素子形成の工程に移る。
ｉ○２膜４を除去し、新たに表面にＳｉ○２膜２０全２
００００人成長させて機能素子形成の工程に移る。
上記実施例Ｉで、（ｈｌ項で説明せる溝内の酸化工程で
シリコン基板上のＳ ｉ Ｏ２膜４は、Ｓｉ３Ｎ４膜５
によりＶ溝に形成される酸化膜１７．１９とは上端部で
、分離溝を囲む幅の狭い領域１１により隔離されている
ので、相互作用で拡大することはない。
シリコン基板上のＳ ｉ Ｏ２膜４は、Ｓｉ３Ｎ４膜５
によりＶ溝に形成される酸化膜１７．１９とは上端部で
、分離溝を囲む幅の狭い領域１１により隔離されている
ので、相互作用で拡大することはない。
上記の実施例■は、■溝とＵ溝を接合した分離溝形成で
あるが、別の実施例■としてＵ溝のみによる素子分離法
の実施例を第２図（ａ）〜（ｈ）により説明する。
あるが、別の実施例■としてＵ溝のみによる素子分離法
の実施例を第２図（ａ）〜（ｈ）により説明する。
（ａ） シリコン基板にＳｉ○２膜４を５００〜１０
００人、Ｓｉ３Ｎ４膜５を１５００〜２０００人積層す
る。
００人、Ｓｉ３Ｎ４膜５を１５００〜２０００人積層す
る。
（ｂｌ 素子分離溝形成領域６と、分離溝を囲む幅の
狭い領域１１として幅３０００〜５０００人加えた広い
幅でＳｉ３Ｎ、膜５．５ｉＯｚｌｌ笑４をパターンニン
グを行う。
狭い領域１１として幅３０００〜５０００人加えた広い
幅でＳｉ３Ｎ、膜５．５ｉＯｚｌｌ笑４をパターンニン
グを行う。
（ｃ） Ｓｉ：＋Ｎ、膜５゛を厚さ３０００〜５００
０人全面に成長させる。
０人全面に成長させる。
（ｄ） Ｓｉ３Ｎ、膜５°に異方性エツチング（ｔＥ
）により素子分離溝形成領域６のシリコン基板を露出せ
しめる。
）により素子分離溝形成領域６のシリコン基板を露出せ
しめる。
（ｅｌ ＣＣ１ｄ＋０２ガスを用いてＳｉ３Ｎ４膜を
マスクとして、反応性スパッタ・エツチング（ＲＩ Ｅ
）によりＵ ／？！１５を形成する。次いで硼素等のｐ
゛不純物をイオン打込みによりチャネル・ストッパ１６
を形成する。
マスクとして、反応性スパッタ・エツチング（ＲＩ Ｅ
）によりＵ ／？！１５を形成する。次いで硼素等のｐ
゛不純物をイオン打込みによりチャネル・ストッパ１６
を形成する。
（ｆｌ Ｕ溝の内側を選択酸化する。Ｓ ｉ Ｏｚｌ
ｌ焚１７の膜厚は３０００〜８０００人とする。図（ｆ
）以下では一方の素子分離溝を拡大して図示している。
ｌ焚１７の膜厚は３０００〜８０００人とする。図（ｆ
）以下では一方の素子分離溝を拡大して図示している。
（ｇ）ポリシリコン１８を成長させて溝内に充填し、ポ
リッシングを行った後、溝内のポリシリコンの表面を酸
化する。酸化膜■９の厚さは５０００〜８０００人とす
る。これで素子分離溝の形成を終わる。
リッシングを行った後、溝内のポリシリコンの表面を酸
化する。酸化膜■９の厚さは５０００〜８０００人とす
る。これで素子分離溝の形成を終わる。
山）表面のＳ ｉ ３Ｎ−膜５，５゛及びＳ ｉ Ｏ２
膜４を一旦除去し、新たに全面に約１０００人のＳ ｉ
Ｏｚ膜２０を形成して、機能素子の形成工程に移る。
膜４を一旦除去し、新たに全面に約１０００人のＳ ｉ
Ｏｚ膜２０を形成して、機能素子の形成工程に移る。
実施例Ｈにおいても、素子分離溝内に形成される５ｉＯ
ｚ膜と、基板上に最初に形成せるＳｉＯ□膜４とはＳｉ
３Ｎ、膜５′により溝を囲む狭い幅の領域１１を隔てて
分離されているのでＢｉｒｄ’ｓ ＢｅａｋあるいはＢ
ｉｒｄ’ｓ Ｈｅａｄ等の問題を発生ずる恐れはない。
ｚ膜と、基板上に最初に形成せるＳｉＯ□膜４とはＳｉ
３Ｎ、膜５′により溝を囲む狭い幅の領域１１を隔てて
分離されているのでＢｉｒｄ’ｓ ＢｅａｋあるいはＢ
ｉｒｄ’ｓ Ｈｅａｄ等の問題を発生ずる恐れはない。
（発明の効果〕
以上に説明せるごとく、本発明によりＢｉｒｄ’５Ｂｅ
ａｋの発生と拡がりを押さえ、アイソレーションの実効
幅を縮小出来る。またエミッタ・ベース・セルファライ
ンも可能となり、半導体表面の平坦化も図り得る。これ
らの効果によって高密度半導体集積回路が可能となる。
ａｋの発生と拡がりを押さえ、アイソレーションの実効
幅を縮小出来る。またエミッタ・ベース・セルファライ
ンも可能となり、半導体表面の平坦化も図り得る。これ
らの効果によって高密度半導体集積回路が可能となる。
第１図（ａ）〜（Ｊｌは本発明にかかわる実施例■を説
明する工程順断面図、 第２図（ａｌ〜（ｈｌは本発明にかかわる実施例■を説
明する工程順断面図、 第３図（ａｌ〜（ｆｌは従来の技術による埋込型素子分
離溝の形成方法を説明する工程順断面図、第４図はＢ
ｉｒｄ’ｓ Ｂｅａｋ 、、 Ｂ ｉｒｄ’ｓ Ｈｅａ
ｄの発生を説明する断面図、 を示す。 図面において、 １は基板、 ２は埋込み層、 ３はエピタキシアル層、 ４ 、７ 、９．１０，１７，１９．２０はＳｉＯ□膜
、５．５”はＳ ｉ ３ Ｎ ａ膜、 ６は分離溝形成領域、 ８．１８はポリシリコン、 １１は分離溝を囲む幅の狭い領域、 １２は主分離溝の直上領域、 １３は庇部、 １４は■溝、 １５は主分離溝あるいはＵ溝、 １６はチャネル・ストッパ、 ２１はＢｉｒｄ’ｓ Ｈｅａｄ、 ２２はＢｉｒｄ’ｓ Ｂｅａｋ 。 ２３は凸状開口窓、 をそれぞれ示す。 ＠１図 第 １ 図 １１２図 ｆ４２ 図 第３図
明する工程順断面図、 第２図（ａｌ〜（ｈｌは本発明にかかわる実施例■を説
明する工程順断面図、 第３図（ａｌ〜（ｆｌは従来の技術による埋込型素子分
離溝の形成方法を説明する工程順断面図、第４図はＢ
ｉｒｄ’ｓ Ｂｅａｋ 、、 Ｂ ｉｒｄ’ｓ Ｈｅａ
ｄの発生を説明する断面図、 を示す。 図面において、 １は基板、 ２は埋込み層、 ３はエピタキシアル層、 ４ 、７ 、９．１０，１７，１９．２０はＳｉＯ□膜
、５．５”はＳ ｉ ３ Ｎ ａ膜、 ６は分離溝形成領域、 ８．１８はポリシリコン、 １１は分離溝を囲む幅の狭い領域、 １２は主分離溝の直上領域、 １３は庇部、 １４は■溝、 １５は主分離溝あるいはＵ溝、 １６はチャネル・ストッパ、 ２１はＢｉｒｄ’ｓ Ｈｅａｄ、 ２２はＢｉｒｄ’ｓ Ｂｅａｋ 。 ２３は凸状開口窓、 をそれぞれ示す。 ＠１図 第 １ 図 １１２図 ｆ４２ 図 第３図
Claims (1)
- 【特許請求の範囲】 １）基板上に酸化膜（４）を形成した後、爾後の分離溝
形成工程での基板主面上の分離溝を囲む幅の狭い領域（
１１）上の該酸化膜をエッチング除去する工程と、 窒化膜（５）を全面に成長させる工程と、 爾後に形成する主分離溝（１５）の直上領域（１２）の
上記窒化膜及び前記酸化膜を選択的にエッチング除去し
て開口部を形成する工程と、 該開口部の側面に残された酸化膜をサイドエッチングで
除去して、窒化膜による凸状の開口窓を形成する工程と
、 異方性エッチングにより前記開口窓にＶ溝（１４）を形
成する工程と、 前記開口窓の窒化膜（１３）をマスクとして、反応性ス
パッタエッチングにより主分離溝を形成する工程と、 前記分離溝の内面に酸化膜（１７）を形成し、該分離溝
をポリシリコン（１８）を埋込み平坦化の後、該ポリシ
リコン層の表面に酸化膜（１９）を形成する工程を含む
ことを特徴とする埋込型素子分離溝の形成方法。 （２）基板上に酸化膜（４）、次いで窒化膜（５）を形
成した後、爾後の分離溝形成工程での基板主面上での分
離溝形成領域（６）と、該分離溝を囲む幅の狭い領域（
１１）上の該酸化膜と窒化膜を選択的にエッチング除去
する工程と、 全面に窒化膜を成長させる工程と、 爾後に形成する分離溝（１５）直上の該窒化膜を選択的
にエッチング除去する工程と、 該窒化膜をマスクとして反応性スパッタエッチングによ
り分離溝を形成する工程と、 前記分離溝の内面に酸化膜（１７）を形成し、該分離溝
をポリシリコン（１８）を埋込み平坦化の後、該ポリシ
リコン層の表面に酸化膜（１９）を形成する工程を含む
ことを特徴とする埋込型素子分離溝の形成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222596A JPS6281727A (ja) | 1985-10-05 | 1985-10-05 | 埋込型素子分離溝の形成方法 |
| EP86113734A EP0220542B1 (en) | 1985-10-05 | 1986-10-03 | Dielectric-filled-groove isolation structures for semiconductor devices |
| DE8686113734T DE3685473D1 (de) | 1985-10-05 | 1986-10-03 | Mit dielektrischem material gefuellte graeben als isolationsstruktur fuer halbleiteranordnungen. |
| KR1019860008328A KR900000067B1 (ko) | 1985-10-05 | 1986-10-04 | 반도체 장치의 유전체 매입형 소자 분리홈의 형성방법 |
| US07/236,319 US4866004A (en) | 1985-10-05 | 1988-08-25 | Method of forming groove isolation filled with dielectric for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222596A JPS6281727A (ja) | 1985-10-05 | 1985-10-05 | 埋込型素子分離溝の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6281727A true JPS6281727A (ja) | 1987-04-15 |
| JPH0410740B2 JPH0410740B2 (ja) | 1992-02-26 |
Family
ID=16784948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222596A Granted JPS6281727A (ja) | 1985-10-05 | 1985-10-05 | 埋込型素子分離溝の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4866004A (ja) |
| EP (1) | EP0220542B1 (ja) |
| JP (1) | JPS6281727A (ja) |
| KR (1) | KR900000067B1 (ja) |
| DE (1) | DE3685473D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078056A (zh) * | 2021-03-30 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298450A (en) * | 1987-12-10 | 1994-03-29 | Texas Instruments Incorporated | Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits |
| FR2625044B1 (fr) * | 1987-12-18 | 1990-08-31 | Commissariat Energie Atomique | Transistor mos a extremite d'interface dielectrique de grille/substrat relevee et procede de fabrication de ce transistor |
| US5039625A (en) * | 1990-04-27 | 1991-08-13 | Mcnc | Maximum areal density recessed oxide isolation (MADROX) process |
| KR960006714B1 (ko) * | 1990-05-28 | 1996-05-22 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
| GB2245420A (en) * | 1990-06-20 | 1992-01-02 | Philips Electronic Associated | A method of manufacturing a semiconductor device |
| BE1007588A3 (nl) * | 1993-09-23 | 1995-08-16 | Philips Electronics Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven. |
| KR100458767B1 (ko) * | 2002-07-04 | 2004-12-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| WO2005065179A2 (en) | 2003-12-19 | 2005-07-21 | Third Dimension (3D) Semiconductor, Inc. | Method of manufacturing a superjunction device |
| KR100631279B1 (ko) * | 2004-12-31 | 2006-10-02 | 동부일렉트로닉스 주식회사 | 고전압용 트랜지스터의 제조 방법 |
| EP1872396A4 (en) * | 2005-04-22 | 2009-09-23 | Icemos Technology Corp | SUPERJUNCTION DEVICE HAVING OXIDE-COATED TRENCHES AND METHOD OF MANUFACTURING THE SAME |
| US7446018B2 (en) * | 2005-08-22 | 2008-11-04 | Icemos Technology Corporation | Bonded-wafer superjunction semiconductor device |
| US7429772B2 (en) * | 2006-04-27 | 2008-09-30 | Icemos Technology Corporation | Technique for stable processing of thin/fragile substrates |
| US7982284B2 (en) * | 2006-06-28 | 2011-07-19 | Infineon Technologies Ag | Semiconductor component including an isolation structure and a contact to the substrate |
| US7723172B2 (en) * | 2007-04-23 | 2010-05-25 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
| US8580651B2 (en) * | 2007-04-23 | 2013-11-12 | Icemos Technology Ltd. | Methods for manufacturing a trench type semiconductor device having a thermally sensitive refill material |
| US20080272429A1 (en) * | 2007-05-04 | 2008-11-06 | Icemos Technology Corporation | Superjunction devices having narrow surface layout of terminal structures and methods of manufacturing the devices |
| US8012806B2 (en) | 2007-09-28 | 2011-09-06 | Icemos Technology Ltd. | Multi-directional trenching of a die in manufacturing superjunction devices |
| US7846821B2 (en) * | 2008-02-13 | 2010-12-07 | Icemos Technology Ltd. | Multi-angle rotation for ion implantation of trenches in superjunction devices |
| US8030133B2 (en) * | 2008-03-28 | 2011-10-04 | Icemos Technology Ltd. | Method of fabricating a bonded wafer substrate for use in MEMS structures |
| US8946814B2 (en) | 2012-04-05 | 2015-02-03 | Icemos Technology Ltd. | Superjunction devices having narrow surface layout of terminal structures, buried contact regions and trench gates |
| US9576842B2 (en) | 2012-12-10 | 2017-02-21 | Icemos Technology, Ltd. | Grass removal in patterned cavity etching |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL173110C (nl) * | 1971-03-17 | 1983-12-01 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht. |
| US4002511A (en) * | 1975-04-16 | 1977-01-11 | Ibm Corporation | Method for forming masks comprising silicon nitride and novel mask structures produced thereby |
| US3961999A (en) * | 1975-06-30 | 1976-06-08 | Ibm Corporation | Method for forming recessed dielectric isolation with a minimized "bird's beak" problem |
| US3966514A (en) * | 1975-06-30 | 1976-06-29 | Ibm Corporation | Method for forming dielectric isolation combining dielectric deposition and thermal oxidation |
| US4104086A (en) * | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
| JPS54115085A (en) * | 1978-02-28 | 1979-09-07 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of fabricating semiconductor |
| US4462846A (en) * | 1979-10-10 | 1984-07-31 | Varshney Ramesh C | Semiconductor structure for recessed isolation oxide |
| US4272308A (en) * | 1979-10-10 | 1981-06-09 | Varshney Ramesh C | Method of forming recessed isolation oxide layers |
| US4271583A (en) * | 1980-03-10 | 1981-06-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor devices having planar recessed oxide isolation region |
| EP0048175B1 (en) * | 1980-09-17 | 1986-04-23 | Hitachi, Ltd. | Semiconductor device and method of manufacturing the same |
| JPS5814137A (ja) * | 1981-07-16 | 1983-01-26 | Fujitsu Ltd | 縮小投影露光方法 |
| JPS5882532A (ja) * | 1981-11-11 | 1983-05-18 | Toshiba Corp | 素子分離方法 |
| JPS5884443A (ja) * | 1981-11-13 | 1983-05-20 | Fujitsu Ltd | 半導体集積回路の製造方法 |
| US4563227A (en) * | 1981-12-08 | 1986-01-07 | Matsushita Electric Industrial Co., Ltd. | Method for manufacturing a semiconductor device |
| JPS58168233A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS5961045A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| NL187373C (nl) * | 1982-10-08 | 1991-09-02 | Philips Nv | Werkwijze voor vervaardiging van een halfgeleiderinrichting. |
| JPS59197137A (ja) * | 1983-04-25 | 1984-11-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4579812A (en) * | 1984-02-03 | 1986-04-01 | Advanced Micro Devices, Inc. | Process for forming slots of different types in self-aligned relationship using a latent image mask |
| US4534824A (en) * | 1984-04-16 | 1985-08-13 | Advanced Micro Devices, Inc. | Process for forming isolation slots having immunity to surface inversion |
| FR2566179B1 (fr) * | 1984-06-14 | 1986-08-22 | Commissariat Energie Atomique | Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement |
| US4561172A (en) * | 1984-06-15 | 1985-12-31 | Texas Instruments Incorporated | Integrated circuit fabrication method utilizing selective etching and oxidation to form isolation regions |
| US4538343A (en) * | 1984-06-15 | 1985-09-03 | Texas Instruments Incorporated | Channel stop isolation technology utilizing two-step etching and selective oxidation with sidewall masking |
| US4580330A (en) * | 1984-06-15 | 1986-04-08 | Texas Instruments Incorporated | Integrated circuit isolation |
| US4528047A (en) * | 1984-06-25 | 1985-07-09 | International Business Machines Corporation | Method for forming a void free isolation structure utilizing etch and refill techniques |
| US4689656A (en) * | 1984-06-25 | 1987-08-25 | International Business Machines Corporation | Method for forming a void free isolation pattern and resulting structure |
-
1985
- 1985-10-05 JP JP60222596A patent/JPS6281727A/ja active Granted
-
1986
- 1986-10-03 EP EP86113734A patent/EP0220542B1/en not_active Expired - Lifetime
- 1986-10-03 DE DE8686113734T patent/DE3685473D1/de not_active Expired - Fee Related
- 1986-10-04 KR KR1019860008328A patent/KR900000067B1/ko not_active IP Right Cessation
-
1988
- 1988-08-25 US US07/236,319 patent/US4866004A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078056A (zh) * | 2021-03-30 | 2021-07-06 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| CN113078056B (zh) * | 2021-03-30 | 2022-06-24 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0220542A2 (en) | 1987-05-06 |
| KR870004523A (ko) | 1987-05-11 |
| US4866004A (en) | 1989-09-12 |
| KR900000067B1 (ko) | 1990-01-19 |
| DE3685473D1 (de) | 1992-07-02 |
| JPH0410740B2 (ja) | 1992-02-26 |
| EP0220542B1 (en) | 1992-05-27 |
| EP0220542A3 (en) | 1990-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6281727A (ja) | 埋込型素子分離溝の形成方法 | |
| JPS6348180B2 (ja) | ||
| JPH0521591A (ja) | 半導体装置の製造方法 | |
| JPH02222160A (ja) | 半導体装置の製造方法 | |
| JP3719854B2 (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JP2812013B2 (ja) | 半導体装置の製造方法 | |
| JP2775772B2 (ja) | 半導体装置の製造方法 | |
| JP4416527B2 (ja) | 半導体装置の製造方法 | |
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JP2995948B2 (ja) | 半導体装置の製造方法 | |
| JPS6167932A (ja) | 半導体集積回路装置の製造方法 | |
| KR0140734B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6025247A (ja) | 半導体装置の製造方法 | |
| JPS63197365A (ja) | 半導体装置の製造方法 | |
| JPS63142831A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPH02304926A (ja) | 素子分離構造およびその製造方法 | |
| JPH0558258B2 (ja) | ||
| JPH0223630A (ja) | 半導体装置の製造方法 | |
| JPH04213857A (ja) | 半導体装置及びその製造方法 | |
| KR100244397B1 (ko) | 반도체 소자의 분리막 형성방법 | |
| JPH0713999B2 (ja) | 半導体装置の製造方法 | |
| JPS6234147B2 (ja) | ||
| JPH02158134A (ja) | 半導体装置の製造方法 | |
| JPH04364755A (ja) | 半導体装置およびその製造方法 |