JPS6278855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6278855A JPS6278855A JP21959285A JP21959285A JPS6278855A JP S6278855 A JPS6278855 A JP S6278855A JP 21959285 A JP21959285 A JP 21959285A JP 21959285 A JP21959285 A JP 21959285A JP S6278855 A JPS6278855 A JP S6278855A
- Authority
- JP
- Japan
- Prior art keywords
- layer wiring
- contact part
- wiring
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は多層配線構造の半導体装置に関するものであり
、更に詳細には、第１層配線と第２層配線のコンタクト
部の構造の改良に関するものである。
、更に詳細には、第１層配線と第２層配線のコンタクト
部の構造の改良に関するものである。
〈従来の技術〉
半導体装置は集積化が進み、配線技術も多層配線へ移行
している。さらに、配線技術も微細化が進み、コンタク
ト部寸法も年々小さくなってきている。
している。さらに、配線技術も微細化が進み、コンタク
ト部寸法も年々小さくなってきている。
従来のコンタクト部構造及びその形成方法を第２図に示
す。図に於いて、ｌは半導体基板、２は５ｉ０２膜、３
は第１層配線、４は層間絶縁膜、５はレジスト、６はス
ルーホール、７は第２層配線である。
す。図に於いて、ｌは半導体基板、２は５ｉ０２膜、３
は第１層配線、４は層間絶縁膜、５はレジスト、６はス
ルーホール、７は第２層配線である。
第１層配線３上に層間絶縁膜４を形成し１、リソグラフ
ィ技術により、コンタクト部にスルーホール６を形成す
る（第２図（ａ））。その後、第２層配線形成用金属膜
をスパッタリング、真空蒸着等で形成し、パターンニン
グを行って第２層配線７を形成する（第２図（ｂ））。
ィ技術により、コンタクト部にスルーホール６を形成す
る（第２図（ａ））。その後、第２層配線形成用金属膜
をスパッタリング、真空蒸着等で形成し、パターンニン
グを行って第２層配線７を形成する（第２図（ｂ））。
〈発明が解決しようとする問題点〉
しかしながら、上記構造では、第２図（ｂ）に示すよう
に、スルーホールの段差の所で第２層配線の膜厚が部分
的に薄くなり（ステップカバレージが悪く）、これが断
線の原因となるという間源点があった。ステップカバレ
ージの悪さは、スルーホ−ル寸法が小さくなる程、より
大きくなる。また、上記従来の構造では、第２層配線形
成後の表面段差が大きく、第２層配線上に更に第３層配
線を形成する場合、ステップカバレージは、第２層配線
形成時よりも問題となる。
に、スルーホールの段差の所で第２層配線の膜厚が部分
的に薄くなり（ステップカバレージが悪く）、これが断
線の原因となるという間源点があった。ステップカバレ
ージの悪さは、スルーホ−ル寸法が小さくなる程、より
大きくなる。また、上記従来の構造では、第２層配線形
成後の表面段差が大きく、第２層配線上に更に第３層配
線を形成する場合、ステップカバレージは、第２層配線
形成時よりも問題となる。
本発明は従来構造に於ける上記問題点を解決したコンタ
クト部構造を提供するものである。
クト部構造を提供するものである。
く問題点を解決するための手段〉
コンタクト部分の膜厚を他の配線部分のそれよりも厚く
した第１層配線を設け、該第１層配線上に、少なくとも
上記フンタクト部分上面は露出するように層間絶縁膜を
形成する。そして、該層間絶縁膜上に上記コンタク・ν
部分上面と接触する第２層配線を形成する。
した第１層配線を設け、該第１層配線上に、少なくとも
上記フンタクト部分上面は露出するように層間絶縁膜を
形成する。そして、該層間絶縁膜上に上記コンタク・ν
部分上面と接触する第２層配線を形成する。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明する。
第１図は本発明に係るコンタクト部構造及びその形成方
法を示す工程断面図である。図に於いて、１１は半導体
基板、１２は５ｉ０２膜、１３は第１層配線形成用金属
膜、１４はレジスト、１５は第１層配線、１６はレジス
ト、１７は層間絶縁膜、１８は第２層配線である。
法を示す工程断面図である。図に於いて、１１は半導体
基板、１２は５ｉ０２膜、１３は第１層配線形成用金属
膜、１４はレジスト、１５は第１層配線、１６はレジス
ト、１７は層間絶縁膜、１８は第２層配線である。
まず、厚さ約３μの第１層配線形成用金属膜１３を蒸着
等により形成し、コンタクト部を形成する部分にレジス
）＋４を残し、該レジストをマスクにエツチングを行っ
て、コンタクト部以外のＳ分の金属膜厚を１μ程度まで
減少させる（第１図（ａ））。
等により形成し、コンタクト部を形成する部分にレジス
）＋４を残し、該レジストをマスクにエツチングを行っ
て、コンタクト部以外のＳ分の金属膜厚を１μ程度まで
減少させる（第１図（ａ））。
次いで、第１層配線形成用金属膜のパターンニングを行
って、所定パターンの第１層配線１５を形成する（第１
図（ｂ））。
って、所定パターンの第１層配線１５を形成する（第１
図（ｂ））。
上の説明から明らかなように、第１層配線１５は、コン
タクト部分１５１のみ厚さ約３μとなり、その他の配線
部分１５２は厚さ約１μとなる。
タクト部分１５１のみ厚さ約３μとなり、その他の配線
部分１５２は厚さ約１μとなる。
次に、層間絶縁膜１７を堆積しく第１図（Ｃ））、平坦
化を行う（第１図（ｄ））。
化を行う（第１図（ｄ））。
この平坦化により、コンタクト部分＋５１の上面が露出
した状態となる。
した状態となる。
そして、第２層配線形成用金属膜を蒸着形成し、パター
ンニングを行って第２層配線１８を形成する。第２層配
線１８は、上記コンタクト部分上面に於いて第１層配線
１５と接触している（第１図（ｅ））。
ンニングを行って第２層配線１８を形成する。第２層配
線１８は、上記コンタクト部分上面に於いて第１層配線
１５と接触している（第１図（ｅ））。
第２層配線上に更に第３層配線を設ける場合は、第２層
配線の形状も第１層配線と同様の形状にしてもよい。
配線の形状も第１層配線と同様の形状にしてもよい。
従来の方法では、第２図（ａ）に示すように、層間絶縁
膜の穴あけをする。この穴あけでのエツチング寸法シフ
トがフンタクト部微細化を制限する要因の一つとなって
いた。
膜の穴あけをする。この穴あけでのエツチング寸法シフ
トがフンタクト部微細化を制限する要因の一つとなって
いた。
上記実施例に於けるコンタクト部寸法は、第１図（ａ）
のレジスト・パターンニングとエツチング・シフトとで
決まる。エツチング・シフトが大きい程、コンタクト部
寸法は小さくなるため、このシフト量を制御することに
よって、従来の方法より微細なコンタクト部の形成が可
能となる。
のレジスト・パターンニングとエツチング・シフトとで
決まる。エツチング・シフトが大きい程、コンタクト部
寸法は小さくなるため、このシフト量を制御することに
よって、従来の方法より微細なコンタクト部の形成が可
能となる。
〈発明の効果〉
以上詳細に説明したように、本発明によれば、第１層配
線のコンタクト部分の膜厚を他の配線部分のそれよりも
厚くし、少なくとも該コンタクト部分の上面は露出する
ように層間絶縁膜を設け、コンタクト部分上面及び層間
絶縁膜上面で形成される平坦な面上に第２層配線を形成
する構成としているので、コンタクト部に於ける第２層
配線の断線問題は解決されるものである。また、第２層
配線形成後の表面段差も従来に比べて少なくなるので、
さらに第３層配線を形成するときのステップカバレージ
も向上し、第３層配線形成がより容易になるものである
。
線のコンタクト部分の膜厚を他の配線部分のそれよりも
厚くし、少なくとも該コンタクト部分の上面は露出する
ように層間絶縁膜を設け、コンタクト部分上面及び層間
絶縁膜上面で形成される平坦な面上に第２層配線を形成
する構成としているので、コンタクト部に於ける第２層
配線の断線問題は解決されるものである。また、第２層
配線形成後の表面段差も従来に比べて少なくなるので、
さらに第３層配線を形成するときのステップカバレージ
も向上し、第３層配線形成がより容易になるものである
。
第１図（ａ）乃至（ｅ）は本発明に係るコンタクト部構
造及びその形成方法を示す工程断面図、第２図（ａ）。 （ｂ）は従来のコンタクト部構造及びその形成方法を示
す工程断面図である。 符号の説明 １１、半導体基板、１２ ： ５ｉ０２膜、１３：第１
層配線形成用金属膜、１４ニレジスト、１５：第１層配
線、１６：レジスト、＋７：Ｎ間絶縁膜、１８：第２層
配線、１５１：コンタクト部分、１５２：その他の配線
部分。 代理人 弁理士 福 士 愛 彦（他２名）（ｅン 第 １５ｉＦ （Ｑ） （ｂ） 冨２−ｒＩＩ
造及びその形成方法を示す工程断面図、第２図（ａ）。 （ｂ）は従来のコンタクト部構造及びその形成方法を示
す工程断面図である。 符号の説明 １１、半導体基板、１２ ： ５ｉ０２膜、１３：第１
層配線形成用金属膜、１４ニレジスト、１５：第１層配
線、１６：レジスト、＋７：Ｎ間絶縁膜、１８：第２層
配線、１５１：コンタクト部分、１５２：その他の配線
部分。 代理人 弁理士 福 士 愛 彦（他２名）（ｅン 第 １５ｉＦ （Ｑ） （ｂ） 冨２−ｒＩＩ
Claims (1)
- 【特許請求の範囲】 １、多層配線構造の半導体装置に於いて、 コンタクト部分の膜厚が他の配線部分の膜厚より厚い第
１層配線と、 少なくとも上記コンタクト部分の上面は露出するように
設けられた層間絶縁膜と、 上記層間絶縁膜上に設けられ、上記コンタクト部分上面
と接触する第２層配線とを有することを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21959285A JPS6278855A (ja) | 1985-10-01 | 1985-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21959285A JPS6278855A (ja) | 1985-10-01 | 1985-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6278855A true JPS6278855A (ja) | 1987-04-11 |
Family
ID=16737948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21959285A Pending JPS6278855A (ja) | 1985-10-01 | 1985-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6278855A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957881A (en) * | 1988-10-20 | 1990-09-18 | Sgs-Thomson Microelectronics S.R.L. | Formation of self-aligned contacts |
-
1985
- 1985-10-01 JP JP21959285A patent/JPS6278855A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957881A (en) * | 1988-10-20 | 1990-09-18 | Sgs-Thomson Microelectronics S.R.L. | Formation of self-aligned contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4040891A (en) | Etching process utilizing the same positive photoresist layer for two etching steps | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| KR100256800B1 (ko) | 콘택홀 제조방법 | |
| JPH027544A (ja) | 柱の整合及び製造工程 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| KR19980020482A (ko) | 반도체 장치의 배선구조 및 방법 | |
| JPH08279488A (ja) | 半導体装置の製造方法 | |
| JPS6278855A (ja) | 半導体装置 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP3039447B2 (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS6254427A (ja) | 半導体装置の製造方法 | |
| JPH0661354A (ja) | 半導体装置の製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05144768A (ja) | 半導体装置の製造方法 | |
| KR100226252B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JPS592351A (ja) | 半導体装置の製造方法 | |
| JPS63166248A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPS63108751A (ja) | 半導体装置の製造方法 | |
| JPS61288445A (ja) | 半導体装置の製造方法 | |
| JPS62281328A (ja) | 半導体装置の製造方法 |