JPH10256234A - 多層配線の製作方法 - Google Patents
多層配線の製作方法Info
- Publication number
- JPH10256234A JPH10256234A JP5870897A JP5870897A JPH10256234A JP H10256234 A JPH10256234 A JP H10256234A JP 5870897 A JP5870897 A JP 5870897A JP 5870897 A JP5870897 A JP 5870897A JP H10256234 A JPH10256234 A JP H10256234A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- film
- insulating film
- hole
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】下地基板１の上に下層配線２、絶縁膜３、及
び、穴パタンを有する耐エッチング性の膜を順次形成
し、その耐エッチング性の膜をマスクとする選択エッチ
ングによって、絶縁膜３に穴ないし溝穴６を開け、穴な
いし溝穴６の内部及び絶縁膜３の上面に連接して上層配
線１１を形成する多層配線の製作方法において、微細か
つエッチング残渣の無い穴６を形成する事を可能とし、
それによって、配線幅の縮小と、それに伴う半導体集積
回路の小型化や多機能化を可能とすること。 【解決手段】前記課題を、前記の耐エッチング性の膜と
して、マスク用金属膜４とレジストマスク５との複合膜
を用いることにより解決する。
び、穴パタンを有する耐エッチング性の膜を順次形成
し、その耐エッチング性の膜をマスクとする選択エッチ
ングによって、絶縁膜３に穴ないし溝穴６を開け、穴な
いし溝穴６の内部及び絶縁膜３の上面に連接して上層配
線１１を形成する多層配線の製作方法において、微細か
つエッチング残渣の無い穴６を形成する事を可能とし、
それによって、配線幅の縮小と、それに伴う半導体集積
回路の小型化や多機能化を可能とすること。 【解決手段】前記課題を、前記の耐エッチング性の膜と
して、マスク用金属膜４とレジストマスク５との複合膜
を用いることにより解決する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＧａＡｓ系及びＳ
ｉ系通信用ＩＣ・混成マイクロ波回路等の半導体集積回
路の配線の製作方法に関するものである。
ｉ系通信用ＩＣ・混成マイクロ波回路等の半導体集積回
路の配線の製作方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ系及びＳｉ系通信用ＩＣ・混成
マイクロ波回路等の半導体集積回路の配線では、多数の
配線層を厚い絶縁膜を通してＶＩＡ接続（配線層に対し
て垂直な方向の接続）して形成した多層配線構造、又は
このＶＩＡ接続のような縦型の構造を配線自体として利
用する三次元的な配線構造が、回路の小型化や多機能化
に有効である。（参考文献：M. Hirano, et. al.,"Thre
e-Dimensional PassiveCircuit Technology for Ultra-
Compact MMIC's", IEEE Trans. on MTT, Vol. 43, pp 2
845-2850, Dec. 1995.）従来のこの種の配線形成法を図
２に示す。
マイクロ波回路等の半導体集積回路の配線では、多数の
配線層を厚い絶縁膜を通してＶＩＡ接続（配線層に対し
て垂直な方向の接続）して形成した多層配線構造、又は
このＶＩＡ接続のような縦型の構造を配線自体として利
用する三次元的な配線構造が、回路の小型化や多機能化
に有効である。（参考文献：M. Hirano, et. al.,"Thre
e-Dimensional PassiveCircuit Technology for Ultra-
Compact MMIC's", IEEE Trans. on MTT, Vol. 43, pp 2
845-2850, Dec. 1995.）従来のこの種の配線形成法を図
２に示す。
【０００３】（ａ）配線を形成する下地基板１の上に下
層配線２、ポリイミド等の絶縁膜３を順次形成した後、
その上にレジスト材料を用いて穴パタン又は溝穴パタン
を有するレジストマスク５を形成する。
層配線２、ポリイミド等の絶縁膜３を順次形成した後、
その上にレジスト材料を用いて穴パタン又は溝穴パタン
を有するレジストマスク５を形成する。
【０００４】（ｂ）穴パタン又は溝穴パタンを有するレ
ジストマスク５を用いて、主エッチングガスにＯ2を用
いた反応性イオンエッチング（ＲＩＥ）により絶縁膜３
に下層配線２の表面に達する穴ないし溝穴６を形成す
る。
ジストマスク５を用いて、主エッチングガスにＯ2を用
いた反応性イオンエッチング（ＲＩＥ）により絶縁膜３
に下層配線２の表面に達する穴ないし溝穴６を形成す
る。
【０００５】（ｃ）有機溶剤等によりマスク５を除去
し、（ｄ）の状態とする。
し、（ｄ）の状態とする。
【０００６】（ｅ）穴の内部も含めた絶縁層の表面全域
に先ず高融点金属であるＷＳｉやＷＳｉＮ等のバリアメ
タル兼ミリングストッパ層としての第一の導電膜７、低
抵抗金属膜であるＡｕ等のメッキ用電極としての第二の
導電膜８をスパッタ法により連続形成する。その上に電
解メッキ法により、第二の導電膜と同じ種類の第三の導
電膜９を成長させる。
に先ず高融点金属であるＷＳｉやＷＳｉＮ等のバリアメ
タル兼ミリングストッパ層としての第一の導電膜７、低
抵抗金属膜であるＡｕ等のメッキ用電極としての第二の
導電膜８をスパッタ法により連続形成する。その上に電
解メッキ法により、第二の導電膜と同じ種類の第三の導
電膜９を成長させる。
【０００７】（ｆ）次に、穴ないし溝穴６の領域及び所
望の配線パタン領域をレジストマスク１０で覆い、ミリ
ング等のエッチング手法により、不要な領域の導電膜９
及び導電膜８を除去する。
望の配線パタン領域をレジストマスク１０で覆い、ミリ
ング等のエッチング手法により、不要な領域の導電膜９
及び導電膜８を除去する。
【０００８】（ｇ）この後、レジストマスク１０を酸素
プラズマ処理（灰化）等により除去した後、第二及び第
三の導電膜配線パタン部分以外の第一の導電膜７をＳＦ
6ガスを用いたＲＩＥ等で除去することにより上層配線
１１を形成する（特願平３−５３３５５号）。
プラズマ処理（灰化）等により除去した後、第二及び第
三の導電膜配線パタン部分以外の第一の導電膜７をＳＦ
6ガスを用いたＲＩＥ等で除去することにより上層配線
１１を形成する（特願平３−５３３５５号）。
【０００９】
【発明が解決しようとする課題】集積回路の小型化又は
高集積化を図るためには、配線幅を縮小する必要がある
が、製作上、配線幅は絶縁膜の穴の径より大きくする必
要がある。従って、集積回路の小型化又は高集積化を図
るためには、まず絶縁膜の穴の径を縮小する必要があ
る。
高集積化を図るためには、配線幅を縮小する必要がある
が、製作上、配線幅は絶縁膜の穴の径より大きくする必
要がある。従って、集積回路の小型化又は高集積化を図
るためには、まず絶縁膜の穴の径を縮小する必要があ
る。
【００１０】絶縁膜に穴を形成する場合、マスク材によ
り穴の形状等が大きく影響される。従来技術ではレジス
トマスクを用いていたが、絶縁膜と比較して、そのエッ
チングレートがほぼ同じであるため、エッチング中にマ
スクパタン周縁の後退が起こり、穴の径が大きくなると
いう問題があった（図２（ｂ）及び（ｃ）参照）。
り穴の形状等が大きく影響される。従来技術ではレジス
トマスクを用いていたが、絶縁膜と比較して、そのエッ
チングレートがほぼ同じであるため、エッチング中にマ
スクパタン周縁の後退が起こり、穴の径が大きくなると
いう問題があった（図２（ｂ）及び（ｃ）参照）。
【００１１】一方、絶縁膜に比べ、エッチングレートが
非常に低いマスクとして金属膜マスクがある。これを用
いると、エッチング時にマスクパタン周縁の後退はほと
んど無いが、エッチング中に金属膜がスパッタリング効
果により僅かにエッチングされ、それが穴の中に飛び散
る。穴の径が大きい場合、穴の中でのスパッタリング効
果は絶縁膜の表面でのそれとほとんど変わらないことか
ら、穴の中に飛び散った金属もスパッタリング効果によ
りエッチングされ、問題なく穴の加工が出来ていた。と
ころが、穴の径が小さい場合、イオンが入りにくいた
め、穴の中でのスパッタリング効果は小さくなり、穴の
中に飛び散った金属をエッチング出来なくなる。残った
金属はマイクロマスク（極めて微小なマスク）となり、
針状残渣の発生を引き起こす。この針状残渣は実効的な
穴の面積を減少させ、その結果として、下層配線と上層
配線との接触抵抗が増加し、回路動作特性の劣化が起こ
る。
非常に低いマスクとして金属膜マスクがある。これを用
いると、エッチング時にマスクパタン周縁の後退はほと
んど無いが、エッチング中に金属膜がスパッタリング効
果により僅かにエッチングされ、それが穴の中に飛び散
る。穴の径が大きい場合、穴の中でのスパッタリング効
果は絶縁膜の表面でのそれとほとんど変わらないことか
ら、穴の中に飛び散った金属もスパッタリング効果によ
りエッチングされ、問題なく穴の加工が出来ていた。と
ころが、穴の径が小さい場合、イオンが入りにくいた
め、穴の中でのスパッタリング効果は小さくなり、穴の
中に飛び散った金属をエッチング出来なくなる。残った
金属はマイクロマスク（極めて微小なマスク）となり、
針状残渣の発生を引き起こす。この針状残渣は実効的な
穴の面積を減少させ、その結果として、下層配線と上層
配線との接触抵抗が増加し、回路動作特性の劣化が起こ
る。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
め、本発明では絶縁膜への穴形成用マスクとして、金属
膜の上をレジストで覆って形成した二層構造のマスクを
用いる。
め、本発明では絶縁膜への穴形成用マスクとして、金属
膜の上をレジストで覆って形成した二層構造のマスクを
用いる。
【００１３】二層マスクの下層に金属膜マスクを用いる
ことにより、エッチング中のマスクパタン周縁の後退を
抑え、穴の拡がりを抑制する。金属膜の材料としては、
ＷＳｉ、ＷＳｉＮ、もしくはＴｉなどを使用する。この
ような金属は、酸素ガスを用いる異方性エッチングに対
して極めて高い耐性をもっているから、これをマスクと
して用いることにより、ポリイミドもしくはビスベンゾ
シクロブテン重合体のような、比較的エッチングされに
くい材料を絶縁膜として用いた場合にも、微細で正確な
エッチングを、実用上十分な速さで行うことができる。
ことにより、エッチング中のマスクパタン周縁の後退を
抑え、穴の拡がりを抑制する。金属膜の材料としては、
ＷＳｉ、ＷＳｉＮ、もしくはＴｉなどを使用する。この
ような金属は、酸素ガスを用いる異方性エッチングに対
して極めて高い耐性をもっているから、これをマスクと
して用いることにより、ポリイミドもしくはビスベンゾ
シクロブテン重合体のような、比較的エッチングされに
くい材料を絶縁膜として用いた場合にも、微細で正確な
エッチングを、実用上十分な速さで行うことができる。
【００１４】さらに、金属膜マスクをレジストマスクで
覆うことにより、エッチング中の金属膜の飛び散りを抑
制し、針状残渣の発生を無くすることができる。この場
合のレジストの初期膜厚は、レジストが絶縁膜の穴形成
が終了するまで金属膜を覆っているような厚さであるこ
とが望ましい。レジストとしてＳｉ含有レジストを用い
ると、このレジストはマスク用金属膜のエッチングに対
しても、絶縁膜のエッチングに対しても良好な耐性をも
っているので、レジストが絶縁膜の穴形成終了まで金属
膜を覆っている、という条件が成り立ちやすい。
覆うことにより、エッチング中の金属膜の飛び散りを抑
制し、針状残渣の発生を無くすることができる。この場
合のレジストの初期膜厚は、レジストが絶縁膜の穴形成
が終了するまで金属膜を覆っているような厚さであるこ
とが望ましい。レジストとしてＳｉ含有レジストを用い
ると、このレジストはマスク用金属膜のエッチングに対
しても、絶縁膜のエッチングに対しても良好な耐性をも
っているので、レジストが絶縁膜の穴形成終了まで金属
膜を覆っている、という条件が成り立ちやすい。
【００１５】また、絶縁膜の異方性エッチングの際に、
前記の方法で金属膜の飛び散りを抑制しても、なお、エ
ッチング残渣が認められる場合があるが、その場合に
は、エッチングに用いる酸素ガスに１〜１０体積％のＣ
Ｆ4、Ｈｅ、もしくはＡｒを添加することによって、残
渣が生成しないようにすることができる。
前記の方法で金属膜の飛び散りを抑制しても、なお、エ
ッチング残渣が認められる場合があるが、その場合に
は、エッチングに用いる酸素ガスに１〜１０体積％のＣ
Ｆ4、Ｈｅ、もしくはＡｒを添加することによって、残
渣が生成しないようにすることができる。
【００１６】以上説明したように、本発明の実施によっ
て、微細かつエッチング残渣の無い穴を層間絶縁膜に形
成する事が可能となり、それによって、配線幅の縮小
と、それに伴う半導体集積回路の小型化や多機能化が可
能となる。
て、微細かつエッチング残渣の無い穴を層間絶縁膜に形
成する事が可能となり、それによって、配線幅の縮小
と、それに伴う半導体集積回路の小型化や多機能化が可
能となる。
【００１７】
【発明の実施の形態】本発明は、半導体集積回路の配線
形成において、絶縁膜に穴を形成する時のエッチング用
マスクとして、層間絶縁膜の上に、先ずマスク用金属膜
を堆積し、その上にレジスト材料を用いて穴パタンを有
するマスクを形成した後、レジストマスクを用いて金属
膜に穴を開け、さらにこの金属膜とレジストとの二層マ
スクを用いて絶縁膜に穴を形成することにより、残渣の
ない微細な穴を形成することを特徴とする。
形成において、絶縁膜に穴を形成する時のエッチング用
マスクとして、層間絶縁膜の上に、先ずマスク用金属膜
を堆積し、その上にレジスト材料を用いて穴パタンを有
するマスクを形成した後、レジストマスクを用いて金属
膜に穴を開け、さらにこの金属膜とレジストとの二層マ
スクを用いて絶縁膜に穴を形成することにより、残渣の
ない微細な穴を形成することを特徴とする。
【００１８】本発明の実施例を図１に示す。以下、本実
施例について説明する。
施例について説明する。
【００１９】（ａ）配線を形成する下地基板１の上に下
層配線２、ポリイミドあるいはビスベンゾシクロブテン
重合体（ＢＣＢ）等の厚い絶縁膜３、ＷＳｉ、ＷＳｉ
Ｎ、Ｔｉ等のマスク用金属膜４を順次形成した後、その
上にＳｉ含有レジスト等の材料を用いて穴パタンを有す
るマスク５を形成する。この時、レジストマスク５の厚
さは、マスク用金属膜４のエッチング及び絶縁膜３のエ
ッチング後でも残るだけの厚さとする。Ｓｉ含有レジス
トは、この二種類のエッチングに対して良好な耐性をも
っているので、このレジスト膜厚に対する要求条件は、
Ｓｉ含有レジストを用いることによって容易に満足され
る。
層配線２、ポリイミドあるいはビスベンゾシクロブテン
重合体（ＢＣＢ）等の厚い絶縁膜３、ＷＳｉ、ＷＳｉ
Ｎ、Ｔｉ等のマスク用金属膜４を順次形成した後、その
上にＳｉ含有レジスト等の材料を用いて穴パタンを有す
るマスク５を形成する。この時、レジストマスク５の厚
さは、マスク用金属膜４のエッチング及び絶縁膜３のエ
ッチング後でも残るだけの厚さとする。Ｓｉ含有レジス
トは、この二種類のエッチングに対して良好な耐性をも
っているので、このレジスト膜厚に対する要求条件は、
Ｓｉ含有レジストを用いることによって容易に満足され
る。
【００２０】（ｂ）穴パタンを有するレジストマスク５
を用いて、ＳＦ6ガスを用いるＲＩＥにより、マスク用
金属膜４に穴パタンを転写する。
を用いて、ＳＦ6ガスを用いるＲＩＥにより、マスク用
金属膜４に穴パタンを転写する。
【００２１】（ｃ）主エッチングガスにＯ2を用い、Ｃ
Ｆ4、ＨｅもしくはＡｒ等のガスを少量添加したＲＩＥ
により絶縁膜３に下層配線２の表面に達する穴ないし溝
穴６を形成する。添加ガスの濃度は１〜１０体積％の範
囲で同様の効果が得られた。
Ｆ4、ＨｅもしくはＡｒ等のガスを少量添加したＲＩＥ
により絶縁膜３に下層配線２の表面に達する穴ないし溝
穴６を形成する。添加ガスの濃度は１〜１０体積％の範
囲で同様の効果が得られた。
【００２２】（ｄ）有機溶剤又はＯ2ガスのＲＩＥ等に
よりレジストマスク５を除去した後に、ＳＦ6ガスを用
いたＲＩＥにより、マスク用金属膜４を除去する。
よりレジストマスク５を除去した後に、ＳＦ6ガスを用
いたＲＩＥにより、マスク用金属膜４を除去する。
【００２３】（ｅ）穴ないし溝穴６の内部も含めた絶縁
膜の表面全域に先ず高融点金属であるＷＳｉやＷＳｉＮ
等のバリアメタル兼ミリングストッパ層としての第一の
導電膜７、低抵抗金属膜であるＡｕ等のメッキ用電極と
しての第二の導電膜８をスパッタ法により連続形成す
る。その上に電解メッキ法により、第二の導電膜と同じ
種類の第三の導電膜９を成長させる。
膜の表面全域に先ず高融点金属であるＷＳｉやＷＳｉＮ
等のバリアメタル兼ミリングストッパ層としての第一の
導電膜７、低抵抗金属膜であるＡｕ等のメッキ用電極と
しての第二の導電膜８をスパッタ法により連続形成す
る。その上に電解メッキ法により、第二の導電膜と同じ
種類の第三の導電膜９を成長させる。
【００２４】（ｆ）次に、穴の領域及び所望の配線パタ
ン領域をレジストマスク１０で覆い、ミリング等のエッ
チング手法により、不要な領域の導電膜９及び導電膜８
を除去する。
ン領域をレジストマスク１０で覆い、ミリング等のエッ
チング手法により、不要な領域の導電膜９及び導電膜８
を除去する。
【００２５】（ｇ）この後、レジストマスク１０を酸素
プラズマ処理（灰化）等により除去した後、第二及び第
三の導電膜配線パタン部分以外の場所にある第一の導電
膜７をＳＦ6ガスを用いたＲＩＥ等で除去することによ
り上層配線１１を形成する。
プラズマ処理（灰化）等により除去した後、第二及び第
三の導電膜配線パタン部分以外の場所にある第一の導電
膜７をＳＦ6ガスを用いたＲＩＥ等で除去することによ
り上層配線１１を形成する。
【００２６】
【発明の効果】以上述べたように、本発明により残渣の
ない微細な穴を絶縁膜に形成する事が可能となる。本発
明は、これにより、配線幅の縮小を可能とし、ＧａＡｓ
系及びＳｉ系通信用ＩＣ・混成マイクロ波回路等の半導
体集積回路の小型化や多機能化を可能とする。
ない微細な穴を絶縁膜に形成する事が可能となる。本発
明は、これにより、配線幅の縮小を可能とし、ＧａＡｓ
系及びＳｉ系通信用ＩＣ・混成マイクロ波回路等の半導
体集積回路の小型化や多機能化を可能とする。
【図１】本発明による配線形成工程を模式的に示す断面
図である。
図である。
【図２】従来技術による配線形成工程を模式的に示す断
面図である。
面図である。
１…下地基板、２…下層配線、３…絶縁膜、４…マスク
用金属膜、５…レジストマスク、６…穴ないし溝穴、７
…第一の導電膜、８…第二の導電膜、９…第三の導電
膜、１０…レジストマスク、１１…上層配線。
用金属膜、５…レジストマスク、６…穴ないし溝穴、７
…第一の導電膜、８…第二の導電膜、９…第三の導電
膜、１０…レジストマスク、１１…上層配線。
Claims (6)
- 【請求項１】基板上に少なくとも一層からなる下層配
線、絶縁膜、マスク用金属膜を順次堆積する工程と、該
マスク用金属膜の表面に、穴パタン又は溝穴パタンを有
するレジスト膜を形成する工程と、該レジスト膜をマス
クとして、該マスク用金属膜を選択エッチングして該絶
縁膜を露出する工程と、該露出された絶縁膜を、該マス
ク用金属膜をマスクとして異方性選択エッチングして、
該下層配線に達する穴状又は溝穴状の開口部を形成する
工程と、該レジスト膜及び該マスク用金属膜を除去する
工程と、該開口部の底面、側面及び該絶縁膜の上面に連
接して上層配線を形成する工程とを有することを特徴と
する多層配線の製作方法。 - 【請求項２】前記レジスト膜は、前記絶縁膜のエッチン
グ後にも前記マスク用金属膜上に残るために必要な厚さ
を有することを特徴とする請求項１に記載の多層配線の
製作方法。 - 【請求項３】前記マスク用金属膜がＷＳｉ、ＷＳｉＮ、
もしくはＴｉよりなることを特徴とする請求項１に記載
の多層配線の製作方法。 - 【請求項４】前記レジスト膜がＳｉ含有レジストよりな
ることを特徴とする請求項１に記載の多層配線の製作方
法。 - 【請求項５】前記絶縁膜がポリイミドもしくはビスベン
ゾシクロブテン重合体よりなることを特徴とする請求項
１に記載の多層配線の製作方法。 - 【請求項６】前記異方性選択エッチングに用いるガスが
酸素ガスにＣＦ4、Ｈｅ、もしくはＡｒを１〜１０体積
％添加したガスであることを特徴とする請求項１に記載
の多層配線の製作方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5870897A JPH10256234A (ja) | 1997-03-13 | 1997-03-13 | 多層配線の製作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5870897A JPH10256234A (ja) | 1997-03-13 | 1997-03-13 | 多層配線の製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256234A true JPH10256234A (ja) | 1998-09-25 |
Family
ID=13092009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5870897A Pending JPH10256234A (ja) | 1997-03-13 | 1997-03-13 | 多層配線の製作方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256234A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097362A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜层的形成方法及刻蚀方法 |
-
1997
- 1997-03-13 JP JP5870897A patent/JPH10256234A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102097362A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 掩膜层的形成方法及刻蚀方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US4630357A (en) | Method for forming improved contacts between interconnect layers of an integrated circuit | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JPS6185879A (ja) | 導電パタ−ンの形成方法 | |
| US4289834A (en) | Dense dry etched multi-level metallurgy with non-overlapped vias | |
| JPH06104341A (ja) | 半導体集積回路およびその製造方法 | |
| EP0248668A2 (en) | Process for fabricating multilevel metal integrated circuits and structures produced thereby | |
| JPH0563940B2 (ja) | ||
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH04290249A (ja) | 半導体装置の製造方法 | |
| JPH118249A (ja) | 配線の製法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH0388351A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JP3135020B2 (ja) | 多層配線構造の製造方法 | |
| JP3043493B2 (ja) | 半導体装置の製造方法 | |
| JPH11265934A (ja) | 接続部の形成方法 | |
| JPH04170031A (ja) | 金属配線の形成方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 |