JPS63166248A - 半導体集積回路装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置及びその製造方法に関し、
特に多層配線の各層配線の相互接続を行うビアホールに
おける断線を防止した高信頼性の半導体集積回路装置及
びその製造方法に関する。

〔従来の技術〕

近年の半導体集積回路装置では多層配線が顯繁に用いら
れているが、素子や配線等の高密度化が進むに従って配
線層のステップカバリッジの低下が著しくなり、このた
め層間膜の平坦化が検討されるようになっている。

一方、ビアホールの微細化に関しては、従来から等方性
、異方性エツチングの組み合わせによる方法が行われ、
この場合のビアホールは下層配線に対して内抜きのマー
ジン系が取られている・例えば、第５図には基板上のシ
リコン酸化膜ｌｌ上に第１アルミニウム層１２を形成し
、この上に層間絶縁膜１３を形成した上でビアホールを
開口し、この上に第２アルミニウム層１６を形成した構
成を示しているが、ここではビアホールの径寸法を第１
アルミニウム層１２よりも小さくして内抜きのマージン
を得ている。

〔発明が解決しようとする問題点〕

しかしながら、この構成ではビアホールの微細化に伴っ
て、ビアホール内における第２アルミニウム層１６のス
テップカバリッジが悪化され、第２アルミニウム層１６
がビアホール内で断線する不良が発生し易くなる。

このため従来では、第６図に示すように、第１アルミニ
ウム層１２とビアホールのマージンを逆マージン、つま
り外抜きにした構成が提案されている。すなわち、ビア
ホールの大きさをある一定値に保ち、第１アルミニウム
層１２の幅とビアホールとのマージンを少なくする、あ
るいは逆マージンにしている。

しかしながら、この構成では、第１アルミニウム層１２
の外側の層間絶縁膜１３に溝が形成され、この溝と第１
アルミニウム層１２との段差によって第２アルミニウム
層１６のステップカバリッジが悪化され、第５図の場合
と同様に第２アルミニウム層１６が断線するという問題
が生じている。

本発明は多層配線構造のビアホールにおける上層配線の
ステップカバリッジを改善し、これにより上層配線の断
線を防止して信頼性の高い半導体集積回路装置及びその
製造方法を提供することを目的としている。

〔問題点を解決するための手段〕

本発明の半導体集積回路装置は、多層配線構造における
ビアホールを下層配線幅と同等以上に開設するとともに
、下層配線の厚さをビアホールにおいて局部的に低減さ
せ、この下層配線両側に生じる層間絶縁膜の溝との段差
を緩和し、この箇所における上層配線のステップカバリ
ッジを改善した構成としている。

また、本発明の半導体集積回路装置の製造方法は、層間
絶縁膜上に下層配線と同等のエツチング特性のマスクを
形成する工程と、このマスクを用いて層間絶縁膜を選択
エツチングしてビアホールの開設を行う工程と、このマ
スクのエツチング除去と同時にビアホール内に露呈され
ている下層配線を一部エソチングしてその厚さを低減さ
せる工程と、ビアホールを含む領域に上層配線を形成す
る工程とを含んでいる。

〔実施例〕

次に、本発明を図面を参照して説明する。

（第１実施例） 第１図（ａ）〜第１図（ｅ）は本発明の第１の実施例を
その製造工程順に示した断面図である。

まず、第１図（ａ）に示すように、既に半導体素子を形
成した半導体基板上に例えばシリコン酸化膜１を保護膜
として形成おり、このシリコン酸化膜１の所望の領域に
電極取り出し用のコンタクト・ホール（図示せず）を開
孔後、第１層の電極及び配線としてアルミニウムもしく
はシリコン含有アルミニウムを蒸着あるいはスパッタし
、フォトエツチング技術を用いてパターニングし第１ア
ルミニウム層２を形成する。そして、この上に層間絶縁
膜３を気相成長等公知の技術で形成し、さらにこの層間
絶縁膜３上に、マスク材としてのアルミニウム膜４を蒸
着もしくはスパッタする。このマスク用アルミニウム膜
４は０．１μｍ〜０．３μｍの範囲で第１アルミ２の膜
厚の１／２程度以下に抑えるようにするのが望ましい。

次に、所望の領域にビアホールを形成するため、フォト
レジストパターン５を形成する。この場合、ビアホール
部のフォトレジスト幅Ｗ２は、第１アルミニウム層２の
幅Ｗ１と同等もしくはそれ以上であっても問題ない。つ
まり、第１アルミニウム層２とビアホールのマージンは
必要なく、逆マージンであってもよい。

その後、フォトレジスト５をマスクとしてマスク用アル
ミニウム膜４を選択エツチングし、ビアホール形成領域
を開窓する。

次に第１図（ｂ）に示すように、フォトレジスト５を剥
離後、マスク用アルミニウム膜４をマスクとして層間絶
縁膜３を１／２程度の厚さまで等方性エッチする。

次に、第１図（ｃ）に示すように、マスク用アルミニウ
ム膜４を再度マスクに用いて層間絶縁膜３の残った１／
２の厚さを今度は異方性エツチングする。この時、第１
アルミニウムＮ２の高さがビアホール底部の高さより高
くなって溝が形成されるようになっても問題ない。

続いて、第１図（ｄ）に示すように、マスク用アルミニ
ウム膜４を異方性エツチングして除去する。この時、こ
れと同時にビアホール部の露出した第１アルミニウム層
２の表面も異方性エツチングされる。この第１アルミニ
ウム層２のエツチング量は、前工程において層間絶縁膜
３に形成された溝の深さと同等になるようにし、好まし
くは第１図（ｄ）に示すように第１アルミニウム層２の
エツチング量の方を多少大きめにする。

その後、第１図（ｅ）に示すように、アルミニウムもし
くはシリコン含有アルミニウムを薄着あるいはスバ・ツ
タし、パターニングすることにより第２アルミニウム層
６を形成する。

なお、この状態における第１図（ｅ）のＡＡ線矢視断面
を第２図に示している。

したがってこの実施例によれば、第１アルミニウム層２
を微細化し、かつこれに対してビアホールのマージンを
得るために外扱きを行っても、第１アルミニウムＮ２の
上面をエツチングして層間絶縁膜３に生じる溝との段差
を緩和しているので、第２アルミニウムＮ６形成時のス
テップカバリッジを改善し、ビアホール部における断線
不良を防止できる。

（第２実施例） 第３図（ａ）〜第３図（ｄ）は本発明の第２実施例２を
製造工程順に示す断面図であり、ここで前記第１図と同
一もしくは均等部分には同一符号を付しである。

まず、第３図（ａ）は、第１実施例で示した第１図（ａ
）と同じであるが、ここではフォトレジスト５を用いた
マスク用アルミニウム膜４のエツチングを例えばオーバ
エツチングし、マスク用アルミニウム膜４を意図的にサ
イドエツチングさせている。

次に、第３図（ｂ）に示すように、フォトレジスト５を
マスクに層間絶縁膜３を１／２程度の厚さにまで異方性
エツチングする。

次いで、第３図（ｃ）に示すように、フォトレジスト５
を除去した後、マスク用アルミニウム膜４をマスクに眉
間絶縁１１１Ｉ３の残った１／２の厚さを等方性エツチ
ングする。この時、第１の実施例の場合と同様ビアホー
ル底部が第１アルミニウム層２の高さより低くなっても
問題ない。

その後の工程は、第１の実施例と全く同様であり、マス
ク用アルミニウム膜４の異方性エツチングによりこれを
除去し、これと同時に第１アルミニウム層２を多少エツ
チングし、第１アルミニウム層２と層間絶縁膜３に生じ
た溝との間の段差を緩和させる。そして、この上に第２
アルミニウム層６を所要パターンに形成等し、第３図（
ｄ）の構成が得られる。

なお、第３図（ｄ）のＢＢ線に沿う断面を第４図に示す
。

したがって、この実施例においても、ビアホールにおけ
る第１アルミニウムＮ２と層間絶縁膜３の溝との段差を
緩和でき、第２アルミニウム層６のステップカバリッジ
を改善してその断線を防止することができる。

なお、前記各実施例において、マスク用アルミニウムｌ
Ｉ！ｉＩ４は、本質的には、第１アルミニウム層２と同
等のエツチング特性を有する膜であればよ（、アルミニ
ウム以外の他の材質を使用してもよい。

また、前記各実施例は２層配線の例を示しているが、こ
れについても特に限定されるべきものではなく、多層配
線のあらゆる眉間の接続構造に適用されても同等の効果
を得ることができることはいうまでもない。

〔発明の効果〕

以上説明したように本発明は、層間絶縁膜に設けたビア
ホールを下層配線幅と同等以上の寸法に開設するととも
に、下層配、襟のビアホール内における厚さを下層配線
両側に生じる層間絶縁膜の溝深さと同等程度まで局部的
に低減しているので、ビアホール内における上層配線の
ステンプカバリノジを緩和でき、配線層の微細化に伴う
ビアホール部での上層配線の断線不良を防ぐ効果がある
。

また、本発明の製造方法は、下層配線と同等の工・７チ
ング特性のマスクにより層間絶縁膜を選択エツチングし
て下層配線上の所要位置にビアホールを開設し、かつこ
のマスクのエツチング除去と同時にビアボール内に露呈
されている下層配線を一部エッチングしてその厚さを低
減させる工程を含んでいるので、上記したようにビアホ
ール内における厚さを局部的に低減させた下層配線を容
易に形成でき、上層配線のステソプ力バリソジを改善し
て信頼性の高い半導体集積回路装置を製造することがで
きる。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）は本発明の第１実施例を製造工
程順に示す断面図、第２図は第１図（ｅ）ＯＡＡ線に沿
う縦断面図、第３図（ａ）乃至（ｄ）は本発明の第２実
施例を製造工程順に示す断面図、第４図は第３図（ｄ）
のＢＢ線に沿う縦断面図、第５図及び第６図は夫々異な
る従来の半導体集積回路装置の縦断面図である。 １．１１・・・シリコン酸化膜、２．１２・・・第１ア
ルミニウム層、３，１３・・・層間絶縁膜、４，１４・
・・マスク用アルミニウム膜、５．１５・・・フォトレ
ジスト、６．１６・・・第２アルミニウム層。 第１図 第１図 第３図 第３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）下層配線と、この上に形成した層間絶縁膜と、こ
   の層間絶縁膜上に形成した上層配線とを備え、前記層間
   絶縁膜に開設したビアホールを通して前記下層配線と上
   層配線とを電気接続してなる多層配線構造において、前
   記層間絶縁膜に設けたビアホールを下層配線幅と同等以
   上の寸法に開設するとともに、前記下層配線のビアホー
   ル内における厚さを下層配線両側に生じる層間絶縁膜の
   溝深さと同等程度まで局部的に低減したことを特徴とす
   る半導体集積回路装置。
2. （２）基板上に形成した下層配線上に層間絶縁膜を形成
   する工程と、この層間絶縁膜上に下層配線と同等のエッ
   チング特性のマスクを形成する工程と、このマスクを用
   いて前記層間絶縁膜を選択エッチングして前記下層配線
   上の所要位置にビアホールの開設を行う工程と、前記マ
   スクのエッチング除去と同時にビアホール内に露呈され
   ている下層配線を一部エッチングしてその厚さを低減さ
   せる工程と、前記層間絶縁膜上のビアホールを含む領域
   に上層配線を形成する工程とを含むことを特徴とする半
   導体集積回路装置の製造方法。