JPS6262056B2 - - Google Patents

Info

Publication number
JPS6262056B2
JPS6262056B2 JP55178504A JP17850480A JPS6262056B2 JP S6262056 B2 JPS6262056 B2 JP S6262056B2 JP 55178504 A JP55178504 A JP 55178504A JP 17850480 A JP17850480 A JP 17850480A JP S6262056 B2 JPS6262056 B2 JP S6262056B2
Authority
JP
Japan
Prior art keywords
aluminum
metal
tantalum
opening
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55178504A
Other languages
English (en)
Other versions
JPS57102053A (en
Inventor
Masaharu Yorikane
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP17850480A priority Critical patent/JPS57102053A/ja
Publication of JPS57102053A publication Critical patent/JPS57102053A/ja
Publication of JPS6262056B2 publication Critical patent/JPS6262056B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置に係り、特に異種金属から
なる配線を有する半導体装置に関する。
従来、半導体装置に於ける半導体基体と電極配
線との熱反応による特性劣化を阻止する目的で、
高融点金属を用いる例が多い。つまり、この高融
点金属を、半導体基体と電極配線との間に介在さ
せて、両者が接しないような構成とするものであ
る。しかし、このような半導体装置に於ては、半
導体基体と主電極配線金属との熱反応による劣化
は防止できる一方で、高融点金属と主電極配線金
属との熱反応により配線抵抗が増加し、回路構成
上制約が生じるとともに、配線自体が熱的に不安
定である。例えば、高融点金属としてチタン、主
電極金属としてアルミニウムを用い、膜厚を各々
1000Å、2000Åとした場合、温度450℃で1時間
の熱処理を行なうと、その層抵抗はアルミニウム
のみの8倍近くに達する。
本発明は、このような従来装置の欠点を除き、
熱的に安定な半導体装置を提供することを目的と
する。
本発明の特徴は、半導体基体上に第1の金属層
が形成され、この第1の金属層上に開孔を有する
絶縁膜が形成され、この絶縁膜上およびその開孔
内に前記第1の金属層を形成する金属より低い融
点を有する第2の金属層が形成され、前記第1の
金属層と前記第2の金属層とが同一方向へ延在し
ている半導体装置にある。
本発明によれば、電極配線は、高融点金属、開
孔を設けた電気絶縁膜及び主電極金属からなるた
め、半導体と主電極金属との反応及び高融点金属
と主電極金属と反応は同時に防止でき、従つて極
めて安定な半導体装置が得られる。
次に、本発明をより良く理解するために、その
実施例について図面を用いて説明する。説明を簡
単にするため材料として最も一般に使用されてい
る材料即ち半導体シリコン、主電極金属としてア
ルミニウムを用いる。
第1図a:シリコン基体101内に所望のPN
接合を形成し、トランジスタ、ダイオード、抵抗
等の素子を形成する。尚、図にはトランジスタ等
の素子は簡単のため省く。またシヨツトキーバリ
アダイオードを有していても良い。次に素子を形
成した前記シリコン基体101上に、電気絶縁
膜、例えばシリコン酸化膜102を被着し、開孔
103を設ける。
第1図b:高融点金属としてチタン104及び
シリコン酸化膜106を、各々1000乃至2000Å、
500乃至1000Åの膜厚で、前記開孔103を含む
シリコン酸化膜102上に被着する。
第1図c:前記シリコン酸化膜106に、前記
チタン104に達する開孔107a,107b,
107cを設ける。これらの開孔は、配線抵抗の
観点からは開孔107b,107cのように前記
開孔103と同位置が望ましいが、開光107a
のようにこれに限定されない。
第1図d:前記開孔107a,107b,10
7cを含むシリコン酸化膜106上にアルミニウ
ム108を0.3乃至1.0μmの膜厚被着する。次に
通常のホトリソグラフイーを用いて、前記アルミ
ニウム108、シリコン酸化膜106及びチタン
104を選択蝕刻除去し、アルミニウム108
a,108bおよびチタン104a,104bを
形成して電極配線を完成する。
次に、本発明の第2の実施例を説明する。
第2図a:シリコン基体101内に所望のPN
接合を形成し、トランジスタ、ダイオード、抵抗
等の素子を形成する(図中素子は省く。)。次に前
記シリコン基体101の素子形成面上に、電気絶
縁膜、例えば、シリコン酸化膜102を被着し、
開孔103を設ける。
第2図b:高融点金属としてチタン104とア
ルミニウム201とを、前記開孔103を含む前
記シリコン酸化膜102上に被着した後、前記ア
ルミニウム201上に酸化アルミニウム202を
設ける。各膜厚は、チタン104は1000乃至2000
Å、アルミニウム201は約1000Å酸化アルミニ
ウム202は500乃至1000Åが好適である。
第2図c:前記酸化アルミニウム202に前記
アルミニウム201に達する開孔107a,10
7b,107cを設ける。
第2図d:前記開孔107a,107b,10
7cを含む酸化アルミニウム202上にアルミニ
ウム108を0.3乃至1.0μmの膜厚被着する。次
に、通常のホトリソグラフイーを用いて、前記ア
ルミニウム108、酸化アルミニウム202、ア
ルミニウム201及びチタン104を選択蝕刻除
去し、アルミニウム108a,108bおよび2
01a,201b、酸化アルミニウム202a,
202b、チタン104a,104bを形成して
電極配線が形成される。
次に、本発明の第3の実施例を説明する。
第3図a:シリコン基体101内に所望のPN
接合を形成し、トランジスタ、ダイオード、抵抗
等の素子を形成する(図中素子は省く)。次に前
記シリコン基体101の素子形成面上に、電気絶
縁膜、例えば、シリコン酸化膜102を被着し、
開孔103を設ける。
第3図b:高融点金属として、タンタル301
を前記開孔103を含む前記シリコン酸化膜10
2上に被着した後、前記タンタル301上に酸化
タンタル302を設ける。該酸化タンタル302
は、前記タンタル301に陽極酸化処理を施して
形成することができる。前記タンタル301及び
酸化タンタル302の膜厚は各々1000乃至2000Å
が適当である。
第3図c:前記酸化タンタル302に前記タン
タル301に達する開孔303a,303bを設
ける。
第3図d:前記開孔303a,303bを含む
前記酸化タンタル302上にアルミニウム108
を0.3乃至1.0μmの膜厚被着する。次に、通常の
ホトリソグラフイーを用いて、前記アルミニウム
108、酸化タンタル302及びタンタル301
を選択除去し、アルミニウム108a,108
b、酸化タンタル302a,302b、タンタル
301a,301bを形成して電極配線が形成さ
れる。
なお、第3図eは、この上記の電極配線の平面
図である。
なお、上記実施例では高融点金属としてチタン
及びタンタルを用いたが、タングステン、窒化チ
タンなども用いることができる。また金属間に設
置する電気絶縁膜は、シリコン酸化膜、シリコン
窒化膜、酸化アルミニウム膜などを用いることが
でき、また第3の実施例の如く、陽極酸化処理に
より形成される当該金属の酸化膜も用いることが
できる。
以上、本発明を実施例を用いて説明したが、本
発明の本質的部分は、半導体装置の電極配線を少
なくとも高融点金属を含む金属膜、開孔を有する
電気絶縁膜及び主電極配線金属とから構成し、半
導体と主電極配線の熱反応による特性の劣化及び
高融点金属と主電極配線金属との熱反応による配
線抵抗の増加を、同時に防止することにある。す
なわち、本発明の大きな効果は、熱的に安定した
半導体装置が得られることである。
【図面の簡単な説明】
第1図a乃至第1図d、第2図a乃至第2図d
及び第3図a乃至第3図dはそれぞれ本発明によ
る半導体装置の実施例を工程順に示す断面図、第
3図eは第3図dに示された半導体装置の平面図
である。 尚、図に於て、101…シリコン基体、102
…シリコン酸化膜、103…シリコン酸化膜10
2の開孔、104…チタン、104a,104b
…電極配線を形成するチタン、106…シリコン
酸化膜、107a,107b,107c…シリコ
ン酸化膜106または酸化アルミニウム202の
開孔、108…アルミニウム、108a,108
b…電極配線を形成するアルミニウム、201…
アルミニウム、202…酸化アルミニウム、20
1a,201b…電極配線を形成するアルミニウ
ム、202a,202b…電極配線を形成する酸
化アルミニウム、301…タンタル、302…酸
化タンタル、303a,303b…酸化タンタル
302の開孔、301a,301b…電極配線を
形成するタンタル、302a,302b…電極配
線を形成する酸化タンタル、である。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体基板上に第1の開孔を有する第1の絶
    縁膜が形成され、該第1の絶縁膜上及び該第1の
    開孔内に第1の金属層が形成され、該第1の金属
    層上に第2の開孔を有する第2の絶縁膜が形成さ
    れ、該第2の絶縁膜上および該第2の開孔内に前
    記第1の金属層より融点の低い第2の金属層が形
    成され、前記第1の金属層、前記第2の絶縁膜及
    び前記第2の金属層はほぼ同一形状を有し、前記
    第1の金属層と前記第2の金属層とは前記第2の
    開孔以外の部分では前記第2の絶縁膜により分離
    されていることを特徴とする半導体装置。
JP17850480A 1980-12-17 1980-12-17 Semiconductor device Granted JPS57102053A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17850480A JPS57102053A (en) 1980-12-17 1980-12-17 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17850480A JPS57102053A (en) 1980-12-17 1980-12-17 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS57102053A JPS57102053A (en) 1982-06-24
JPS6262056B2 true JPS6262056B2 (ja) 1987-12-24

Family

ID=16049613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17850480A Granted JPS57102053A (en) 1980-12-17 1980-12-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS57102053A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187759U (ja) * 1987-05-25 1988-12-01
JPH0238552U (ja) * 1988-09-06 1990-03-14
JPH03172656A (ja) * 1989-11-30 1991-07-26 Nissan Motor Co Ltd Vベルト式無段変速機の可動ディスク

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6246559A (ja) * 1985-08-26 1987-02-28 Tech Res & Dev Inst Of Japan Def Agency 撮像デバイス用電極の製造方法
US5266835A (en) * 1988-02-02 1993-11-30 National Semiconductor Corporation Semiconductor structure having a barrier layer disposed within openings of a dielectric layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4943574A (ja) * 1972-08-30 1974-04-24

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4943574A (ja) * 1972-08-30 1974-04-24

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187759U (ja) * 1987-05-25 1988-12-01
JPH0238552U (ja) * 1988-09-06 1990-03-14
JPH03172656A (ja) * 1989-11-30 1991-07-26 Nissan Motor Co Ltd Vベルト式無段変速機の可動ディスク

Also Published As

Publication number Publication date
JPS57102053A (en) 1982-06-24

Similar Documents

Publication Publication Date Title
US4716131A (en) Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film
US3456335A (en) Contacting arrangement for solidstate components
JPS61142739A (ja) 半導体装置の製造方法
JPS6173370A (ja) 半導体装置及びその製造方法
US3237271A (en) Method of fabricating semiconductor devices
US5030588A (en) Method of making semiconductor device with film resistor
JPH07120653B2 (ja) モノリシック集積回路の製造方法
JPH07122558A (ja) 半導体装置
JPS58116764A (ja) 半導体装置の製造方法
JPS6262056B2 (ja)
JPH07115175A (ja) 半導体装置
JPS609159A (ja) 半導体装置
JPS61174767A (ja) 半導体素子電極
JPS6381948A (ja) 多層配線半導体装置
JPS5821821B2 (ja) ハンドウタイソウチノデンキヨクケイセイホウホウ
JPH01168050A (ja) 積層型半導体装置
JPS5873136A (ja) 半導体デバイスの製造方法
JP3413653B2 (ja) 半導体装置
JP2874216B2 (ja) 半導体装置およびその製造方法
JP3337758B2 (ja) 半導体装置の製造方法
JPS6143855B2 (ja)
JP2867537B2 (ja) 半導体集積回路装置の製造方法
JP2755263B2 (ja) 半導体装置の製造方法
JP3039163B2 (ja) 半導体装置の製造方法
JPH04288834A (ja) 半導体装置の製造方法