JPH0743890B2 - デイジタル信号伝送装置 - Google Patents
デイジタル信号伝送装置Info
- Publication number
- JPH0743890B2 JPH0743890B2 JP16540786A JP16540786A JPH0743890B2 JP H0743890 B2 JPH0743890 B2 JP H0743890B2 JP 16540786 A JP16540786 A JP 16540786A JP 16540786 A JP16540786 A JP 16540786A JP H0743890 B2 JPH0743890 B2 JP H0743890B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- supplied
- circuit
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えば回転ヘッドによりディジタルビデオ
信号を記録／再生するディジタルVTRに適用されるディ
ジタル信号伝送装置に関する。
信号を記録／再生するディジタルVTRに適用されるディ
ジタル信号伝送装置に関する。
この発明では、チャンネルコーディングにより反転間隔
が不規則に変化するディジタル信号が伝送されるディジ
タル信号伝送装置において、所定期間内に含まれる変化
点の個数が計数され、この変化点の個数情報が擬似ロッ
クの生じ難いチャンネルコーディングによりコーディン
グされ、このチャンネルコーディングがなされた変化点
の個数情報がプリアンブル期間に付加され、受信側での
クロック再生動作の際に擬似ロックが生じることが防止
される。
が不規則に変化するディジタル信号が伝送されるディジ
タル信号伝送装置において、所定期間内に含まれる変化
点の個数が計数され、この変化点の個数情報が擬似ロッ
クの生じ難いチャンネルコーディングによりコーディン
グされ、このチャンネルコーディングがなされた変化点
の個数情報がプリアンブル期間に付加され、受信側での
クロック再生動作の際に擬似ロックが生じることが防止
される。
ディジタルビデオ信号，ディジタルオーディオ信号等の
ディジタル情報信号が回転ヘッドにより磁気テープに記
録され、磁気テープからディジタル情報信号が再生され
る場合、記録／再生されるデータの直流成分の低減或い
はランレングスの制限のためにチャンネルコーディング
（ディジタル変調とも称される）が使用される。チャン
ネルコーディングとしては、種々のものが知られてい
る。単純なものとしては、ディジタル情報信号の“1"が
高レベル，ディジタル情報信号の“0"が低レベルと対応
され、ビットセル同士の境界で反転が生じるNRZがあ
る。また、ディジタル情報信号が“1"の時にビットセル
の中央で反転が生じると共に、ディジタル情報信号が
“0"の時にビットセルの終端で反転が生じ、更に、ビッ
ト系列のパターンに応じて反転を制御するM2変調が知ら
れている。
ディジタル情報信号が回転ヘッドにより磁気テープに記
録され、磁気テープからディジタル情報信号が再生され
る場合、記録／再生されるデータの直流成分の低減或い
はランレングスの制限のためにチャンネルコーディング
（ディジタル変調とも称される）が使用される。チャン
ネルコーディングとしては、種々のものが知られてい
る。単純なものとしては、ディジタル情報信号の“1"が
高レベル，ディジタル情報信号の“0"が低レベルと対応
され、ビットセル同士の境界で反転が生じるNRZがあ
る。また、ディジタル情報信号が“1"の時にビットセル
の中央で反転が生じると共に、ディジタル情報信号が
“0"の時にビットセルの終端で反転が生じ、更に、ビッ
ト系列のパターンに応じて反転を制御するM2変調が知ら
れている。
再生側では、セルフクロック方式の場合、NRZ,M2変調,3
PM方式,EFM変調等のチャンネルコーディングが適用され
たデータからクロックが再生される。第５図は従来のク
ロック再生回路の構成を示す。
PM方式,EFM変調等のチャンネルコーディングが適用され
たデータからクロックが再生される。第５図は従来のク
ロック再生回路の構成を示す。
第５図において、31で示す入力端子にチャンネルコーデ
ィングされている再生データが供給される。この再生デ
ータがコンパレータ32に供給され、コンパレータ32によ
り波形整形される。コンパレータ32からのパルス波形の
再生信号がＤフリップフロップ33に供給され、Ｄフリッ
プフロップ33において再生クロックと同期させられる。
再生クロックは、位相比較回路34,ローパスフィルタ35
及びVCO（電圧制御型発振回路）36からなるPLLによって
形成される。位相比較回路34では、再生データとVCO36
の出力信号との位相が比較され、両者の位相差に応じた
出力信号が形成され、この出力信号がローパスフィルタ
35に供給され、ローパスフィルタ35からのエラー電圧が
VCO36から供給される。Ｄフリップフロップ33からの再
生信号がゲート回路37及び同期信号（SYNC）検出回路38
に供給され、同期信号で規定される所定長のデータが出
力端子39に取り出される。出力端子39からの再生信号が
チャンネルコーディングのデコーダに供給される。
ィングされている再生データが供給される。この再生デ
ータがコンパレータ32に供給され、コンパレータ32によ
り波形整形される。コンパレータ32からのパルス波形の
再生信号がＤフリップフロップ33に供給され、Ｄフリッ
プフロップ33において再生クロックと同期させられる。
再生クロックは、位相比較回路34,ローパスフィルタ35
及びVCO（電圧制御型発振回路）36からなるPLLによって
形成される。位相比較回路34では、再生データとVCO36
の出力信号との位相が比較され、両者の位相差に応じた
出力信号が形成され、この出力信号がローパスフィルタ
35に供給され、ローパスフィルタ35からのエラー電圧が
VCO36から供給される。Ｄフリップフロップ33からの再
生信号がゲート回路37及び同期信号（SYNC）検出回路38
に供給され、同期信号で規定される所定長のデータが出
力端子39に取り出される。出力端子39からの再生信号が
チャンネルコーディングのデコーダに供給される。
第６図Ａは、再生信号を示し、再生信号は、プリアンブ
ル，同期信号及びデータの組を単位とする時系列であ
る。このデータは、NRZ,M2等のチャンネルコーディング
がされたものである。プリアンブルには、クロック再生
用のPLLの引き込みを容易とするため、クロック周波数
の例えば1/2の周波数のパルス信号が挿入されている。
ル，同期信号及びデータの組を単位とする時系列であ
る。このデータは、NRZ,M2等のチャンネルコーディング
がされたものである。プリアンブルには、クロック再生
用のPLLの引き込みを容易とするため、クロック周波数
の例えば1/2の周波数のパルス信号が挿入されている。
第６図Ｂは、ローパスフィルタ35からのエラー電圧を示
している。第６図Ｃは、再生データの一部の期間を拡大
して示している。正常なクロック再生動作では、再生デ
ータから第６図Ｄに示すように、正規の周波数で再生デ
ータと同期しているクロックがVCO36により形成され
る。
している。第６図Ｃは、再生データの一部の期間を拡大
して示している。正常なクロック再生動作では、再生デ
ータから第６図Ｄに示すように、正規の周波数で再生デ
ータと同期しているクロックがVCO36により形成され
る。
PLLにおいて、再生クロックが形成される場合、第６図
Ｃに示すデータの立ち上がりエッジとクロックの立ち上
がりエッジとが一致するように制御される。しかしなが
ら、第６図Ｃに示されるように、チャンネルコーディン
グのためにデータの反転間隔が不規則に変化する場合で
は、反転間隔が長い期間でVCO36の温度ドリフト等によ
り第６図Ｅに示すように、クロックの周波数が徐々にず
れ、その結果、40で示すタイミングでは、データ及びク
ロックの夫々の立ち上がりエッジの位相が一致する。
Ｃに示すデータの立ち上がりエッジとクロックの立ち上
がりエッジとが一致するように制御される。しかしなが
ら、第６図Ｃに示されるように、チャンネルコーディン
グのためにデータの反転間隔が不規則に変化する場合で
は、反転間隔が長い期間でVCO36の温度ドリフト等によ
り第６図Ｅに示すように、クロックの周波数が徐々にず
れ、その結果、40で示すタイミングでは、データ及びク
ロックの夫々の立ち上がりエッジの位相が一致する。
PLLのエラー電圧は、ロックしている期間41で一定の電
圧となり、クロックの周波数がずれるロックはずれの期
間42で徐々に変化し、タイミング40より後の擬似ロック
の期間43で一定の電圧となる。擬似ロックは、データの
次の変化点により解消される迄、継続する。この擬似ロ
ックの期間43では、Ｄフリップフロップ33において、再
生データの取り込みが正しくなされない。
圧となり、クロックの周波数がずれるロックはずれの期
間42で徐々に変化し、タイミング40より後の擬似ロック
の期間43で一定の電圧となる。擬似ロックは、データの
次の変化点により解消される迄、継続する。この擬似ロ
ックの期間43では、Ｄフリップフロップ33において、再
生データの取り込みが正しくなされない。
従って、この発明の目的は、クロック再生時の擬似ロッ
クが防止されたディジタル信号伝送装置を提供すること
にある。
クが防止されたディジタル信号伝送装置を提供すること
にある。
この発明では、チャンネルコーディングにより変化点の
間隔が不規則に変化するディジタル信号が伝送されるデ
ィジタル信号伝送装置において、ディジタル信号の所定
期間内に含まれる変化点の個数を計数する変化点計数回
路９と、計数された変化点の個数情報が供給され、擬似
ロックが生じ難いチャンネルコーディングを行うエンコ
ーダ11と、チャンネルコーディングがなされた変化点の
個数情報をプリアンブル期間に付加する加算回路４とを
備えたディジタル信号伝送装置である。
間隔が不規則に変化するディジタル信号が伝送されるデ
ィジタル信号伝送装置において、ディジタル信号の所定
期間内に含まれる変化点の個数を計数する変化点計数回
路９と、計数された変化点の個数情報が供給され、擬似
ロックが生じ難いチャンネルコーディングを行うエンコ
ーダ11と、チャンネルコーディングがなされた変化点の
個数情報をプリアンブル期間に付加する加算回路４とを
備えたディジタル信号伝送装置である。
同期信号で規定されるディジタル信号の所定期間（ｍク
ロックの期間）内の変化点の個数ｎが変化点計数回路９
において計数される。この変化点の個数ｎがエンコーダ
11に供給され、擬似ロックが生じ難いチャンネルコーデ
ィングにより符号化される。例えば最大反転間隔と最小
反転間隔との差が比較的小さいバイフェーズ変調,FM変
調,PM変調等が使用される。このエンコーダ11からの変
化点の個数ｎのデータが加算回路４においてプリアンブ
ル期間に付加される。
ロックの期間）内の変化点の個数ｎが変化点計数回路９
において計数される。この変化点の個数ｎがエンコーダ
11に供給され、擬似ロックが生じ難いチャンネルコーデ
ィングにより符号化される。例えば最大反転間隔と最小
反転間隔との差が比較的小さいバイフェーズ変調,FM変
調,PM変調等が使用される。このエンコーダ11からの変
化点の個数ｎのデータが加算回路４においてプリアンブ
ル期間に付加される。
受信側では、受信されたデータに関して、再生されたク
ロックのｍ個の期間内の変化点の個数Ｎが検出される。
また、プリアンブル期間に挿入されている変化点の個数
ｎのデータがデコードされる。この変化点の個数ｎ及び
Ｎの大小関係が調べられる。両者が一致している状態が
正常である。若し、擬似ロックが発生していれば、両者
が一致せず、クロック再生用のPLLのVCOに対して、発振
周波数を強制的にずらす補正電圧が加えられ、擬似ロッ
クが速やかに解消される。
ロックのｍ個の期間内の変化点の個数Ｎが検出される。
また、プリアンブル期間に挿入されている変化点の個数
ｎのデータがデコードされる。この変化点の個数ｎ及び
Ｎの大小関係が調べられる。両者が一致している状態が
正常である。若し、擬似ロックが発生していれば、両者
が一致せず、クロック再生用のPLLのVCOに対して、発振
周波数を強制的にずらす補正電圧が加えられ、擬似ロッ
クが速やかに解消される。
以下、この発明の一実施例について図面を参照して説明
する。第１図は、記録側（又は送信側）の構成を示し、
１で示す入力端子に記録されるディジタル情報信号（ビ
デオ信号，オーディオ信号等）が供給される。このディ
ジタル情報信号がエンコーダ２に供給され、チャンネル
コーディング（M2変調,NRZ,3PM,EFM等）の符号化がされ
る。エンコーダ２からのディジタルデータが遅延回路３
を介して加算回路４に供給される。加算回路４において
同期信号，プリアンブル期間の信号が付加され、加算回
路４の出力端子５に記録データが取り出される。この記
録データは、例えば回転ヘッドにより磁気テープに記録
される。エンコーダ２では、直流成分を充分に低減でき
或いはランレングスを制限することができるチャンネル
コーディングが用いられる。
する。第１図は、記録側（又は送信側）の構成を示し、
１で示す入力端子に記録されるディジタル情報信号（ビ
デオ信号，オーディオ信号等）が供給される。このディ
ジタル情報信号がエンコーダ２に供給され、チャンネル
コーディング（M2変調,NRZ,3PM,EFM等）の符号化がされ
る。エンコーダ２からのディジタルデータが遅延回路３
を介して加算回路４に供給される。加算回路４において
同期信号，プリアンブル期間の信号が付加され、加算回
路４の出力端子５に記録データが取り出される。この記
録データは、例えば回転ヘッドにより磁気テープに記録
される。エンコーダ２では、直流成分を充分に低減でき
或いはランレングスを制限することができるチャンネル
コーディングが用いられる。
６で示す入力端子からディジタル情報信号と同期したビ
ット周波数のクロックが供給される。このクロックがカ
ウンタ７に供給され、カウンタ７により計数される。カ
ウンタ７は、端子10からの同期パルスによりリセットさ
れ、この同期パルスのタイミングからｍ個のクロックの
期間Tmで“1"となるパルス信号がカウンタ７から得られ
る。カウンタ７からのパルス信号がゲート回路８に供給
される。ゲート回路８において、エンコーダ２の出力信
号中の期間Tmの部分がゲートされる。
ット周波数のクロックが供給される。このクロックがカ
ウンタ７に供給され、カウンタ７により計数される。カ
ウンタ７は、端子10からの同期パルスによりリセットさ
れ、この同期パルスのタイミングからｍ個のクロックの
期間Tmで“1"となるパルス信号がカウンタ７から得られ
る。カウンタ７からのパルス信号がゲート回路８に供給
される。ゲート回路８において、エンコーダ２の出力信
号中の期間Tmの部分がゲートされる。
ゲート回路８の出力信号が変化点計数回路９に供給され
る。変化点計数回路９は、同期パルスによりリセットさ
れ、期間Tm内のデータの遷移が検出され、検出された変
化点の個数ｎが計数される。この変化点の個数ｎがエン
コーダ11に供給される。エンコーダ11では、変化点の個
数ｎを表すコード信号がチャンネルコーディングされ
る。エンコーダ11は、データに比べて充分少ないビット
数のコード信号を変調すれば良いので、直流成分の抑圧
或いはランレングスの制限に関しては、それほど考慮さ
れず、むしろ、エンコーダ11では、擬似ロックが生じ難
い方式、別の言い方をすれば、最大反転間隔と最小反転
間隔の差が小さい方式（バイフェーズ変調,FM,PM等）が
用いられる。エンコーダ11の出力信号が加算回路４に供
給され、プリアンブル期間に挿入される。
る。変化点計数回路９は、同期パルスによりリセットさ
れ、期間Tm内のデータの遷移が検出され、検出された変
化点の個数ｎが計数される。この変化点の個数ｎがエン
コーダ11に供給される。エンコーダ11では、変化点の個
数ｎを表すコード信号がチャンネルコーディングされ
る。エンコーダ11は、データに比べて充分少ないビット
数のコード信号を変調すれば良いので、直流成分の抑圧
或いはランレングスの制限に関しては、それほど考慮さ
れず、むしろ、エンコーダ11では、擬似ロックが生じ難
い方式、別の言い方をすれば、最大反転間隔と最小反転
間隔の差が小さい方式（バイフェーズ変調,FM,PM等）が
用いられる。エンコーダ11の出力信号が加算回路４に供
給され、プリアンブル期間に挿入される。
更に、同期パルスが同期信号発生回路12に供給され、所
定長（１フレーム,1ブロックと称される）のデータの先
頭に付加される同期信号を生成される。この同期信号
は、プリアンブル期間のデータ及びデータ期間のデータ
と区別されるように、特異なビットパターンを有してい
る。
定長（１フレーム,1ブロックと称される）のデータの先
頭に付加される同期信号を生成される。この同期信号
は、プリアンブル期間のデータ及びデータ期間のデータ
と区別されるように、特異なビットパターンを有してい
る。
第２図は、上述の記録側の構成の動作を示すタイムチャ
ートである。第２図Ａが入力端子１からのディジタル情
報信号を示す。このディジタル情報信号には、プリアン
ブル期間及び同期信号期間と夫々対応するデータ欠如期
間が設けられている。また、入力ディジタル情報信号の
データ期間の先頭のタイミングと一致するタイミングの
同期パルスが入力端子10から供給され、この同期パルス
によってカウンタ７及び変化点計数回路９がリセットさ
れる。
ートである。第２図Ａが入力端子１からのディジタル情
報信号を示す。このディジタル情報信号には、プリアン
ブル期間及び同期信号期間と夫々対応するデータ欠如期
間が設けられている。また、入力ディジタル情報信号の
データ期間の先頭のタイミングと一致するタイミングの
同期パルスが入力端子10から供給され、この同期パルス
によってカウンタ７及び変化点計数回路９がリセットさ
れる。
カウンタ７は、入力端子６からのクロックをｍ個計数し
ている期間Tmで“1"となる第２図Ｃに示すパルス信号を
発生する。期間Tmは一例としてデータ期間の約1/2の長
さとされている。この期間Tmの長さは、使用されている
チャンネルコーディングの方式，データ期間の長さ等を
考慮して適切な長さに選定される。ゲート回路８が期間
Tmでオンとなり、期間Tmに含まれる変化点の個数ｎが変
化点計数回路９において計数される。
ている期間Tmで“1"となる第２図Ｃに示すパルス信号を
発生する。期間Tmは一例としてデータ期間の約1/2の長
さとされている。この期間Tmの長さは、使用されている
チャンネルコーディングの方式，データ期間の長さ等を
考慮して適切な長さに選定される。ゲート回路８が期間
Tmでオンとなり、期間Tmに含まれる変化点の個数ｎが変
化点計数回路９において計数される。
エンコーダ２の出力データが遅延回路３において、Tdの
時間、遅延される。出力端子５には、第２図Ｄに示すよ
うに、変化点の個数ｎのコード信号が変調されて挿入さ
れているプリアンブル期間と同期信号と変調されたデー
タとからなる記録データが得られる。
時間、遅延される。出力端子５には、第２図Ｄに示すよ
うに、変化点の個数ｎのコード信号が変調されて挿入さ
れているプリアンブル期間と同期信号と変調されたデー
タとからなる記録データが得られる。
上述の記録データが回転ヘッドにより磁気テープに記録
される。また、磁気テープから回転ヘッドにより取り出
された再生データが第３図に示す再生側の入力端子21に
供給される。
される。また、磁気テープから回転ヘッドにより取り出
された再生データが第３図に示す再生側の入力端子21に
供給される。
再生データは、位相比較回路22に供給され、VCO23から
のクロックパルスと位相比較される。位相比較回路22の
出力信号がローパスフィルタ24を介して加算回路25に供
給され、加算回路25からのエラー電圧がVCO23の制御端
子に供給される。位相比較回路22,VCO23,ローパスフィ
ルタ24により、クロック再生用のPLLが構成される。加
算回路25には、スイッチ回路26で発生した補正電圧が供
給される。また、VCO23で発生した再生クロックが出力
端子27に取り出され、後段の再生データのラッチ等に使
用される。
のクロックパルスと位相比較される。位相比較回路22の
出力信号がローパスフィルタ24を介して加算回路25に供
給され、加算回路25からのエラー電圧がVCO23の制御端
子に供給される。位相比較回路22,VCO23,ローパスフィ
ルタ24により、クロック再生用のPLLが構成される。加
算回路25には、スイッチ回路26で発生した補正電圧が供
給される。また、VCO23で発生した再生クロックが出力
端子27に取り出され、後段の再生データのラッチ等に使
用される。
また、28は、再生データから同期信号を検出するための
同期信号検出回路を示す。検出された同期信号が出力端
子29に取り出される。プリアンブル期間には、セルフク
ロックが容易なビットパターンのデータが挿入されてい
るので、プリアンブル期間の直後では、PLLが正しくロ
ックし、従って、同期信号の検出が正しくなされる。ま
た、再生同期信号及びクロックがゲートパルス発生回路
30に供給される。ゲートパルス発生回路30で発生したゲ
ートパルスがゲート回路31に供給される。ゲート回路31
により、再生データ中のプリアンブル期間が選択され、
プリアンブル期間のデータがデコーダ32に供給される。
デコーダ32は、プリアンブル期間のデータのチャンネル
コーディングを複号し、デコーダ32から変化点の個数ｎ
を示すコード信号が得られる。このコード信号が比較回
路33に供給される。
同期信号検出回路を示す。検出された同期信号が出力端
子29に取り出される。プリアンブル期間には、セルフク
ロックが容易なビットパターンのデータが挿入されてい
るので、プリアンブル期間の直後では、PLLが正しくロ
ックし、従って、同期信号の検出が正しくなされる。ま
た、再生同期信号及びクロックがゲートパルス発生回路
30に供給される。ゲートパルス発生回路30で発生したゲ
ートパルスがゲート回路31に供給される。ゲート回路31
により、再生データ中のプリアンブル期間が選択され、
プリアンブル期間のデータがデコーダ32に供給される。
デコーダ32は、プリアンブル期間のデータのチャンネル
コーディングを複号し、デコーダ32から変化点の個数ｎ
を示すコード信号が得られる。このコード信号が比較回
路33に供給される。
VCO23で形成されたクロックがカウンタ34に供給され
る。カウンタ34は、同期信号検出回路28からの再生同期
信号によってデータ期間の先頭でリセットされる。カウ
ンタ34によりデータ期間の先頭からｍ個のクロックの期
間Tmで“1"となるパルス信号が形成される。第４図Ａに
示される再生データと関連して第４図Ｂに示すパルス信
号がカウンタ34により形成される。このパルス信号が変
化点計数回路35にイネーブル信号として供給される。変
化点計数回路39において、再生データの“0"から“1"へ
或いは“1"から“0"への遷移が検出され、カウンタ34か
らのパルス信号で規定される期間Tm内の変化点の個数Ｎ
が計数される。第４図Ｃに示すように、変化点計数回路
35では、計数値が（０→１→・・・Ｎ）と順次変化す
る。
る。カウンタ34は、同期信号検出回路28からの再生同期
信号によってデータ期間の先頭でリセットされる。カウ
ンタ34によりデータ期間の先頭からｍ個のクロックの期
間Tmで“1"となるパルス信号が形成される。第４図Ａに
示される再生データと関連して第４図Ｂに示すパルス信
号がカウンタ34により形成される。このパルス信号が変
化点計数回路35にイネーブル信号として供給される。変
化点計数回路39において、再生データの“0"から“1"へ
或いは“1"から“0"への遷移が検出され、カウンタ34か
らのパルス信号で規定される期間Tm内の変化点の個数Ｎ
が計数される。第４図Ｃに示すように、変化点計数回路
35では、計数値が（０→１→・・・Ｎ）と順次変化す
る。
変化点計数回路35からのＮを示すコード信号が比較回路
33に供給され、このＮの値及びデコーダ32からのコード
信号で示されるｎの値が比較回路33で比較される。比較
回路33では、（Ｎ＝ｎ）（Ｎ＞ｎ）（Ｎ＜ｎ）の３個の
関係が検出され、この３個の関係に応じた出力信号が形
成される。比較回路33からの出力信号によりスイッチ回
路26の状態が制御される。
33に供給され、このＮの値及びデコーダ32からのコード
信号で示されるｎの値が比較回路33で比較される。比較
回路33では、（Ｎ＝ｎ）（Ｎ＞ｎ）（Ｎ＜ｎ）の３個の
関係が検出され、この３個の関係に応じた出力信号が形
成される。比較回路33からの出力信号によりスイッチ回
路26の状態が制御される。
スイッチ回路26は、接地（0V）された端子ａと正の補正
電圧＋Ｖが供給される端子ｂと負の補正電圧−Ｖが供給
される端子ｃとを有する。これらの端子a,b,cの何れか
一つが選択され、スイッチ回路26の出力電圧が加算回路
25に供給される。前述のように、加算回路25には、ロー
パスフィルタ24からPLLのエラー電圧が供給されてお
り、加算回路25から得られる補正電圧及びエラー電圧の
和がVCO23に供給される。
電圧＋Ｖが供給される端子ｂと負の補正電圧−Ｖが供給
される端子ｃとを有する。これらの端子a,b,cの何れか
一つが選択され、スイッチ回路26の出力電圧が加算回路
25に供給される。前述のように、加算回路25には、ロー
パスフィルタ24からPLLのエラー電圧が供給されてお
り、加算回路25から得られる補正電圧及びエラー電圧の
和がVCO23に供給される。
（Ｎ＝ｎ）の場合では、スイッチ回路26において端子ａ
が選択され、VCO23には、PLLのエラー電圧のみが供給さ
れる（Ｎ＝ｎ）が成立することは、PLLが再生データと
正しくロックしていることを意味する。
が選択され、VCO23には、PLLのエラー電圧のみが供給さ
れる（Ｎ＝ｎ）が成立することは、PLLが再生データと
正しくロックしていることを意味する。
（Ｎ＞ｎ）の場合では、スイッチ回路26において端子ｂ
が選択され、VCO23には、補正電圧（＋Ｖ）とエラー電
圧との和の電圧が供給される。（Ｎ＞ｎ）の状態は、カ
ウンタ24で発生するパルス信号の“1"の期間Tmが長い、
即ち、VCO23で形成されたクロックの周波数が正規の周
波数に比して低いことを意味する。従って、エラー電圧
と共に補正電圧（＋Ｖ）がVCO23に加えられ、VCO23の発
振周波数が強制的に高くされる。
が選択され、VCO23には、補正電圧（＋Ｖ）とエラー電
圧との和の電圧が供給される。（Ｎ＞ｎ）の状態は、カ
ウンタ24で発生するパルス信号の“1"の期間Tmが長い、
即ち、VCO23で形成されたクロックの周波数が正規の周
波数に比して低いことを意味する。従って、エラー電圧
と共に補正電圧（＋Ｖ）がVCO23に加えられ、VCO23の発
振周波数が強制的に高くされる。
（Ｎ＜ｎ）の場合では、スイッチ回路26において端子ｃ
が選択され、VCO23には、補正電圧（−Ｖ）とエラー電
圧との和の電圧が供給される。（Ｎ＜ｎ）の状態は、
（Ｎ＞ｎ）の状態と逆にVCO23で形成されたクロックの
周波数が正規の周波数に比して高いことを意味する。従
って、エラー電圧と共に補正電圧（−Ｖ）がVCO23に加
えられ、VCO23の発振周波数が強制的に下げられる。
が選択され、VCO23には、補正電圧（−Ｖ）とエラー電
圧との和の電圧が供給される。（Ｎ＜ｎ）の状態は、
（Ｎ＞ｎ）の状態と逆にVCO23で形成されたクロックの
周波数が正規の周波数に比して高いことを意味する。従
って、エラー電圧と共に補正電圧（−Ｖ）がVCO23に加
えられ、VCO23の発振周波数が強制的に下げられる。
上述の補正電圧により、PLLが擬似ロックすることが防
止され、再生データがラッチ回路により正しく取り込ま
れる。
止され、再生データがラッチ回路により正しく取り込ま
れる。
この発明に依れば、再生側又は受信側において、セルフ
クロック方式で再生データからクロックを抽出する場合
に、擬似ロックが生じることを確実に防止することがで
きる。また、この発明では、プリアンブル期間が利用さ
れているので、冗長度が大きくならない利点がある。
クロック方式で再生データからクロックを抽出する場合
に、擬似ロックが生じることを確実に防止することがで
きる。また、この発明では、プリアンブル期間が利用さ
れているので、冗長度が大きくならない利点がある。
第１図はこの発明の一実施例の構成を示すブロック図、
第２図はこの発明の一実施例の動作説明に用いるタイム
チャート、第３図はこの発明が適用されて伝送されたデ
ータを再生する側の構成を示すブロック図、第４図は再
生側の動作説明に用いるタイムチャート、第５図及び第
６図は従来のクロック抽出回路のブロック図及びその説
明のためのタイムチャートである。 図面における主要な符号の説明 1:ディジタル情報信号の入力端子、2,11:チャンネルコ
ーディングのエンコーダ、7:カウンタ、9:変化点計数回
路。
第２図はこの発明の一実施例の動作説明に用いるタイム
チャート、第３図はこの発明が適用されて伝送されたデ
ータを再生する側の構成を示すブロック図、第４図は再
生側の動作説明に用いるタイムチャート、第５図及び第
６図は従来のクロック抽出回路のブロック図及びその説
明のためのタイムチャートである。 図面における主要な符号の説明 1:ディジタル情報信号の入力端子、2,11:チャンネルコ
ーディングのエンコーダ、7:カウンタ、9:変化点計数回
路。
Claims (1)
- 【請求項１】チャンネルコーディングにより変化点の間
隔が不規則に変化するディジタル信号が伝送されるディ
ジタル信号伝送装置において、 上記ディジタル信号の所定期間内に含まれる変化点の個
数を計数する手段と、 上記計数された変化点の個数情報が供給され、擬似ロッ
クが生じ難いチャンネルコーディングを行う手段と、 上記チャンネルコーディングがなされた上記変化点の個
数情報をプリアンブル期間に付加する手段と を備えたことを特徴とするディジタル信号伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16540786A JPH0743890B2 (ja) | 1986-07-14 | 1986-07-14 | デイジタル信号伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16540786A JPH0743890B2 (ja) | 1986-07-14 | 1986-07-14 | デイジタル信号伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6320774A JPS6320774A (ja) | 1988-01-28 |
| JPH0743890B2 true JPH0743890B2 (ja) | 1995-05-15 |
Family
ID=15811822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16540786A Expired - Fee Related JPH0743890B2 (ja) | 1986-07-14 | 1986-07-14 | デイジタル信号伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0743890B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177062A (ja) * | 1988-12-27 | 1990-07-10 | Sony Corp | ディジタル情報信号記録装置 |
| WO2006132990A1 (en) | 2005-06-03 | 2006-12-14 | Abc Group, Inc. | Active bolster |
-
1986
- 1986-07-14 JP JP16540786A patent/JPH0743890B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6320774A (ja) | 1988-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001593B1 (ko) | 디지탈신호 재생회로 | |
| EP0290851A2 (en) | Synchronizing clock signal generator | |
| JPH0339352B2 (ja) | ||
| GB2084415A (en) | Apparatus for regenerating a clock pulse signal from a stream of data | |
| JPH0743890B2 (ja) | デイジタル信号伝送装置 | |
| US4912573A (en) | Digital data reproducing apparatus having recording modulation mode detection | |
| JPS6260747B2 (ja) | ||
| JPH1027433A (ja) | ディジタル信号の復号装置 | |
| JPS628861B2 (ja) | ||
| KR100257250B1 (ko) | 디지털 비디오 디스크의 위상동기루프 록킹상태 판별장치 | |
| KR940006890B1 (ko) | 기록 매체 상에 정보를 자기적으로 기록하기 위한 방법 및 시스템 | |
| JPS6356871A (ja) | デジタルデ−タ生成装置 | |
| JP3528272B2 (ja) | デジタル信号再生装置 | |
| JPH06338790A (ja) | 同期クロック再生回路 | |
| JPS58222410A (ja) | ２進デ−タの記録再生装置 | |
| JP2989046B2 (ja) | 同期補償回路 | |
| JPS6217307B2 (ja) | ||
| JP2989045B2 (ja) | 同期補償回路 | |
| JPH0247653Y2 (ja) | ||
| JPS631217A (ja) | デコ−ド装置 | |
| Breikss | Computers: High-density data recording: Very high bit rates in the acquisition of digitized data are possible using this new technique | |
| JP2870502B2 (ja) | ディジタルデータの復調装置 | |
| JPH0416979B2 (ja) | ||
| JP2512168B2 (ja) | ディジタル信号磁気記録再生装置 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |