JPS625657A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は素子の微細化を図った高集積型半導体集積回路
装置に関し、特にコンタクト抵抗を低減したバイポーラ
型トランジスタに適用して有効な半導体集積回路装置に
関する。

〔従来の技術〕

近年、バイポーラ型半導体集積回路装置では、へ−ス、
エミッタ間距離がサブミクロンレベルまで縮小されたト
ランジスタが種々のセルファライン技術を駆使して開発
されている。一般に、この種のトランジスタでは各電極
に多結晶シリコン膜を利用しているが、例えばエミッタ
電極のようにコンタクト幅が非常に小さいものでは、多
結晶シリコン膜のコンタクト面積の減少に伴って電極抵
抗が増大し、エミッタ抵抗が大きくなるおそれがある。

このようにエミッタ抵抗が増大すると、アナログアンプ
に使用したような時に、高周波特性の劣化（利得の劣化
）を招き易い。

このため、従来ではコンタクトを多結晶シリコンに代え
て金属膜で構成する試みがなされており、金属の低抵抗
特性を利用することにより、コンタクト面積の減少にか
かわらずエミッタ抵抗の増大を抑制している。

〔発明が解決しようとする問題点〕

上述した従来のコンタクト構造では、確かにコンタクト
の低抵抗化は達成できるものの、通常この種の金属膜は
真空蒸着法やスパッタ法で形成しているために、微細な
コンタクトホール内に均一に金属膜を形成することは困
難であり、コンタクトホールの底部と側部とで金属膜が
断絶されてしまうという所謂段切れ現象が生じ、電極の
不良を発生させる等半導体集積回路装置の信頬性を低下
させる原因になっている。

〔問題点を解決するための手段〕

本発明の半導体集積回路装置は、微細なコンタクＩ・ホ
ール内に金属膜を良好に形成してコンタクト抵抗の低減
を図って半導体集積回路装置の高集積化および信頼性の
向上を達成するために、コンタクト電極を、コンタクト
ホール内に形成した多結晶シリコン膜と、この多結晶シ
リコン上に形成した金属ボリザイド膜と、この金属ポリ
サイドを利用して選択成長させた金属ＣＶＤ膜とで構成
している。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図乃至第５図は、本発明をバイポーラ型の半導体集
積回路装置に適用した実施例を、その製造工程に従って
示す断面図である。

先ず、第１図のように、Ｐ型シリコン基板１のトランジ
スタ形成領域にＩＱ”ｃｍ−’以上の不純物濃度のＮ型
埋込み層２を形成し、その上にＮ型のエピタキシャルＮ
３を厚さ１．０μｍに成長させる。そして公知の選択酸
化法等により厚い酸化膜を絶縁分離膜４として構成し、
素子領域を画成する。その後、シリコン基板１上に形成
したシリコン酸化膜からなる第１の絶縁膜５の一部を開
口し、これをマスクにしてＮ型不純物層を高濃度に導入
し、コレクタ拡散層６を形成する。

次いで、第２図のように、ベース領域を形成するための
第１開口部７を前記第１の絶縁膜５に形成し、その上に
５０００人の膜厚の第１の多結晶シリコン膜８を堆積す
る。この第１の多結晶シリコン膜８を所定の形状にパタ
ーニングした後、ベース領域に対応する多結晶シリコン
膜８ａには、例えば５０ＫｅＶでＩＱ”ｃｍ−”のボロ
ンをイオン注入し、またコレクタ領域に対応する多結晶
シリコン膜８ｂには、５０　ＫｅＶでＩＱ”ｃｍ−”の
リンをイオン注入する。

しかる上で、第３図のように、前記多結晶シリコン膜８
ａに、幅が１．５μｍの第２の開口部９を形成し、５０
００人の膜厚のＣＶＤ酸化膜を第２の絶縁膜１０として
堆積し、更に熱処理によりボロンを拡散させて外部ベー
ス領域１１を形成するとともに、２０ＫｅＶで１０１４
ｃ　ｍ−”（Ｄホｏ　７をイオン注入して活性ベース領
域１２を形成する。

続いて、第４図のように、前記多結晶シリコン膜８ａの
第２の開口部９内において前記第２の絶縁膜ｌＯに１μ
ｍ以下の幅の第３の開口部１３を形成する。そして、全
面に膜厚１０００人の第２の多結晶シリコン膜を堆積し
かつこれを異方性エツチングすることにより、第３の開
口部１３内にのみ第２の多結晶シリコン膜１４を残存形
成する。次いで、ひ素を３０　ＫｅＶ、　　Ｉ　Ｑ　Ｉ
６ｃ　ｍ−”でイオン注入し、これを熱処理してエミッ
タ領域１５を形成する。

更に、全面に白金膜を形成した後これを熱処理し、第５
図のように第３の開口部１３内の多結晶シリコン膜１４
上に膜厚８００人の白金ポリサイド膜１６を形成する。

未反応の白金はエツチング除去する。その上で、タング
ステンＣＶＤ膜１７を選択的な金属ＣＶＤ成長法により
形成し、これにより前記第３の開口部１３を多結晶シリ
コン膜１４、白金ポリサイド膜１６およびタングステン
ＣＶＤ膜１７からなる多層構造で埋設してエミッタ電極
を構成する。その後、配線用のアルミニウム膜１８を形
成する。

なお、前記第１の多結晶シリコン膜８ａはベース電極と
して構成され、また多結晶シリコン膜８ｂはコレクタ電
極として構成されている。

以上の構成によれば、エミッタ領域１５に電気的に接続
されるコンタクト電極は、１μｍ以下の幅の第３の開口
部１３内に、第２の多結晶シリコン膜１４、白金ポリサ
イド膜１６およびタングステンＣＶＤ膜１７を積層した
構造としているので、全体を多結晶シリコンで構成する
場合に比較してエミッタ領域におけるコンタクト電極の
低抵抗化を図ることができ、高周波特性に優れたバイポ
ーラ型トランジスタを得ることができる。また、第２の
多結晶シリコン膜１４上に形成する白金ポリサイド膜１
６は自己整合により、またその上のタングステンＣＶＤ
膜１７は選択金属ＣＶＤ法によって夫々形成しているの
で、第３の開口部１３が微細でも段切れが生ずることな
く開口部内に充填でき、信頼性の高いエミッタ電極を構
成することができる。

ここで、前記第１および第２の絶縁膜５，１０は、二層
以上の同質または異質或いはこれらを組合わせた絶縁膜
で構成してもよい。また、白金ポリサイド膜１６に代え
て他の金属ポリサイドの膜でもよく、更にタングステン
ＣＶＤ膜に代えて他の金属ＣＶＤｒＩｔｉ！を用いても
よい。

〔発明の効果〕゛ 以上説明したように本発明は、微細なコンタクトホール
を通して半導体基板に電気接続するコンタクト電極を有
する半導体集積回路装置のコンタクト電極を、前記コン
タクトホール内に形成して前記半導体基板の主面に接触
される多結晶シリコン膜と、この多結晶シリコン上に形
成した金属ポリサイド膜と、この金属ポリサイド上に選
択成長した金属ＣＶＤ膜とで構成しているので、コンタ
クト電極を微細なコンタクトホール内に良好に充填でき
、段切れを生ずることなく低抵抗のコンタクト電極を構
成することができ、半導体集積回路装置の信頼性を向上
できる。

【図面の簡単な説明】

第１図乃至第５図は本発明の半導体集積回路装置をその
製造工程順に示す断面図である。 １・・・半導体基板、２・・・埋込み層、３・・・エピ
タキシャル層、４・・・絶縁分離領域、５・・・第１の
絶縁膜、６・・・コレクタ拡散層、７・・・第１の開口
部、　　８゜８ａ、８ｂ・・・第１の多結晶シリコン膜
、９・・・第２の開口部、１０・・・第２の絶縁膜、１
１・・・外部ベース領域、１２・・・活性ベース領域、
１３・・・第３の開口部、１４・・・第２の多結晶シリ
コン膜、１５・・・エミッタ領域、１６・・・白金ポリ
サイド膜、１７・・・タングステンＣＶＤ膜。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を配設した半導体基板上の絶縁膜に微細
   なコンタクトホールを形成し、このコンタクトホールを
   通して前記半導体基板に電気接続されるコンタクト電極
   を有する半導体集積回路装置において、前記コンタクト
   電極は、前記コンタクトホール内に形成して前記半導体
   基板の主面に接触される多結晶シリコン膜と、この多結
   晶シリコン上に形成した金属ポリサイド膜と、この金属
   ポリサイド上に選択成長した金属ＣＶＤ膜とで構成した
   ことを特徴とする半導体集積回路装置。 ２、半導体基板上に形成した第１の絶縁膜に第１の開口
   部を形成し、この第１の開口部を覆うように堆積した第
   １の多結晶シリコン膜に前記第１の開口部に含まれかつ
   前記半導体基板に到る第２の開口部を形成し、この第２
   の開口部を含むように第２の絶縁膜を形成するとともに
   前記第２の開口部内に第３の開口部を形成し、この第３
   の開口部内の前記半導体基板上に第２の多結晶シリコン
   膜を選択的に形成し、かつこの上に金属ポリサイド膜を
   形成し、さらにこの上に金属ＣＶＤ法により選択成長し
   た金属ＣＶＤ膜を形成してなる特許請求の範囲第１項記
   載の半導体集積回路装置。