JP2654056B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2654056B2 JP2654056B2 JP63043467A JP4346788A JP2654056B2 JP 2654056 B2 JP2654056 B2 JP 2654056B2 JP 63043467 A JP63043467 A JP 63043467A JP 4346788 A JP4346788 A JP 4346788A JP 2654056 B2 JP2654056 B2 JP 2654056B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- contact
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、コンタクト形成技術を改善した半導体装置
の製造方法に関するもので、特に多結晶シリコンと半導
体基板の配線コンタクトを取る場合に使用されるもので
ある。
の製造方法に関するもので、特に多結晶シリコンと半導
体基板の配線コンタクトを取る場合に使用されるもので
ある。
（従来の技術） 従来の多結晶シリコンと半導体基板との配線コンタク
トを形成する方法は、第２図に示す様な方法が一般的で
あった。ここでは半導体基体上に形成されたＮ型半導体
領域とＮ型多結晶シリコンを接続する場合について次に
説明する。
トを形成する方法は、第２図に示す様な方法が一般的で
あった。ここでは半導体基体上に形成されたＮ型半導体
領域とＮ型多結晶シリコンを接続する場合について次に
説明する。
第２図（ａ）の様に、Ｐ型半導体基板１上にＮ型半導
体領域２をイオン注入法で選択的に形成する。次に、CV
D法でSiO2膜３を全面に堆積する。次に写真触刻法でCVD
−SiO2膜に開口パターン４を形成する。次に同図（ｂ）
に示す様に多結晶シリコン５を約4000Å全面に堆積し、
次に1000℃、POCl3雰囲気中にで、30分程度熱処理す
る。その結果Ｎ型多結晶シリコン５とＮ型半導体領域２
が接続できる。その後同図（ｃ）に示すに多結晶シリコ
ンをパターニングして配線パターン５′を形成する。
体領域２をイオン注入法で選択的に形成する。次に、CV
D法でSiO2膜３を全面に堆積する。次に写真触刻法でCVD
−SiO2膜に開口パターン４を形成する。次に同図（ｂ）
に示す様に多結晶シリコン５を約4000Å全面に堆積し、
次に1000℃、POCl3雰囲気中にで、30分程度熱処理す
る。その結果Ｎ型多結晶シリコン５とＮ型半導体領域２
が接続できる。その後同図（ｃ）に示すに多結晶シリコ
ンをパターニングして配線パターン５′を形成する。
（発明が解決しようとする課題） 従来法では、第２図（ｂ）の如くリン拡散法で厚い多
結晶シリコン５とＮ型半導体領域２間のオーミックコン
タクトをとるため、POCl3雰囲気中、高温で長時間の熱
処理がどうしても必要となる。一定時間の拡散後のコン
タクト抵抗の熱処理温度依存性（条件:POCl3雰囲気、30
分拡散）を第３図に示す。しかして長時間、高温での熱
処理後には、POCl3により形成された半導体基体中のリ
ン原子によるＮ型の不純物領域の拡散深さが深くなり
（これを符号２′で示す）、ごく近傍に他の素子があっ
た場合には、悪い影響を与える。つまり、多結晶シリコ
ン配線５′が、MOSトランジスタの拡散層２の配線とり
出し部とした場合には、第４図に示す様に、POCl3拡散
時の不純物の横方向距離がチャネル長を小さくする様に
作用し、MOSトランジスタの閾値のショートチャンネル
効果などの悪影響を引きおこすため、ドレインコンタク
ト部とゲート電極間隔を充分離す必要があった。第４図
において２″はＮ型ソースまたはドレイン領域、６はゲ
ートである。
結晶シリコン５とＮ型半導体領域２間のオーミックコン
タクトをとるため、POCl3雰囲気中、高温で長時間の熱
処理がどうしても必要となる。一定時間の拡散後のコン
タクト抵抗の熱処理温度依存性（条件:POCl3雰囲気、30
分拡散）を第３図に示す。しかして長時間、高温での熱
処理後には、POCl3により形成された半導体基体中のリ
ン原子によるＮ型の不純物領域の拡散深さが深くなり
（これを符号２′で示す）、ごく近傍に他の素子があっ
た場合には、悪い影響を与える。つまり、多結晶シリコ
ン配線５′が、MOSトランジスタの拡散層２の配線とり
出し部とした場合には、第４図に示す様に、POCl3拡散
時の不純物の横方向距離がチャネル長を小さくする様に
作用し、MOSトランジスタの閾値のショートチャンネル
効果などの悪影響を引きおこすため、ドレインコンタク
ト部とゲート電極間隔を充分離す必要があった。第４図
において２″はＮ型ソースまたはドレイン領域、６はゲ
ートである。
また多結晶シリコン使用のキャパシタの如く、表面積
大の多結晶シリコンと半導体基板を接続したい場合があ
る。この場合多結晶シリコン５′の表面積大とするに
は、多結晶シリコン５′の平面占有面積を大とすればよ
いが、すると高集積化に難がある。そのため多結晶シリ
コン５′の厚さを大とすれば、平面が小面積で表面積が
大の多結晶シリコンが得られるが、すると多結晶シリコ
ン５とＮ型層２との界面の自然酸化膜（これは低抵抗コ
ンタクトに障害となる）を破壊するのに高温長時間熱処
理又は、大きなイオン加速電圧による自然酸化膜破壊技
術が必要となる。
大の多結晶シリコンと半導体基板を接続したい場合があ
る。この場合多結晶シリコン５′の表面積大とするに
は、多結晶シリコン５′の平面占有面積を大とすればよ
いが、すると高集積化に難がある。そのため多結晶シリ
コン５′の厚さを大とすれば、平面が小面積で表面積が
大の多結晶シリコンが得られるが、すると多結晶シリコ
ン５とＮ型層２との界面の自然酸化膜（これは低抵抗コ
ンタクトに障害となる）を破壊するのに高温長時間熱処
理又は、大きなイオン加速電圧による自然酸化膜破壊技
術が必要となる。
本発明は上記問題に鑑みなされたもので、不純物の拡
散深さを深くすることなしに多結晶シリコン等の被膜と
半導体基体等との間に良好なコンタクトをとる方法を提
供するものである。
散深さを深くすることなしに多結晶シリコン等の被膜と
半導体基体等との間に良好なコンタクトをとる方法を提
供するものである。
［発明の構成］ （課題を解決するための手段と作用） 本発明は、第１導電物質上に絶縁膜を形成する工程
と、前記第１導電物質上の絶縁膜に開口パターンを形成
する工程と、前記開口パターン及び該開口パターン以外
の部分に第１の被膜を堆積する工程と、前記第１の被膜
と第１導電物質の界面付近にイオン注入法で第１導電型
のイオンを注入する工程と、前記第１の被膜上に第２の
被膜を堆積する工程と、第１導電型不純物を含む雰囲気
中で熱処理することにより前記第１の被膜、第２の被膜
及び第１導電物質に第１導電型不純物を導入する工程と
を具備したことを特徴とする半導体装置の製造方法であ
る。
と、前記第１導電物質上の絶縁膜に開口パターンを形成
する工程と、前記開口パターン及び該開口パターン以外
の部分に第１の被膜を堆積する工程と、前記第１の被膜
と第１導電物質の界面付近にイオン注入法で第１導電型
のイオンを注入する工程と、前記第１の被膜上に第２の
被膜を堆積する工程と、第１導電型不純物を含む雰囲気
中で熱処理することにより前記第１の被膜、第２の被膜
及び第１導電物質に第１導電型不純物を導入する工程と
を具備したことを特徴とする半導体装置の製造方法であ
る。
即ち本発明は、コンタクト用配線被膜を２層化して、
界面自然酸化膜の破壊の容易化と、膜厚の厚い良導電配
線を低温、短時間の熱処理で得られるようにして、拡散
層の接合深さを浅く保持できるようにする。また上記２
層化により、１層目被膜でイオン注入することにより、
イオン加速電圧を小で済むようにしている。
界面自然酸化膜の破壊の容易化と、膜厚の厚い良導電配
線を低温、短時間の熱処理で得られるようにして、拡散
層の接合深さを浅く保持できるようにする。また上記２
層化により、１層目被膜でイオン注入することにより、
イオン加速電圧を小で済むようにしている。
（実施例） 以下図面を参照して本発明の実施例を説明する。第１
図（ａ）に示す様にＰ型半導体基体11上に、イオン注入
法によりＮ型拡散層12を選択的に形成する。その後全面
にCVD法によりSiO2膜13を約3000Å堆積する。その後写
真蝕刻法によりＮ型拡散層12上にSiO2膜13の開口パター
ン14を形成する。次に第１図（ｂ）のように、全面に第
１の多結晶シリコン15を約1000Å堆積する。その後これ
にリンイオンを加速電圧70Ke V、ドーズ量２×1016cm-2
程度でイオン注入する。この結果、リンイオンが界面の
自然酸化を破壊しかつ多結晶シリコン15の導電性を高め
良好な第１の多結晶シリコン15と基板のコンタクトをと
ることができる。次に第１図（ｃ）のように写真蝕刻法
による選択的エッチングで少なくてもコンタクト穴の一
部を含む様な、第１の多結晶シリコンのパターン15を形
成する。次に第１図（ｄ）のように全面に第２の多結晶
シリコン16を約3000Å堆積する。その後リン（POCl3）
雰囲気中で30分熱処理し、第1,第２の多結晶シリコンの
導電性を上げる。この結果第２の多結晶シリコン16を通
してリンが第１の多結晶シリコン15へ拡散され、さらに
その一部は、半導体基体中にまで拡散される（これを符
号12′で示す）。このリン拡散の間に多結晶シリコン1
5,16間の自然酸化膜による障壁は容易に破壊され、第１
図（ｅ）の如き良好な配線のコンタクトが形成できる。
図（ａ）に示す様にＰ型半導体基体11上に、イオン注入
法によりＮ型拡散層12を選択的に形成する。その後全面
にCVD法によりSiO2膜13を約3000Å堆積する。その後写
真蝕刻法によりＮ型拡散層12上にSiO2膜13の開口パター
ン14を形成する。次に第１図（ｂ）のように、全面に第
１の多結晶シリコン15を約1000Å堆積する。その後これ
にリンイオンを加速電圧70Ke V、ドーズ量２×1016cm-2
程度でイオン注入する。この結果、リンイオンが界面の
自然酸化を破壊しかつ多結晶シリコン15の導電性を高め
良好な第１の多結晶シリコン15と基板のコンタクトをと
ることができる。次に第１図（ｃ）のように写真蝕刻法
による選択的エッチングで少なくてもコンタクト穴の一
部を含む様な、第１の多結晶シリコンのパターン15を形
成する。次に第１図（ｄ）のように全面に第２の多結晶
シリコン16を約3000Å堆積する。その後リン（POCl3）
雰囲気中で30分熱処理し、第1,第２の多結晶シリコンの
導電性を上げる。この結果第２の多結晶シリコン16を通
してリンが第１の多結晶シリコン15へ拡散され、さらに
その一部は、半導体基体中にまで拡散される（これを符
号12′で示す）。このリン拡散の間に多結晶シリコン1
5,16間の自然酸化膜による障壁は容易に破壊され、第１
図（ｅ）の如き良好な配線のコンタクトが形成できる。
本実施例においては、第１図（ｄ）に示された様に第
１多結晶シリコンの端面15′,15″もコンタクト面積の
増大につながる（第１の多結晶シリコン15の膜厚分だけ
配線高さがプラスされるから）。第３図から同じ条件で
リン拡散してもコンタクト面積（15,16間（が大きけれ
ば大きいほどコンタクト抵抗を下げられることがわか
る。本実施例の場合を考える。CVD−SiO2膜13の開口パ
ターンの大きさが1.0μｍ角、そして第１の多結晶シリ
コン15が1,0μｍ角のコンタクトより0.5μｍ大きい正方
形パターンの場合を考える。当然のことながら第１多結
晶シリコンの半導体基体と接触する面は、1.0μm2であ
るが、第２多結晶シリコンと第１多結晶シリコンの平面
で接触する部分の面積は、4.19μm2、側面積は、0.8μm
2の計5.0μm2となり、大幅に接触面積を増やすことがで
きる。つまり第１の多結晶シリコンと第２の多結晶シリ
コン間のコンタクト面積の増大によりコンタクト抵抗を
大幅に減少することができる。また大きなコンタクトの
場合には平面積が充分大きいので第１の多結晶シリコン
15をパターニングしなくても小さなコンタクト抵抗を得
ることができるので、無理に第１の多結晶シリコン15を
パターニングする必要はない。つまり第１の多結晶シリ
コンをパターニングしないで、第２の多結晶シリコン16
を堆積し、リン拡散しても小さなコンタクト抵抗で拡散
深さxjも浅くできる。本実施例においては、第１の多結
晶シリコンの膜厚を1000Åとしているが、これはイオン
注入法で良好なコンタクト特性を得るために、膜厚程度
の飛程を持つ加速電圧でイオンを注入する必要があるこ
とからきている。第１の多結晶シリコンの膜厚をさらに
増加させるとさらに高加速でイオンを注入する必要があ
り、量産のための機械は非常に高価なものとなってしま
う。従って1000Å程度の多結晶シリコンがLSIを量産す
るために望ましい。さらに従来コンタクトサイズが小さ
くなった場合には、第１の多結晶シリコンの膜厚は最小
コンタクト径の1/2より小さくすることが望ましい。100
0Åの膜厚は0.5μｍ径以下のデバイスにも適用でき望ま
しい。もし上記1/2より厚くすると、コンタクト穴が多
結晶シリコンでうまってしまい、より高加速で第１の多
結晶シリコンと半導体基体との間にイオン注入する必要
があり、量産の点で望ましくない。
１多結晶シリコンの端面15′,15″もコンタクト面積の
増大につながる（第１の多結晶シリコン15の膜厚分だけ
配線高さがプラスされるから）。第３図から同じ条件で
リン拡散してもコンタクト面積（15,16間（が大きけれ
ば大きいほどコンタクト抵抗を下げられることがわか
る。本実施例の場合を考える。CVD−SiO2膜13の開口パ
ターンの大きさが1.0μｍ角、そして第１の多結晶シリ
コン15が1,0μｍ角のコンタクトより0.5μｍ大きい正方
形パターンの場合を考える。当然のことながら第１多結
晶シリコンの半導体基体と接触する面は、1.0μm2であ
るが、第２多結晶シリコンと第１多結晶シリコンの平面
で接触する部分の面積は、4.19μm2、側面積は、0.8μm
2の計5.0μm2となり、大幅に接触面積を増やすことがで
きる。つまり第１の多結晶シリコンと第２の多結晶シリ
コン間のコンタクト面積の増大によりコンタクト抵抗を
大幅に減少することができる。また大きなコンタクトの
場合には平面積が充分大きいので第１の多結晶シリコン
15をパターニングしなくても小さなコンタクト抵抗を得
ることができるので、無理に第１の多結晶シリコン15を
パターニングする必要はない。つまり第１の多結晶シリ
コンをパターニングしないで、第２の多結晶シリコン16
を堆積し、リン拡散しても小さなコンタクト抵抗で拡散
深さxjも浅くできる。本実施例においては、第１の多結
晶シリコンの膜厚を1000Åとしているが、これはイオン
注入法で良好なコンタクト特性を得るために、膜厚程度
の飛程を持つ加速電圧でイオンを注入する必要があるこ
とからきている。第１の多結晶シリコンの膜厚をさらに
増加させるとさらに高加速でイオンを注入する必要があ
り、量産のための機械は非常に高価なものとなってしま
う。従って1000Å程度の多結晶シリコンがLSIを量産す
るために望ましい。さらに従来コンタクトサイズが小さ
くなった場合には、第１の多結晶シリコンの膜厚は最小
コンタクト径の1/2より小さくすることが望ましい。100
0Åの膜厚は0.5μｍ径以下のデバイスにも適用でき望ま
しい。もし上記1/2より厚くすると、コンタクト穴が多
結晶シリコンでうまってしまい、より高加速で第１の多
結晶シリコンと半導体基体との間にイオン注入する必要
があり、量産の点で望ましくない。
上記実施例によれば次のような利点が得られる。即ち
従来法では、厚い多結晶シリコンと半導体基体を良好な
コンタクト特性を持って接続するためには、高温の長時
間のPOCl3雰囲気中で熱処理が必要であった、しかし従
来法では、リンによる拡散深さが非常に深くなり、コン
タクト穴近傍に、他の素子例えばMOSトランジスタなど
を配置する際に、制限があった。しかし本実施例によれ
ば多結晶シリコン配線を２層化したことにより、イオン
注入法とPOCl3雰囲気中での低温、短時間の熱処理で良
好なコンタクトを得ることが可能であり、拡散層の接合
深さを浅くすることができるメリットがある。また通常
コンタクト穴が小さくなるに従ってコンタクトがとれに
くくなるのを高濃度イオン注入法により解決しており、
コンタクトの微細化の点でも望ましい。このことはサブ
ミクロンコンタクト形成技術としてきわめて有望な技術
である。さらに本実施例では、第１の多結晶シリコンの
表面は、不純物濃度が非常に低く、自然酸化膜の成長も
すくなく、熱拡散でコンタクトをとる上では本発明によ
る方法はきわめて望ましい。また第1,第２（特に第１）
の多結晶シリコン層で層厚がかせげるから、該層の平面
積を広くとることなく多結晶シリコン層の表面積が大と
なり、この表面積を多くとりたいキャパシタをつくる場
合等に有利となる。また第１の多結晶シリコン15とＮ型
層12間の自然酸化膜は、多結晶シリコン15を薄くできる
ことで、小さなイオン加速電圧で除去できる。また膜1
5,16間の接触面積は絶縁膜13の開口パターンの面積より
大きいことで、膜15,16を含めた配線のコンタクト抵抗
が小となる。
従来法では、厚い多結晶シリコンと半導体基体を良好な
コンタクト特性を持って接続するためには、高温の長時
間のPOCl3雰囲気中で熱処理が必要であった、しかし従
来法では、リンによる拡散深さが非常に深くなり、コン
タクト穴近傍に、他の素子例えばMOSトランジスタなど
を配置する際に、制限があった。しかし本実施例によれ
ば多結晶シリコン配線を２層化したことにより、イオン
注入法とPOCl3雰囲気中での低温、短時間の熱処理で良
好なコンタクトを得ることが可能であり、拡散層の接合
深さを浅くすることができるメリットがある。また通常
コンタクト穴が小さくなるに従ってコンタクトがとれに
くくなるのを高濃度イオン注入法により解決しており、
コンタクトの微細化の点でも望ましい。このことはサブ
ミクロンコンタクト形成技術としてきわめて有望な技術
である。さらに本実施例では、第１の多結晶シリコンの
表面は、不純物濃度が非常に低く、自然酸化膜の成長も
すくなく、熱拡散でコンタクトをとる上では本発明によ
る方法はきわめて望ましい。また第1,第２（特に第１）
の多結晶シリコン層で層厚がかせげるから、該層の平面
積を広くとることなく多結晶シリコン層の表面積が大と
なり、この表面積を多くとりたいキャパシタをつくる場
合等に有利となる。また第１の多結晶シリコン15とＮ型
層12間の自然酸化膜は、多結晶シリコン15を薄くできる
ことで、小さなイオン加速電圧で除去できる。また膜1
5,16間の接触面積は絶縁膜13の開口パターンの面積より
大きいことで、膜15,16を含めた配線のコンタクト抵抗
が小となる。
なお本発明は上記実施例に限られず種々の応用が可能
である。例えば実施例では単結晶半導体基体へ多結晶シ
リコンを接続する場合の例を示したが、多結晶シリコン
どうし間の接続に本発明を使ってもきわめて有効であ
る。また実施例では第1,第２の多結晶シリコン間に自然
酸化膜が設けられる場合を説明したが、その代りに通常
の酸化膜が介在されるものであっても、第1,第２の被膜
（多結晶シリコン等）間の接触面積（例えばスルーホー
ルを介した）が半導体基体（第１導電物質）上の絶縁膜
の開口パターンの面積より大であればよい。
である。例えば実施例では単結晶半導体基体へ多結晶シ
リコンを接続する場合の例を示したが、多結晶シリコン
どうし間の接続に本発明を使ってもきわめて有効であ
る。また実施例では第1,第２の多結晶シリコン間に自然
酸化膜が設けられる場合を説明したが、その代りに通常
の酸化膜が介在されるものであっても、第1,第２の被膜
（多結晶シリコン等）間の接触面積（例えばスルーホー
ルを介した）が半導体基体（第１導電物質）上の絶縁膜
の開口パターンの面積より大であればよい。
［発明の効果］ 以上説明した如く本発明によれば、配線被膜を２層化
し、第１層目でイオン注入、第２層目で不純物の熱拡散
を行なうようにしたことにより、半導体基体内の拡散層
の接合深さを浅くでき、また小さなイオン加速電圧で界
面の自然酸化膜を除去でき、また配線被膜層の大表面積
が小平面積で得られ、またコンタクト配線の抵抗が小と
なる等の利点を有した半導体装置の製造方法が提供でき
るものである。
し、第１層目でイオン注入、第２層目で不純物の熱拡散
を行なうようにしたことにより、半導体基体内の拡散層
の接合深さを浅くでき、また小さなイオン加速電圧で界
面の自然酸化膜を除去でき、また配線被膜層の大表面積
が小平面積で得られ、またコンタクト配線の抵抗が小と
なる等の利点を有した半導体装置の製造方法が提供でき
るものである。
第１図は本発明の一実施例の工程図、第２図は従来法の
工程図、第３図はリン拡散法に係わる特性図、第４図は
従来法により形成されるトランジスタの不具合説明図で
ある。 11……Ｐ型基体、12……Ｎ型層、13……絶縁膜、14……
コンタクト孔、15……第１の多結晶シリコン層、16……
第２の多結晶シリコン層。
工程図、第３図はリン拡散法に係わる特性図、第４図は
従来法により形成されるトランジスタの不具合説明図で
ある。 11……Ｐ型基体、12……Ｎ型層、13……絶縁膜、14……
コンタクト孔、15……第１の多結晶シリコン層、16……
第２の多結晶シリコン層。
Claims (1)
- 【請求項１】第１導電型の半導体基体に絶縁膜を形成す
る工程と、上記絶縁膜に開口パターンを形成する工程
と、上記開口パターン及び該開口パターン付近の上記絶
縁膜部分に第１の多結晶シリコン膜を堆積する工程と、
上記第１の多結晶シリコン膜と上記基体の界面付近にイ
オン注入法で第１導電型のイオンを注入することにより
上記第１の多結晶シリコン膜と上記基体との間の自然酸
化膜を破壊すると共に上記基体の表面にイオン注入によ
る不純物層を形成してオーミックコンタクトを得る工程
と、上記第１の多結晶シリコン膜の上面及び側面を覆う
ように第２の多結晶シリコン膜を堆積する工程と、上記
第２の多結晶シリコン膜及び第１の多結晶シリコン膜並
びにこの第１の多結晶シリコン膜と接する部分の上記基
体に第１導電型の不純物を導入すると共に第１の多結晶
シリコン膜と第２の多結晶シリコン膜との間の自然酸化
膜を破壊する熱工程を具備し、上記第１の多結晶シリコ
ン膜と第２の多結晶シリコン膜で配線層を形成し、この
配線層の各多結晶シリコン膜を順に形成することで上記
イオン注入による不純物層がその深さ方向へ伸びるのを
抑制することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043467A JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043467A JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6140123A Division JP3070392B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217907A JPH01217907A (ja) | 1989-08-31 |
| JP2654056B2 true JP2654056B2 (ja) | 1997-09-17 |
Family
ID=12664520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043467A Expired - Fee Related JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654056B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010718A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS61141128A (ja) * | 1984-12-14 | 1986-06-28 | Sony Corp | 半導体装置の製造方法 |
-
1988
- 1988-02-26 JP JP63043467A patent/JP2654056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01217907A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5232863A (en) | Method of forming electrical contact between a field effect transistor gate and a remote active area | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| JPS622708B2 (ja) | ||
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPS59977B2 (ja) | 絶縁ゲ−ト型集積回路 | |
| JPS5923544A (ja) | 半導体装置の製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JP3070392B2 (ja) | 半導体装置 | |
| KR920009751B1 (ko) | 필드플레이트를 갖춘 반도체 장치 및 그 제조방법 | |
| JPH0340514B2 (ja) | ||
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JP2751336B2 (ja) | 半導体装置の製造方法 | |
| KR0155580B1 (ko) | 캐패시터 제조방법 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JP2624365B2 (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS644351B2 (ja) | ||
| JPS6161548B2 (ja) | ||
| JPS60234353A (ja) | 半導体装置 | |
| JPH04133423A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |