JPS58195968A - 再実行制御方式 - Google Patents
再実行制御方式Info
- Publication number
- JPS58195968A JPS58195968A JP57078225A JP7822582A JPS58195968A JP S58195968 A JPS58195968 A JP S58195968A JP 57078225 A JP57078225 A JP 57078225A JP 7822582 A JP7822582 A JP 7822582A JP S58195968 A JPS58195968 A JP S58195968A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- control
- circuit
- output
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、再実行制御方式に係り、特にシステム制御装
置の電源投入シータンス中の障害回復制御に好適な再実
行制御方式に関する。
置の電源投入シータンス中の障害回復制御に好適な再実
行制御方式に関する。
従来技術
電子計算機システムの電源投入／切断制御を含むシステ
ム制御装置は、近年に於いてはマイクロプロセッサ、ミ
ニコン等を用いて多ｍ能化され、その構成も複雑化され
ている。演算処理装置等の障害に対しては、システム制
御装置の監視、回復機能によって高度な回復処理が可能
であるが、システム制御装置自体の回復機能は自分自身
の機能によらねばならない。特に、システム制御装置の
イニシャライズシークンス中の障害に対しては、効果的
な再実行手段がなく、電源の再投入等の人手介入手段が
必要である。
ム制御装置は、近年に於いてはマイクロプロセッサ、ミ
ニコン等を用いて多ｍ能化され、その構成も複雑化され
ている。演算処理装置等の障害に対しては、システム制
御装置の監視、回復機能によって高度な回復処理が可能
であるが、システム制御装置自体の回復機能は自分自身
の機能によらねばならない。特に、システム制御装置の
イニシャライズシークンス中の障害に対しては、効果的
な再実行手段がなく、電源の再投入等の人手介入手段が
必要である。
発明の目的
本発明の目的は、システム制御装置のイニシ□ヤライズ
シーナンス中の障害、およびシステムが稼動可能状態に
至るまでの間にシステム制御装置内に発生した障害に対
する効果的な再実行制御方式を提供することにある。
シーナンス中の障害、およびシステムが稼動可能状態に
至るまでの間にシステム制御装置内に発生した障害に対
する効果的な再実行制御方式を提供することにある。
本発明に於いては、システム制御装置のｗＬ電源投入よ
り、以下システム制御装置の制御によりシステム全体の
ｔ源ｖ投入し、システムのイニシャライズを可能とする
システムに於いて、イニシャライズが完了するまでにシ
ステム制御装置内に障害が発生した場合は、再び、シス
テム制御装置に対して電源投入が指示された場合と等価
な制御ヲ再実行し、人手の介入なしにシステム立上げ中
の間歇的な障害を救済する０発明の実施例 以下、本発明の一実施例を図により説明する。
り、以下システム制御装置の制御によりシステム全体の
ｔ源ｖ投入し、システムのイニシャライズを可能とする
システムに於いて、イニシャライズが完了するまでにシ
ステム制御装置内に障害が発生した場合は、再び、シス
テム制御装置に対して電源投入が指示された場合と等価
な制御ヲ再実行し、人手の介入なしにシステム立上げ中
の間歇的な障害を救済する０発明の実施例 以下、本発明の一実施例を図により説明する。
第１図は、本発明を適用するシステム構成の一例を示す
。システム制御装置１は、システムの制ｍχ行う制御プ
ログラムの処理を行うためのサービスプロセッサ（８Ｖ
Ｐ）１１と中央処理装置１１（ＣＰＵ）２のイニシャラ
イズ、起動／停止監視、内部状態の表示／更新などの制
御を行うためのインタフェース制御部（ＣＰＵＡ）１２
゜および、中央処理装置２の電源装置（ＰＳ）５や入出
力装置４ａ〜４ｎの＊源投入／切断制御を行うための電
源制御部（Ｐ８Ａ）１５より構成される。また、システ
ム制御装置１には、サービスプロセッサ１１０制御Ｉの
下にＣＲＴディスプレイやキーボードなどが接続される
が、本発明には関与しないので図示を省略しである０シ
ステム制御装置１は上記の如き構成であるから、中央処
理装置２とインタフェース制御部１２との間１ｇｔＣＰ
Ｕインタフェース４で、ｗＬｆＩＡ装置３や入出力装置
４ａ〜４ｎとｔＩｌ！制御部１３との間を、電流制御イ
ンタフェース５および、５ａ〜５ｎで接続することによ
り、システム全体の電源制御、中央処理装置の制御Ｙ一
括して行うことが可能である。
。システム制御装置１は、システムの制ｍχ行う制御プ
ログラムの処理を行うためのサービスプロセッサ（８Ｖ
Ｐ）１１と中央処理装置１１（ＣＰＵ）２のイニシャラ
イズ、起動／停止監視、内部状態の表示／更新などの制
御を行うためのインタフェース制御部（ＣＰＵＡ）１２
゜および、中央処理装置２の電源装置（ＰＳ）５や入出
力装置４ａ〜４ｎの＊源投入／切断制御を行うための電
源制御部（Ｐ８Ａ）１５より構成される。また、システ
ム制御装置１には、サービスプロセッサ１１０制御Ｉの
下にＣＲＴディスプレイやキーボードなどが接続される
が、本発明には関与しないので図示を省略しである０シ
ステム制御装置１は上記の如き構成であるから、中央処
理装置２とインタフェース制御部１２との間１ｇｔＣＰ
Ｕインタフェース４で、ｗＬｆＩＡ装置３や入出力装置
４ａ〜４ｎとｔＩｌ！制御部１３との間を、電流制御イ
ンタフェース５および、５ａ〜５ｎで接続することによ
り、システム全体の電源制御、中央処理装置の制御Ｙ一
括して行うことが可能である。
第２図はサービスプロセッサ１１の本発明に係る部分の
構成図である。プロセッサ（ＰＲＯｃ）□６は記憶部（
Ｍ８）７に格納されたプログラムを処理する。ｗＬ源制
＋ｉ１部９は、システム制御装置１の電源投入制御？行
い、起動制御部８に対してプロセッサ６の起動を指示す
る。チェック回路４０は、システム制御装置１内の誤動
作を検出するための回路群である。警報回路７０はシス
テム制御装置１が動作不能となりたことを知らせるため
の機能を持つ。
構成図である。プロセッサ（ＰＲＯｃ）□６は記憶部（
Ｍ８）７に格納されたプログラムを処理する。ｗＬ源制
＋ｉ１部９は、システム制御装置１の電源投入制御？行
い、起動制御部８に対してプロセッサ６の起動を指示す
る。チェック回路４０は、システム制御装置１内の誤動
作を検出するための回路群である。警報回路７０はシス
テム制御装置１が動作不能となりたことを知らせるため
の機能を持つ。
以下に本実施例の動作？説明する。ｗｔ源制御部９は、
投入指令？受けるとシステム制御１装置１のＩＥＭ’に
投入し、−理和回路ａｏｙｙ）介して起動制御部８へプ
ロセッサ６Ｙ起動するための指令？送る。起動制御部Ｂ
は、起動＠８１ Ｙ出力し、プロセッサ６および、記憶
部７ Ｙ イニシヤライズしてプロセッサ６ン起動する
。記憶部７の一部は続出専用メモリとなって居り、制御
プログラムのローダ−が格納される。起動されたプロセ
ッサ６は、前記ローダーのプログラムを処理することに
より、システム制御装置１０大鯖の制御プログラムを人
力部首から書込可能な記憶部に格納し、制御プログラム
の処理に移行する。
投入指令？受けるとシステム制御１装置１のＩＥＭ’に
投入し、−理和回路ａｏｙｙ）介して起動制御部８へプ
ロセッサ６Ｙ起動するための指令？送る。起動制御部Ｂ
は、起動＠８１ Ｙ出力し、プロセッサ６および、記憶
部７ Ｙ イニシヤライズしてプロセッサ６ン起動する
。記憶部７の一部は続出専用メモリとなって居り、制御
プログラムのローダ−が格納される。起動されたプロセ
ッサ６は、前記ローダーのプログラムを処理することに
より、システム制御装置１０大鯖の制御プログラムを人
力部首から書込可能な記憶部に格納し、制御プログラム
の処理に移行する。
該制ｉｌｌプログラムは、システム制御装置１内のイン
タフェース制＠ｇ１２．および、電源側ｍ部１３などの
機能を用いてシステム全体の！ 源制御ＥＩや中央処理
装置のイニシャライズ等？行なうように作られている。
タフェース制＠ｇ１２．および、電源側ｍ部１３などの
機能を用いてシステム全体の！ 源制御ＥＩや中央処理
装置のイニシャライズ等？行なうように作られている。
一方、起動制御部８は、プロセッサ６を起動すると起動
完了線８２乞介して起動シーケンス表示子２０ヲオンと
する。該表示子２０の出力＠２１は論理積回路５０に人
力され、再実行表示子５０の負出力５２および、チェッ
ク回路４０の出力線と論理積がとられる。すなわち、プ
ロセッサ６が起動され、再実行表示子３０がオフの状態
でチェック回路４０の出力がオンとなると論理積回路５
０の出力はオンとなる。該出力がオンとなると論理和回
路４０χ介しそ起動制御部８に対するプロセッサ６の起
動指令となり、再度プロセッサ６の起動が行われる。さ
らに、該出力は遅□延回路５１馨介して一定時間遅延さ
れた後、再実行表示子５０乞オンとする。したがって、
再実行表示子３０がオンの状態でプロセッサ６はｉｍ源
投入時と同じ処理を再開する。この状態では、再実行表
示子５０の負出力３２はオフの状態であるから、チェッ
ク回路４０の出力がオンとなっても論理積回路５０の出
力は抑止され、起動制御部ｉに起動指令を発するどとは
ない。正出力３１は、論理積回路６０に人力され、オン
の状態であるから、他の人力であるチェック□回路４０
の出力がオンとなると論理積回路６０の出力はオンとな
り、警報回路７０を起動する。起動シーケンス表示子２
０および、再実行表示子５０は、プロセッサ６による制
御プログラムの処理が正常に行われ、起動シーケンスが
終了した時点で制御プログラムからプロセッサ６に対す
る指令でリセット４１１６１１にオンとすることにより
オフとなる。
完了線８２乞介して起動シーケンス表示子２０ヲオンと
する。該表示子２０の出力＠２１は論理積回路５０に人
力され、再実行表示子５０の負出力５２および、チェッ
ク回路４０の出力線と論理積がとられる。すなわち、プ
ロセッサ６が起動され、再実行表示子３０がオフの状態
でチェック回路４０の出力がオンとなると論理積回路５
０の出力はオンとなる。該出力がオンとなると論理和回
路４０χ介しそ起動制御部８に対するプロセッサ６の起
動指令となり、再度プロセッサ６の起動が行われる。さ
らに、該出力は遅□延回路５１馨介して一定時間遅延さ
れた後、再実行表示子５０乞オンとする。したがって、
再実行表示子３０がオンの状態でプロセッサ６はｉｍ源
投入時と同じ処理を再開する。この状態では、再実行表
示子５０の負出力３２はオフの状態であるから、チェッ
ク回路４０の出力がオンとなっても論理積回路５０の出
力は抑止され、起動制御部ｉに起動指令を発するどとは
ない。正出力３１は、論理積回路６０に人力され、オン
の状態であるから、他の人力であるチェック□回路４０
の出力がオンとなると論理積回路６０の出力はオンとな
り、警報回路７０を起動する。起動シーケンス表示子２
０および、再実行表示子５０は、プロセッサ６による制
御プログラムの処理が正常に行われ、起動シーケンスが
終了した時点で制御プログラムからプロセッサ６に対す
る指令でリセット４１１６１１にオンとすることにより
オフとなる。
以上の如き構成であるから、システム制御装置１０１Ｉ
源が投入され、制御プログラムによるシステムの起動シ
ータンスが完了するまでにシステム制御装置１内に何ら
かの障害が検出されると、自動的に起動シーケンが再起
動される。
源が投入され、制御プログラムによるシステムの起動シ
ータンスが完了するまでにシステム制御装置１内に何ら
かの障害が検出されると、自動的に起動シーケンが再起
動される。
さらに、再起動後の処理中に再度障害が検出された場合
には警報回路を駆動し、システムの起動が不可能である
こと知らせることができる。
には警報回路を駆動し、システムの起動が不可能である
こと知らせることができる。
発明の効果
本発明によれば、システムの自動立上げ中にシステム制
御装置内に何らかの一時的障害が発生しても自動的に＊
ａ投大人時同じ起動シー乍ンス乞再起動するので人手の
介入なしに回復することができる。また、再起動後の障
害検出時は警報によってシステムの異常Ｙ知ることがで
きる。
御装置内に何らかの一時的障害が発生しても自動的に＊
ａ投大人時同じ起動シー乍ンス乞再起動するので人手の
介入なしに回復することができる。また、再起動後の障
害検出時は警報によってシステムの異常Ｙ知ることがで
きる。
第１図は本発明の一実施例のシステムの構成図、第２図
は同じく本発明に係るサービスプロセッサの構成図であ
る。 １・・・システム制御装置、２・・・中央処理装置、５
・・・ｔａ装置、 ４ａ〜４ｎ・・・入出力装置
、６・・・プロセッサ、 ７・・・記憶部、８・・
・起動制御ｆ！ｉ５．９・・・電属制御部、２０・・・
起動シーケンス表示子、 ５０・・・再実行表示子、 ４０・・・チェック回路
、７０・・・警報回路。 代理人弁理士 薄 １）利 ｐ７．Ｖ’ ％７ｓ、、。
は同じく本発明に係るサービスプロセッサの構成図であ
る。 １・・・システム制御装置、２・・・中央処理装置、５
・・・ｔａ装置、 ４ａ〜４ｎ・・・入出力装置
、６・・・プロセッサ、 ７・・・記憶部、８・・
・起動制御ｆ！ｉ５．９・・・電属制御部、２０・・・
起動シーケンス表示子、 ５０・・・再実行表示子、 ４０・・・チェック回路
、７０・・・警報回路。 代理人弁理士 薄 １）利 ｐ７．Ｖ’ ％７ｓ、、。
Claims (1)
- １、 記憶部に格納された場合を処理する処理装置と電
源投入により該処理装置を初期起動するための起動制御
部、前記処理装置の誤動作な検出するための誤動作検出
回路とから成るシステム制御装置に於いて、初期起動シ
ーケンス中に障害が発生した場合、電源投入が指示され
たと等価な制御を再実行することな４Ｇ黴とする再実行
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078225A JPS58195968A (ja) | 1982-05-12 | 1982-05-12 | 再実行制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57078225A JPS58195968A (ja) | 1982-05-12 | 1982-05-12 | 再実行制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58195968A true JPS58195968A (ja) | 1983-11-15 |
Family
ID=13656101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57078225A Pending JPS58195968A (ja) | 1982-05-12 | 1982-05-12 | 再実行制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195968A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61279942A (ja) * | 1985-06-05 | 1986-12-10 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走防止回路 |
| JPS6312013A (ja) * | 1986-03-07 | 1988-01-19 | Hitachi Ltd | デ−タ処理装置の再起動方式 |
| JP2010129020A (ja) * | 2008-12-01 | 2010-06-10 | Ricoh Co Ltd | 情報処理装置、情報処理方法及びそのプログラム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5415741A (en) * | 1977-05-24 | 1979-02-05 | Nippon Chemical Ind | Reproducer for projection and sound |
| JPS5538030A (en) * | 1978-09-11 | 1980-03-17 | Hitachi Ltd | Semiconductor device |
| JPS5731054A (en) * | 1980-08-04 | 1982-02-19 | Nec Corp | Information processing system |
-
1982
- 1982-05-12 JP JP57078225A patent/JPS58195968A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5415741A (en) * | 1977-05-24 | 1979-02-05 | Nippon Chemical Ind | Reproducer for projection and sound |
| JPS5538030A (en) * | 1978-09-11 | 1980-03-17 | Hitachi Ltd | Semiconductor device |
| JPS5731054A (en) * | 1980-08-04 | 1982-02-19 | Nec Corp | Information processing system |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61279942A (ja) * | 1985-06-05 | 1986-12-10 | Hanshin Electric Co Ltd | マイクロコンピユ−タ暴走防止回路 |
| JPS6312013A (ja) * | 1986-03-07 | 1988-01-19 | Hitachi Ltd | デ−タ処理装置の再起動方式 |
| JPH0471208B2 (ja) * | 1986-03-07 | 1992-11-13 | Hitachi Seisakusho Kk | |
| JP2010129020A (ja) * | 2008-12-01 | 2010-06-10 | Ricoh Co Ltd | 情報処理装置、情報処理方法及びそのプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2431182C2 (ru) | Способ, операционная система и вычислительное устройство для выполнения компьютерной программы | |
| US7975188B2 (en) | Restoration device for BIOS stall failures and method and computer program product for the same | |
| US7428660B2 (en) | Starting control method, duplex platform system, and information processor | |
| JPH0527880A (ja) | システムリスタート装置 | |
| JPS63221437A (ja) | Ｃｐｕの暴走検出方式 | |
| JPS58195968A (ja) | 再実行制御方式 | |
| JPH09244923A (ja) | ウォッチドッグタイマを用いた異常監視装置 | |
| JP2000516745A (ja) | 機能停止しているマスタｃｐｕのスレーブｄｓｐによる再ブート | |
| US10921875B2 (en) | Computer system, operational method for a microcontroller, and computer program product | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JPH0764930A (ja) | Ｃｐｕ間相互監視方法 | |
| JP3487127B2 (ja) | 情報処理装置、商品登録装置、および、プログラム記憶媒体 | |
| JPH03127215A (ja) | 情報処理装置 | |
| CN112380083B (zh) | 一种bmc主备切换稳定性测试方法和*** | |
| JPS6312013A (ja) | デ−タ処理装置の再起動方式 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JPH02196341A (ja) | 情報処理装置の障害復旧方式 | |
| JPH0316656B2 (ja) | ||
| JPS5941210B2 (ja) | 電源障害時の処理方式 | |
| JPS6398009A (ja) | 停電時の処理制御方式 | |
| CN116991637A (zh) | 嵌入式***的运行控制方法及装置、电子设备及存储介质 | |
| JPH0519897A (ja) | 情報処理装置のリセツト制御回路 | |
| JPS6295647A (ja) | 走行監視機能付マイクロプログラム制御装置 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH0517743U (ja) | 二重化計算機システム |