JPS6248857B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、データ処理装置に用いられる10進除
算装置に関する。 従来の除算は、第１図に示すリストア方式及び
第２図イ，ロに示すノン・リストア方式とがあ
る。図において、１０Ｐは被除数あるいは中間剰
余（以下特に被除数と中間剰余を区別する必要が
ない限り中間剰余と呼ぶ）、２０Ｐは除数の整数
倍数を、CARYは演算結果のキヤリーを示す。第
１図及び第２図からわかるように、どちらの方式
においても、１桁の商と中間剰余を求めるために
は、中間剰余と除数の整数倍数との加算又は減
算、及びその演算結果の中のキヤリーの有無の判
断の２つの処理ステツプを反復させなければなら
ない。またリストア方式においては、中間剰余の
補正の処理ステツプを追加する必要がある。なお
ノンリストア方式では、１桁の商を求めるごとに
第２図イおよびロの処理を交互に繰り返す。 そこで本発明は、第３図に示すように、中間剰
余と除数の整数倍数との加算という１つの処理の
みを反復させることのみにより、１桁の商と中間
剰余を得ることを可能とし、従つて処理ステツプ
数の少ない10進除算装置を提供するものである。
なお第３図において、２０P′は前の演算のキヤリ
ーが０の時除数の整数倍数であり、前の演算のキ
ヤリーが１の時除数の整数倍数の補数である。
又、前の演算のキヤリーが０の時、イニシヤルキ
ヤリーは０で、前の演算のキヤリーが１の時、イ
ニシヤルキヤリーは１である。 以下、本発明の一実施例を説明する。 本実施例では除数の整数倍数として１倍数のみ
を使用している。 第４図は本発明に基く10進除算装置の機能的ブ
ロツク図であり、被除数あるいは中間剰余Ａはレ
ジスタ１に、除数の整数倍数Ｂはレジスタ２に、
前の演算の結果のキヤリーはレジスタ５にそれぞ
れ格納される。６は演算サイクルを計数するレジ
スタ、３はレジスタ５の内容が０の時レジスタ２
の内容をそのまま、１の時その補数を出力する選
択回路、４はレジスタ１と選択回路３からのデー
タに10進演算を行なう演算器である。演算器４は
レジスタ５の内容を線１１からイニシヤルキヤリ
ーとして取込み、演算結果を線１０に桁あふれが
生じた場合のキヤリーを線１２にそれぞれ出力す
る。線１０，１２の内容はそれぞれレジスタ１，
５にセツトされる。７は整数の倍数に対応した値
を加減する定数加減算器であり、レジスタ５の内
容が０、１ならば、それぞれ減算、加算を行な
う。本実施例では除数整数倍として１倍数のみを
使用するので等価的に１の加減算器である。 第４図の装置は一定のサイクルで動作が進行す
るようになつており、このサイクル毎に１つの処
理ステツプが実行される。そして１つの演算サイ
クル内では、第５図に示すように、演算動作と並
行してレジスタ５の内容を調べることにより、前
の演算サイクルで発生したキヤリーのチエツクを
行なう。このキヤリーチエツクにより、第３図の
演算ループを繰り返すか、桁ずらしの処理を行な
うかを決定する。キヤリーが１になつていれば次
のサイクルでは演算ループの繰り返しを指示し、
キヤリーが０になつていれば次のサイクルで中間
剰余の桁ずらし等の処理を指示する。また演算結
果及び新たなキヤリーは、当該演算サイクルの終
りで発生する。 第４図は次の通り動作する。先ず、レジスタ１
に被除数Ａを、レジスタ２に除数の１倍数Ｂを、
レジスタ５に１、レジスタ６に０をそれぞれ初基
値としてセツトし、この後、第１の演算サイクル
を起動する。今、レジスタ５の内容が１であるか
ら、選択回路３の出力はＢの補数であり、またイ
ニシヤルキヤリーは１である。従つてこの演算サ
イクルでは、演算器４はＡ＋＋１＝Ａ−Ｂ、す
なわちＡとＢの減算を行なう。 一方、レジスタ５の内容が１であるから定数加
減算器７はレジスタ６の内容に＋１する。さらに
レジスタ５の内容が１であるから、演算ループの
繰り返しを指示する。ここで線１２に出力された
キヤリーが１であると、Ａ＋Ｂの間には、Ａ≧Ｂ
なる大小関係が存在したことを示す。この場合、
次の演算サイクルとして減算が指示される。こう
して第２の演算サイクルが起こり、レジスタ５の
内容は１であるから、前と同様の動作が行なわれ
る。またこの第２の演算サイクルと並行してレジ
スタ５の内容が調べられ、この時１であるから次
のサイクルは演算ループの繰り返しが指示され
る。 以上のようにして、線１２に出力されるキヤリ
ーが１となる減算が続く限り、レジスタ６の内容
に＋１し続け、演算ループの実行を指示し続け
る。このようにして演算ループが繰り返されてい
る途中において、線１２に出力されるキヤリーが
０になると、レジスタ１のセツトされる内容は目
的とする中間剰余より除数の１倍数分だけ少ない
値となる。 この場合、前のサイクルのキヤリーが０の時レ
ジスタ５の内容は０であるから、選択回路３はレ
ジスタ２の内容をそのまま出力し、またイニシヤ
ルキヤリーは０である。従つてこの演算サイクル
では、演算器４はＡ＋Ｂ＋０＝Ａ＋Ｂ、すなわ
ち、ＡとＢの加算を行ない、レジスタ６の内容か
ら１を減算を行ない、レジスタ６はその桁の商を
示すことになる。この加算結果は必ず正の数ある
いは０であり、目的とする中間剰余に等しい。ま
たこの時キヤリーが必ず出力される。一方、この
加算サイクルの演算動作と並行してレジスタ５の
内容が調べられ、この時０であるから、演算ルー
プの繰り返しは指示されず、レジスタ１にセツト
された中間剰余の桁ずらし等の処理が指示され
る。この桁ずらし等必要な処理が行なわれた後
は、新たな桁の商を求めるため前記と同様の動作
が行なわれる。以下、65÷３を演算する場合の具
体例を表に基き説明する。 表は縦にサイクル数をとり、横に演算開始前の
レジスタ５内のキヤリー、レジスタ１及びレジス
タ２の中間剰余Ａ及び除数Ｂ、演算回路３におけ
る演算の種別、次サイクルにおいて演算ループを
繰り返すか桁ずらしの処理を行うかの動作指示、
さらに演算終了後のレジスタ１及びレジスタ５の
内容、そしてレジスタ６の内容の変化状態をと
る。 表において、ｎサイクルは初期状態を示し、ｎ
サイクルにおいてはレジスタ５には１が、レジス
タ１には被除数0065が、レジスタ２には除数の１
倍数0030が、レジスタ６には０が格納される。 ｎ＋１サイクルにおいては、レジスタ５のキヤ
リーが１であるので、次サイクルとして演算ルー
プが指定されると共に、0030の補数が選択回路３
により選択され、演算回路４において（0065−
0030）

【表】 が演算される。その結果、レジスタ１には0035が
格納される。演算の結果キヤリーが１となり、レ
ジスタ５に格納される。また、レジスタ６が０か
ら１に加算される。 ｎ＋２サイクルにおいては（0035−0030）が演
算され、その結果0005がレジスタ１に格納され
る。他の動作はｎ＋１サイクルと同じである。 ｎ＋３サイクルにおいては（0005−0030）が演
算され、その結果9975がレジスタ１に登録され
る。このとき、キヤリーは発生せず、レジスタ５
には０が格納される。 ｎ＋４サイクルにおいては、レジスタ５の内容
が０であるので0030が選択回路３により選択され
る。またレジスタ５の内容が０なので、レジスタ
６の内容は１減算され、３から２になる。これが
１桁目の商である。さらに、レジスタ５の内容が
０なので、次のサイクルの動作としては桁ずらし
が指示される。演算回路４においては（9975＋
0030）が演算され、その演算の結果0005はレジス
タ１に格納され、その際発生したキヤリー”１”
はレジスタ５に格納される。 ｍサイクルにおいては、次の桁の商を得るた
め、中間剰余と商を１桁左にシフトする。 ｍ＋１サイクルにおいては、（0050−0030）が
演算され、その結果0020がレジスタ１に格納され
る。 ｍ＋２サイクルにおいては、（0020−0030）が
演算され、その結果9990がレジスタ１に格納さ
る。その際キヤリーは発生しないので、レジスタ
５には０が格納される。 ｍ＋３サイクルにおいては、レジスタ５の内容
が０であるので、（9990＋0030）が演算され、ま
たレジスタ５の内容が０なので、レジスタ６の内
容は１減算され、２から１になる。これが次桁目
の商である。演算結果0020はレジスタ１に格納さ
れる。 ｐサイクルにおいては、ｍサイクルと同様のシ
フト動作を行い、演算を終了する。演算結果であ
る余りはレジスタ１内の表内の網かけ部分に求め
られる。 以上の如き10進除算装置によれば、商がｉ（ｉ
＝０、１、２、………９）であるとすると、ｉ＋
２サイクルで10進除算の１桁の商と中間剰余を求
めることができるから、平均

【式】サイクルの処理ステツプが 実行できる。これに対し、第１図のリストア方式
では、１桁の商が（2i＋３）サイクルかかるか
ら、平均

【式】サイクルの処理ス テツプを要し、また第２図イ，ロのノン・リスト
ア方式では、１桁の商が（2i＋２）サイクルかか
るから、平均

【式】サイクルを要 する。 従つて第４図の10進除算装置によれば、従来に
比べて約２倍近く高速になることが判る。 以上本発明の一実施例について説明したが、本
発明によれば、第３図に示したように中間剰余と
除数の整数倍数との加算という一つの処理手順の
みを反復させることのみにより、１桁の商と中間
剰余とを得ることができるので、従来の方式と比
較して、除算動作を高速に行なえる効果がある。 以上の実施例では、除数として１倍数のみを使
用したが、第６図に示すように除数の５倍数と１
倍数とを用意して５以上の商を求める場合の高速
化も実現できる。 例えば、６なる商を得るには、１回目の演算で
は５倍数の減算を行ない。キヤリーが発生する。
従つて次の１倍数との演算は減算となる。２回目
の演算中に前のサイクルのキヤリーの判定を行な
い、５より大きい商を求める演算ループへ分岐す
る。２回目の演算においてもキヤリーが発生する
ため、３回目の演算（５以上の商を求める演算ル
ープの１回目）も１倍数の減算となる。また２回
目のキヤリーが１であつたため４回目は演算ルー
プを繰り返す。しかし、３回目の１倍数減算の結
果のキヤリーは０となるため、４回目は１倍数加
算を行ない、桁ずらしと進む。この時、商を格納
するレジスタへは、５＋１＋１−１つまり６がセ
ツトされることになる。

【図面の簡単な説明】

第１図は従来のリストア方式により１桁の商と
中間剰余を求める10進除算の原理を示した図、第
２図イ，ロは従来のノン・リストア方式により、
１桁の商と中間剰余を求める10進除算の原理を示
した図、第３図は本発明による10進除算方式によ
り、１桁の商と中間剰余とを求める原理を示した
図、第４図は本発明の一実施例となる10進除算装
置の機能的ブロツク図、第５図は第４図の装置の
演算サイクルを説明するための図、第６図は除数
の５倍数と１倍数とにより１桁の商と中間剰余を
求める10進除算の原理を示した図である。 第４図において、１，２，５……レジスタ、３
……選択回路、４……演算器、６……レジスタ、
７……定数加減算器。

Claims (1)

1. 【特許請求の範囲】 １ 演算サイクルを繰り返して10進除算を行なう
   10進除算装置において、被除数あるいは中間余
   剰、除数の整数倍数及び演算結果のキヤリーをそ
   れぞれ格納する第１、第２及び第３のレジスタ
   と、上記第３のレジスタに接続され、前の演算サ
   イクルの演算のキヤリーが１である場合には第２
   のレジスタの除数の整数倍数の補数を、キヤリー
   が０である場合には第２のレジスタの除数の整数
   倍数を選択する回路と、該選択回路の出力を一方
   の入力とし、上記第１の内容を他方の入力とし、
   前の演算サイクルの演算キヤリーを直接そのイニ
   シヤルキヤリーとする10進加算加算器と、除数の
   整数倍数に対応する数を計数するカウンタとを有
   し、各演算サイクルにおいて、上記10進加算器に
   よる演算を行つて演算結果を上記第１のレジスタ
   にセツトすると共に、この演算と並行して前の演
   算サイクルでの演算におけるキヤリーが１か０か
   に応じて次の演算サイクルを繰り返すか否かを指
   示し、上記カウンタの内容にもとずいて商を求め
   ることを特徴とする10進除算装置。 ２ 上記第３のレジスタの初期値を１にして除算
   動作を開始するようにしたことを特徴とする特許
   請求の範囲第１項記載の10進除算装置。